JPS6360938B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は一方において共通の多重及び制御回路
（common multiplex and control circuit）と他
方における多重の個々のラインインターフエース
回路との間でのパルス符号変調音声及び制御デー
タの伝達に特に適しているデイジタル母線システ
ムに関する。

デイジタル通信を使用する電気通信切換システ
ム（telecommunication switching system）に
おいては、複数のPCM符号化アナログ音声信号
を共通データ伝送路へ多重化することは普通に行
なわれている。PCM符号化信号はデイジタル切
換システムを介してカツプルされ、該システムに
おいて該信号はアドレス制御情報に従つて分配さ
れる。かかるシステムの高い信頼性要求により、
システムのすべての主要なネツトワークを二重化
し又は一つのセクシヨンが故障したならば他のセ
クシヨンが引き継ぐことができ、その際唯一の不
利は話中期間該システムへのアクセスのいくらか
の損失があることである。

従来は、時分割多重PCM（パルス符号変調）デ
ータはアドレス制御を使用する共通母線システム
を介して切換システムから複数のライン回路へ分
配されて各ライン回路をその割当てられたタイム
スロツト期間中アクセスする。かかるシステムの
大きな弱点は、ライン回路の一つへの入力が短絡
を生じるならば、ライン回路に接続されたライン
回路のバランスを含む母線は、たとえ、該母線シ
ステムに供給する余分の構成部品（redundant
component）が設けられていたとしてもサービ
スできない状態になるということである。

先行技術のこの欠点は各ライン回路とマルチプ
レキサーの対（その何れの一つもデータラインの
各々を交互にアクセスすることができる）との間
に別々の単一データラインが形成されている母線
システムを提供することによつて本発明において
克服することができる。マルチプレキサーは、特
定モードにおけるこのゲートの故障のみが両マル
チプレキサーを抑止するように単一ゲートによつ
て交互に作動される。マルチプレキサーとライン
回路間のすべての通信は、一つが故障すれば関連
したライン回路のみがサービス不可能となるよう
にこれらの単一データラインを介して搬送され
る。更に、単一クロツク信号は、ライン回路の故
障が該回路のバランスにカツプルされたクロツク
信号に影響しないように十分に隔離して共通母線
によりすべてのライン回路に分配される。他の同
期又はタイミングリードは使用されない。

かくして、本発明に従えば、第一及び第二マル
チプレキサーを含んで成るデイジタル通信母線シ
ステムが提供される。マルチプレキサーの各々
は、アドレス母線を介して受け取られた順次時分
割多重アドレスを復号化するため並びに各フレー
ムの対応する反復タイムスロツト（iterated
time slots）においてそれぞれ受取り及び伝送信
号データパスを介して時分割多重データを受取り
及び伝送するための手段を含む。この時分割多重
アドレスは、発信側の端末、例えば電話器の操作
によつて生成される選択信号（即ち、着信側を指
定する数字情報を含む信号）に基づいて生成さ
れ、切換ネツトワーク、アドレス信号パス及びラ
イン−モジユールコントローラを介して、マルチ
プレキサーに送られる。そして、この時分割多重
アドレスは、ライン回路を選択する作用をする。
該システムは複数のライン回路も含み、その各々
は少なくとも一つの個々の電話線からの情報を両
マルチプレキサーに共通に接続されている単一両
方向（bidirectional）データラインにカツプルす
る。マルチプレキサーの各々は、各復号化された
アドレスに応答して、該受取データパスを介して
受取つたデータをその単一両方向データラインを
介して関連したライン回路にステアリングするた
めの及びその単一データラインを介して上記関連
したライン回路から受取つたデータをそのアドレ
スに続く二つのタイムスロツトにおいて伝送デー
タパスにステアリングするための手段を含む。

かかるシステムに関しては、単一データライン
は、すべての制御、PCM、監視及び状態情報デ
ータをマルチプレキサーとライン回路との間で両
方向に順次に搬送する。該システムは、各ライン
回路とマルチプレキサーとの間にカツプルされた
最小数のリードを使用し、これは多数の回路を小
さな空間に取付けるという製造上の問題を回避せ
しめる。このシステムは信頼性のための完全に余
分な他の構成部品も備えている。このシステムの
場合は、一つのライン回路の故障は他のライン回
路への母線の動作に影響しない。

本発明の具体例を添付図面を参照して説明す
る。

添付図面に示した要素の多くは相互の複製
（duplicate）である。一般に、かかる要素の一つ
だけを詳細に示し、すべての他の要素は破線で示
す。複数の要素が使用される場合には、各々はベ
ース参照文字それに続く番号を与えられる。各シ
リーズの最初のユニツトにゼロを割当てるという
普通のやり方に従う。かくして40ユニツトが使用
される場合には、それらは０乃至39として示され
る。

第１図を参照すると、該システムは40のライン
グループネツトワークの群LG−０乃至LG−３９
を具備し、その各々はマルチプレキサーＭ−０及
びＭ−１の対と複数の32ライン回路Ｌ−０乃至Ｌ
−３１を含む。マルチプレキサーＭ−０及びＭ−
１は共通母線Ｂ−０及びＢ−１並びに４０の個々
のグループ選定リードGS−０及びGS−３９を介
してそれぞれのラインモジユールコントローラ
LMC−０及びLMC−１に接続されている。複製
された（duplicated）ラインモジユールコントロ
ーラLMC−０及びLMC−１は二重の多重データ
リンク（dual multiple date links）MDLを経
由してそれぞれ４つの複製された入力ポートＰ０
−０乃至Ｐ３−１及びＰ４−０乃至Ｐ７−１を通
して中央切換ネツトワーク（示されていない）に
接続される。各入力ポートＰ０−０乃至Ｐ７−１
は監視及び制御のため二つのタイムスロツトを許
容する32のタイムスロツトにおける30入力チヤン
ネルの容量を有する。正常な操作下では、各コン
トローラはライングループネツトワークの半分に
対する一次コントローラとして機能し、従つて
1280（32×40）のライン回路の半分をアクセスす
る。故に普通は、640のライン回路は各コントロ
ーラを通して切換ネツトワークにおける120（４×
30）チヤンネルへのアクセスを有する。しかしな
がら、一つの一次コントローラLMC−０又は
LMC−１或いはその関連した動作マルチプレキ
サーＭ−０又はＭ−１のいずれか一つがサービス
不可能となるならば、それに対して二次コントロ
ーラとして機能する他のコントローラがすべての
1280のライン回路の制御を引き継ぐ。すべての
1280のライン回路は240ではなくて120の利用可能
なチヤンネルに分配し（share）なければならな
いので切換システムへのアクセスはピークトラフ
イツク期間に影響を受け得る。

コントローラLMC−０及びLMC−１の各々の
機能は呼出を始め、デイジツトを集め、チヤンネ
ルをラインに割当て、ラインへのリンギング信号
又は音声の印加を制御しそして監視及び制御に対
して割付けられた二つのタイムスロツトにおける
メツセージチヤンネルの少なくとも一部を介して
切換ネツトワークにおける中央制御計算器と通信
するための走査を含む。

第１図及び第２図を参照すると、40のライング
ループネツトワークの各々は、母線Ｂ−０（この
態様においては）を介して一次コントローラ
LMC−０のみにカツプルされているアクテイビ
テイコントロール信号ACTV以外には、母線Ｂ
−０及びＢ−１を通してそれらの各々のコントロ
ーラにカツプルされているマルチプレキサーＭ−
０及びＭ−１の対を具備する。ライン回路Ｌ−０
乃至Ｌ−３１の各々は加入者ループ２４を３２の
別々の両方向データラインDL−０乃至DL−３１
にカツプルさせ、DL−０乃至DL−３１は両マル
チプレキサーＭ−０及びＭ−１に共通に接続され
る。

第２図におけるライングループネツトワークの
詳細な構造は、各母線におけるそのロケーシヨン
が対応する参照文字により示されている第３図に
示されたタイミング波形とともになされたその機
能及び動作の下記の詳細な説明から容易に明らか
であろう。

第３図においては、ボツクス状波形は各々10ビ
ツトの２進情報を表わす。前記した如く、２つの
チヤンネルタイムスロツト０及び１６は監視及び
制御のために使用される。これらの期間、ライン
回路Ｌ−０乃至Ｌ−３２は選択的にコントローラ
LMC−０又はLMC−１により走査される。残り
のチヤンネルスロツト１−１５及び１７−３１は
PCMデータに対して利用できる。この具体例に
おいては、それぞれの電話呼び出しの期間に対し
て、ライン回路４，８，１７及び２３（コントロ
ーラによる割当てられたチヤンネルタイムスロツ
ト５，１３，１及び１２）は１つのライングルー
プネツトワークにおけるトラフイツクを搬送して
おり、一方ライン回路６，１４，１７及び２９
（コントローラによる割当てられたタイムスロツ
ト８，２６，２０及び２７）は１つ又はそれより
多くの他のライングループネツトワークにおける
トラフイツクを搬送していると仮定される。更
に、該一つのライングループネツトワークのライ
ン回路８及び９はそれぞれ１つのフレームのタイ
ムスロツト０及び１６の期間中走査され、一方他
のライングループネツトワークのチヤンネル１０
は次のフレームのタイムスロツト０の期間走査さ
れる。このポートに対するチヤンネルのバランス
はこの時には遊びである（idle）。

通常それらの一次コントローラからのネツトワ
ークに対する10ビツトアドレスADDRは母線Ｂ
−０及びＢ−１を介して直列／平列コンバータ１
０に伝達される。コンプリートアドレス
（complete address）が受け取られて後、コンバ
ータ１０の平行出力は引き続くタイムスロツト期
間中グループ選定信号Ｇ−Ｓ及びチヤンネルパル
スＣ−Ｐ（各10−ビツトチヤンネル期間の開始を
示す）の制御下に受取りアドレスレジスタ１１に
ロードされる。次いでレジスタ１１の出力はデマ
ルチプレキサー１２を準備し（enable）、デマル
チプレキサー１２は、次いで、受け取られた直列
データRDATを受け取り、それは遅延グループ
選定信号Ｇ−Ｓの制御下にANDゲート１３を通
してデマルチプレキサー１２の信号入力にカツプ
ルされる。直列データRDAはデマルチプレキサ
ー１２を通して選ばれたデータラインにステアリ
ングされそこでそれは選ばれたライン回路Ｌ−０
乃至Ｌ−３２の入力にカツプルされる。本例にお
いては、タイムスロツト０におけるチヤンネル８
のためのアドレスADDRはグループ選定信号Ｇ
−Ｓの存在と共に、受取データパスRDATの受
取られた制御データRCTLをタイムスロツト１期
間中ライン回路Ｌ−８に向けさせる。同様に、タ
イムスロツト１期間中のアドレスADDRはＧ−
Ｓと共に、受け取りデータパスRDATの受取ら
れたPCMデータRPCMをタイムスロツト２の期
間中ライン回路Ｌ−１７に向けさせる等。しかし
ながら、タイムスロツト８期間中に起こるチヤン
ネル６に対するアドレスは、ANDゲート１３
（第３図におけるN.B.−RDATA）への入力にお
ける遅延グループ選定信号Ｇ−Ｓの不存在により
１グループ選択ネツトワークにおけるデマルチプ
レキサー１２を準備しない。しかしながら、それ
は信号Ｇ−Ｓが第１図に示された如く、他のグル
ープ選定リードＧ−Ｓを介してそれに印加される
ならばそれに替るグループ選定ネツトワークを準
備する。

タイムスロツト１の終りには、レジスタ１１に
おけるアドレスはアドレスレジスタ１４に伝送す
るようにシフトされ、これは選ばれたライン回路
から入つてくる情報TDATAを、伝送データパ
スTDATへ、２タイムスロツト遅れたグループ
選択信号Ｇ−Ｓにより開かれているANDゲート
１６を通してステアリングするようにマルチプレ
キサー１５を準備する。これは第３図に示されて
おり、第３図においてはライン回路８からの走査
情報XSCNはデータラインDL−８を介してタイ
ムスロツト２の期間中伝送され、そしてライン回
路１７からのXPCM情報はタイムスロツト３期
間中データラインDL−１７及び伝送データパス
TDATを介して伝送される。

一次コントローラLMC−０からのアクテイビ
テイ信号ACTVはCLK及びデマルチプレキサー
１２の両方を準備する。正常動作期間中、異なつ
たチヤンネル情報はマルチプレキサーＭ−０及び
Ｍ−１の各々に伝送される。何故ならばそれらは
各々が1280のライン回路の異なつた半分のための
一次コントローラとして作用するそれぞれコント
ローラLMC−０及びLMC−１により駆動される
からである。しかしながら、各ACTV信号は一
時にマルチプレキサーＭ−０又はＭ−１の１つの
みを作動するので、非動作マルチプレキサーに行
くチヤンネルデータはその関連したライン回路へ
伝送されない。コントローラLMC−０又はLMC
−１の何れか或いは動作マルチプレキサーＭ−０
又はＭ−１の何れか１つの故障は他のコントロー
ラ及び切換ネツトワークにより感知される。これ
はACTV信号をライングループネツトワークLG
−０乃至LG−３９の各々における影響を受けた
マルチプレキサーから除去せしめ、それによりそ
のネツトワークの他のマルチプレキサーが引継ぐ
ことになる。同時に、そのライングループネツト
ワークに対するチヤンネル情報は切換ネツトワー
クから二次コントローラを通してその関連したマ
ルチプレキサーにルート指定される（routed）。
この故に、ライン回路Ｌ−０乃至Ｌ−３１は共通
データラインDLを介して機能し続ける。非動作
マルチプレキサーは特定のアドレスコードを使用
してRDAT、TDATを経由して送られた試験コ
ードを通してその関連したコントローラにより連
続的にモニタされる。故障の検出は修繕のための
警報を生じるがシステムのスイツチオーバーを生
じない。

第３図を再び参照すると、グループ選択信号Ｇ
−Ｓは直列アドレス信号ADDRと一緒になつて、
各チヤンネル期間中引続く２つのタイムスロツト
期間中コントローラからアクセスされるべきライ
ンを決定する。実際のデータ（PCM又は制御／
走査）は受取データRDAT母線を介してライン
グループ及び伝送データTDAT母線を介してコ
ントローラに直列に伝達される。各データ交換は
３チヤンネルタイムスロツトの期間にわたり延び
ている。第一期間においては、ラインアドレスが
伝送され、第二期間においては、データはコント
ローラからライン回路によつて受け取られ、第三
期間においては、データはライン回路からコント
ローラへ伝送される。かくして第二及び第三期間
中、動作するマルチプレキサーＭ−０又はＭ−１
は選ばれたライン回路から伝送又は受取られるべ
きデータに対しては透明（transparent）である。
順次のトランザクシヨン期間における異なつたラ
イン回路へのアクセスは、すべての３２のチヤン
ネルタイムスロツトの有効な使用を許容する時間
にオーバーラツプする。同じラインが順次のチヤ
ンネルタイムスロツトにおいてはアクセスされな
いのが唯一の制限である。かくして、具体例にお
いては、チヤンネル８のためのPCMデータ情報
はタイムスロツト１及び２の期間中受け取られ又
は伝送されることはできない。何故ならばそのチ
ヤンネルのための制御及び走査情報がこれらの期
間を占拠するからである。オーバーラツプを回避
するために、偶数の走査／制御アドレスがタイム
スロツト０の期間中伝送され、一方偶数アドレス
ラインのためのPCMデータに対するそれらはタ
イムスロツト３１又は１期間中決して伝送されな
い。奇数の走査／制御アドレスはタイムスロツト
１６期間中伝送され、一方奇数アドレスラインの
ためのPCMデータに対するそれらはタイムスロ
ツト１５又は１７期間中決して伝送されない。
種々の他の配置も又可能である。

第２図及び第３図の拡大された部分を再び参照
すると、データラインDL−８のデータ（第２図
には特に示されていない−典型的データライン
DL−１及びライン回路Ｌ−１参照）はクロツク
CLKの制御下にライン回路Ｌ−１におけるライ
ン制御回路２１によつて受取られる。ライン回路
とコントローラ間の各ビツト交換はスタートビツ
トＳ＝１（第３図の拡大された部分参照）により
開始される。こほ後制御／走査情報が次にくるこ
とを示すモードビツトＭ＝１又はPCM情報が次
にくることを示すＭ＝０が続く。ビツトＭ＝１の
受信の後、８ビツトの制御データRCTLはコント
ローラからライン制御回路２１へ伝送される。リ
ンギングのための制御又は多数の試験フアンクシ
ヨンの動作を与えるこの情報は走査及び制御レジ
スタ２２にステアリングされ、そこで該情報は加
入者ループ２４に接続されているラインインター
フエース回路２３を作動するのに使用される。こ
の後８ビツトの走査情報XSCNが続き、これはラ
イン回路からコントローラへ状態及び発信
（dialing）情報をコントローラへ伝送する。最後
に、ライン状態LS及びオン／フツク監視SVビツ
トは最後の２ビツトの交換期間中再びライン回路
から伝送される。

すべての各ラインは、それがトラフイツクを搬
送していようといまいと、ｎ×5msec毎に１回走
査及び制御に対しアクセスされ、5msecはコント
ローラの基本サイクル時間である。ｎの値は走査
されるラインの数及びラインの状態（監視又は発
信）に依存する。

PCM情報の交換期間中、スタートビツトＳ＝
１及びモードＭ＝０の後に、切換ネツトワークか
らコントローラを通してライン回路に伝送された
８ビツトのRPCMが続く。これらの８ビツトは
ライン制御回路２１を通つてコデツク（codec）
２５にステアリングされる。コデツク２５は、ラ
インインターフエース回路２３を通して加入者ル
ープ２４に伝送するためRPCM信号をアナログ
形態に変換する。逆に符号化されたアナログサン
プルSPCMはコデツク２５からライン回路２１を
通りコントローラを通して切換ネツトワークに伝
送される。再び、ライン状態LS及び監視SVはこ
のデータ交換の終りにはコントローラに伝送され
る。回路２１，２２及び２５間のＳ及びＴリード
は良く知られた方法において開始及びタイミング
情報を与える。

別の態様においては、Ｐ０−０乃至Ｐ３−１を
通して入力ポートに供給されたチヤンネル情報は
それぞれポートＰ４−０乃至Ｐ７−１へのそれの
複製であることができる。この配置では、両マル
チプレキサーＭ−０及びＭ−１は、いかなる時点
においても任意の対の一つのみがACTV信号に
より活性化されても、同じ情報を伝送しそして受
け取る。

更に他の態様においては、いくつかの電話線回
路（例えば４）は、ライングループネツトワーク
（たとえば３２）におけるすべてのラインがマル
チプレキサーから一定のシーケンスでアクセスさ
れている単一両方向データラインによりサービス
されることができる。単一データラインのすべて
のライン回路は、シーケンスの開始を識別するの
に単一同期化パルス（フレーム当り一つ）のみが
クロツク信号の他に必要であるように順次にアク
セスされる。

この配置の場合には、一つのライン回路の故障
はその関連した両方向データラインにカツプリン
グしたライン回路（たとえば他の３つ）のバラン
スをサービス不可能にすることがある。しかしな
がら、ライングループネツトワークにおけるライ
ンのバランスは影響を受けない。

【図面の簡単な説明】

第１図は多数のライングループネツトワークを
有する二重化コントローラを使用するラインモジ
ユールのための全母線システムの略ブロツク図、
第２図は二つのマルチプレキサーを有する多重ラ
イン回路の相互接続を示す第１図のライングルー
プネツトワークの一つを詳細に示す図、第３図は
第２図のネツトワークに使用される種々のタイミ
ング信号を示す図である。 １１……アドレスレジスタ、１５……マルチプ
レキサー、２４……加入者ループ、LG−０〜LG
−３９……ライングループネツトワーク、LMC
−０及びLMC−１……ラインモジユールコント
ローラ、Ｍ−０及びＭ−１……マルチプレキサ
ー、Ｌ−０〜Ｌ−３１……ライン回路、DL−０
〜DL−３１……両方向データライン。

Claims (1)

1. 【特許請求の範囲】 １ 複数のライングループネツトワークの各々に
   おける第一及び第二マルチプレキサーを、それぞ
   れ制御する第一及び第二ライン−モジユールコン
   トローラを具備し、 発信側選択信号に基づいて生成され、アドレス
   信号パスを介して受け取られた順次の時分割多重
   アドレスをマルチプレキサーの各々に伝送し、受
   取り及び伝送信号パスを介して、マルチプレキサ
   ーの各々から時分割多重データを受け取り、マル
   チプレキサーの各々に時分割多重データ送る手段
   を、該第一及び第二ライン−モジユールコントロ
   ーラの各々が有するデイジタル通信母線システム
   において、 該ライングループネツトワークの各々が複数の
   ライン回路を含み、 該ライン回路の各々が、個々の電話線を、該第
   一及び第二マルチプレキサーに共通に接続されて
   いる別々の両方向データラインに連結しており、 該マルチプレキサーの各々が、 上記アドレスの各々を復号化するための手段
   と、 復号化されたアドレスの各々に応答して、その
   アドレスに続く２タイムスロツトにおいて、該受
   取り信号パスを介して該コントローラから受取つ
   たデータをその別々の両方向データラインを介し
   て関連したライン回路にステアリングし且つ該関
   連したライン回路から受取つたデータをその別々
   のデータラインを介して伝送信号パスにステアリ
   ングする手段とを含み、 該第一ラインモジユールコントローラからの制
   御信号に応答して該第一又は第二マルチプレキサ
   ーの一方又は他方の作動をさせるための手段を具
   備する ことを特徴とするデイジタル通信母線システム。 ２ 各ライン回路は、各フレームの少なくとも二
   つの選ばれたタイムスロツトの一つにおけるシー
   ケンシヤルバイアスによりラインモジユールコン
   トローラから制御データを受取り及び該ラインモ
   ジユールコントローラへ状態データを伝送し、 各活性ライン回路はすべてのフレームの他の選
   ばれたタイムスロツトにおける関連したマルチプ
   レキサーを経由してラインモジユールコントロー
   ラから情報データを受け取つた該ラインモジユー
   ルコントローラに情報データを伝送し、 ライン回路に対する情報データを制御するアド
   レスのタイムスロツトは、そのライン回路に対す
   る制御及び状態データを制御するアドレスのすぐ
   前に先行したりすぐ後に続いたりしない特許請求
   の範囲第１項記載の母線システム。 ３ 別々のグループ選定制御信号がそのネツトワ
   ークに対するアドレスの伝送と同時に各ライング
   ループネツトワークに伝送され、そして 各マルチプレキサーは、該グループ選定制御信
   号を１タイムスロツトだけ遅らせて該受取信号パ
   スを介して受取つたデータをゲートするための手
   段と、 該グループ選定制御信号を他のタイムスロツト
   だけ遅らせて該伝送信号パスを介して伝送された
   データをゲートするための手段とを含む特許請求
   の範囲第２項記載の母線システム。