JPS6361706B2 - - Google Patents
Info
- Publication number
- JPS6361706B2 JPS6361706B2 JP57034825A JP3482582A JPS6361706B2 JP S6361706 B2 JPS6361706 B2 JP S6361706B2 JP 57034825 A JP57034825 A JP 57034825A JP 3482582 A JP3482582 A JP 3482582A JP S6361706 B2 JPS6361706 B2 JP S6361706B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- output
- ram
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明は固定小数点方式のデイジタル演算にお
いて、与えられたダイナミツクレンジを有効に利
用できるように構成されたデイジタル演算装置に
関する。
いて、与えられたダイナミツクレンジを有効に利
用できるように構成されたデイジタル演算装置に
関する。
デイジタルフイルタ等のデイジタル信号の演算
処理をリアルタイムで行なう演算装置を構成する
場合の演算装置内部のデータを表現法として、一
般に固定小数点法が用いられる。この固定小数点
法によるデータの表現の場合、あらかじめ定めら
れた小数点の位置から取扱うことができるデータ
の最大値が決まつてしまう。例えば、符号ビツト
を含んで８ビツトに語長制限され、負の数が２の
補数で表現され、小数点の位置が符号ビツトを含
んで最上位ビツト（MSB）から２ビツト目と３
ビツト目の間にある場合を考える。この時、取扱
うことができる正の最大値は“01、111111”で、
負の最大値は“10、000000”となり、10進法で考
えると、“−２”から“＋１、984375”までの値
である。従つて、被乗数“x1”に乗数“2.5”を
掛けたものに、別の被乗数“x2”に乗数“３”を
掛けたものを加える演算、すなわちｙ＝2.5x1＋
3x2を行なうような場合は、例えばＹ＝x1×1.5＋
X1×１＋x2×1.5＋x2×1.5のような形にして演算
する必要があり、処理時間が長くなつてしまう。
処理をリアルタイムで行なう演算装置を構成する
場合の演算装置内部のデータを表現法として、一
般に固定小数点法が用いられる。この固定小数点
法によるデータの表現の場合、あらかじめ定めら
れた小数点の位置から取扱うことができるデータ
の最大値が決まつてしまう。例えば、符号ビツト
を含んで８ビツトに語長制限され、負の数が２の
補数で表現され、小数点の位置が符号ビツトを含
んで最上位ビツト（MSB）から２ビツト目と３
ビツト目の間にある場合を考える。この時、取扱
うことができる正の最大値は“01、111111”で、
負の最大値は“10、000000”となり、10進法で考
えると、“−２”から“＋１、984375”までの値
である。従つて、被乗数“x1”に乗数“2.5”を
掛けたものに、別の被乗数“x2”に乗数“３”を
掛けたものを加える演算、すなわちｙ＝2.5x1＋
3x2を行なうような場合は、例えばＹ＝x1×1.5＋
X1×１＋x2×1.5＋x2×1.5のような形にして演算
する必要があり、処理時間が長くなつてしまう。
また、ｙ＝0.2x1＋0.1x2の演算を行なう場合を
考える。この場合においてもデータは符号ビツト
を含んで８ビツトに語長制限され、負の数が２の
補数で表現され、小数点の位置が符号ビツトを含
んでMSBから22ビツト目と３ビツト目の間にあ
るとし、９ビツト目以下を丸める形で表わすと、
“0.2”および“0.1”はそれぞれ、“00、001101”、
“00、000110”と表現され、データの有効ビツト
数が少なくなり、演算誤差が大きくなつてしま
う。
考える。この場合においてもデータは符号ビツト
を含んで８ビツトに語長制限され、負の数が２の
補数で表現され、小数点の位置が符号ビツトを含
んでMSBから22ビツト目と３ビツト目の間にあ
るとし、９ビツト目以下を丸める形で表わすと、
“0.2”および“0.1”はそれぞれ、“00、001101”、
“00、000110”と表現され、データの有効ビツト
数が少なくなり、演算誤差が大きくなつてしま
う。
本発明は上記の欠点を解決するためのものであ
り、本発明の目的は、ダイナミツクレンジを超え
るデータ、あるいはダイナミツクレンジに比べて
小さすぎるデータに対しては、そのデータを２の
指数乗倍して表現し、その演算結果を上位あるい
は下位の方向にシフトすることにより、短時間で
処理でき、演算誤差を少なくすることのできるデ
イジタル演算装置を提供することである。
り、本発明の目的は、ダイナミツクレンジを超え
るデータ、あるいはダイナミツクレンジに比べて
小さすぎるデータに対しては、そのデータを２の
指数乗倍して表現し、その演算結果を上位あるい
は下位の方向にシフトすることにより、短時間で
処理でき、演算誤差を少なくすることのできるデ
イジタル演算装置を提供することである。
以下実施例により本発明を詳細に説明する。
第１図は本発明のデイジタル演算装置の一実施
例を示すブロツク図で、第２図は第１図で示され
た一実施例の各部動作を示すタイミングチヤート
である。第１図において、１はランダム・アクセ
ス・メモリ（RAM）で、変数データが記憶さ
れ、指定された番地に対応してデータの読み出
し、書き込みを行なう。２はレジスタで、RAM
１から読み出されたデータを保持する。３はレジ
スタでレジスタ２から転送されたデータを保持す
る。４はリード・オンリー・メモリ（ROM）
で、固定データが記憶され、指定された番地に対
応したデータの読み出しを行なう。５はレジスタ
で、ROM４から読み出されたデータを保持す
る。６は乗算器で、レジスタ３，５の出力データ
の掛算を行なう。７は切替器で、乗算器６の出力
データを出力するか零を出力するかの選択を行な
う。８は切替器で、後述のレジスタ１０の出力デ
ータを出力するか零を出力するかの選択を行な
う。９は加算器で、切替器７，８の出力データの
足し算を行なう。１０はレジスタで、加算器９の
出力データを保時するとともに、後述の命令発生
器１２の制御により保持しているデータを上位の
桁の方向、あるいは下位の桁の方向にシフトす
る。１１は切替器で、RAM１へ書き込むデータ
を選択する。１２は命令発生器で、演算処理を行
なうための命令を記憶している。１３は分周器、
１４はクロツクの入力端子、１５はデータの入力
端子、１６はデータの出力端子である。
例を示すブロツク図で、第２図は第１図で示され
た一実施例の各部動作を示すタイミングチヤート
である。第１図において、１はランダム・アクセ
ス・メモリ（RAM）で、変数データが記憶さ
れ、指定された番地に対応してデータの読み出
し、書き込みを行なう。２はレジスタで、RAM
１から読み出されたデータを保持する。３はレジ
スタでレジスタ２から転送されたデータを保持す
る。４はリード・オンリー・メモリ（ROM）
で、固定データが記憶され、指定された番地に対
応したデータの読み出しを行なう。５はレジスタ
で、ROM４から読み出されたデータを保持す
る。６は乗算器で、レジスタ３，５の出力データ
の掛算を行なう。７は切替器で、乗算器６の出力
データを出力するか零を出力するかの選択を行な
う。８は切替器で、後述のレジスタ１０の出力デ
ータを出力するか零を出力するかの選択を行な
う。９は加算器で、切替器７，８の出力データの
足し算を行なう。１０はレジスタで、加算器９の
出力データを保時するとともに、後述の命令発生
器１２の制御により保持しているデータを上位の
桁の方向、あるいは下位の桁の方向にシフトす
る。１１は切替器で、RAM１へ書き込むデータ
を選択する。１２は命令発生器で、演算処理を行
なうための命令を記憶している。１３は分周器、
１４はクロツクの入力端子、１５はデータの入力
端子、１６はデータの出力端子である。
入力端子１４には周期が一定である第２図Ａに
示すクロツクが与えられる。分周器１２はこのク
ロツクが与えられる。分周器１３はこのクロツク
Ａを2n分周する。このｎはレジスタ１０がシフ
トできるビツト数の最大量で、第２図Ｂはｎ＝２
の場合の分周器１３の出力である。命令発生器１
２は第２図Ｂのクに同期して記憶している命令を
順次読み出し、切替器７，８は演算命令に対応し
た切替信号を、RAM１，ROM４にはアクセス
する番地を、切替器１１にはRAM１に書き込む
データを選択するために切替信号を、レジスタ１
０にはビツトする方向とビツト量の制御信号をお
のおの送出する。
示すクロツクが与えられる。分周器１２はこのク
ロツクが与えられる。分周器１３はこのクロツク
Ａを2n分周する。このｎはレジスタ１０がシフ
トできるビツト数の最大量で、第２図Ｂはｎ＝２
の場合の分周器１３の出力である。命令発生器１
２は第２図Ｂのクに同期して記憶している命令を
順次読み出し、切替器７，８は演算命令に対応し
た切替信号を、RAM１，ROM４にはアクセス
する番地を、切替器１１にはRAM１に書き込む
データを選択するために切替信号を、レジスタ１
０にはビツトする方向とビツト量の制御信号をお
のおの送出する。
第２図Ｃは演算命令を示しており、この演算命
令OPi、OPi+1、OPi+2、……に対応した切替信号
により、切替器７は乗算器６の出力データかある
いは零を、切替器８はレジスタ１０の出力データ
あるいは零を加算器９に出力する。
令OPi、OPi+1、OPi+2、……に対応した切替信号
により、切替器７は乗算器６の出力データかある
いは零を、切替器８はレジスタ１０の出力データ
あるいは零を加算器９に出力する。
第２図ＤはRAM１に対して送出される番地を
示しており、RAM１はki番地、ki+1番地、ki+2番
地、……の順にアクセスされる。RAM１では第
２図Ｂのクロツクの前半は読み出しモード、後半
は書き込みモードとして動作する。第２図Ｅはそ
の状態を示したもので、Ｒは読み出しモード、Ｗ
は書き込みモードをあらわしている。クロツクの
前半でRAM１から読み出されるデータは、第２
図Ｂのクロツクの立下りでレジスタ２に取り込ま
れる。第２図Ｆはレジスタ２が保持しているデー
タを示したもので、xi、xi+1、xi+2、……はそれ
ぞれRAM１のki番地、ki+1番地、ki+2番地、……
から読み出されたデータを示している。レジスタ
３は第２図Ｂのクロツクの立上りレジスタ２から
のデータを取り込み、これを保持する。第２図Ｇ
はレジスタ３が保持しているデータを示したもの
で、レジスタ２の内容が半クロツク分遅延し、保
持されている。
示しており、RAM１はki番地、ki+1番地、ki+2番
地、……の順にアクセスされる。RAM１では第
２図Ｂのクロツクの前半は読み出しモード、後半
は書き込みモードとして動作する。第２図Ｅはそ
の状態を示したもので、Ｒは読み出しモード、Ｗ
は書き込みモードをあらわしている。クロツクの
前半でRAM１から読み出されるデータは、第２
図Ｂのクロツクの立下りでレジスタ２に取り込ま
れる。第２図Ｆはレジスタ２が保持しているデー
タを示したもので、xi、xi+1、xi+2、……はそれ
ぞれRAM１のki番地、ki+1番地、ki+2番地、……
から読み出されたデータを示している。レジスタ
３は第２図Ｂのクロツクの立上りレジスタ２から
のデータを取り込み、これを保持する。第２図Ｇ
はレジスタ３が保持しているデータを示したもの
で、レジスタ２の内容が半クロツク分遅延し、保
持されている。
第２図ＨはROM４に対して送出される番地を
示している。ROM４はli番地、li+1番地、li+2番
地、……の順にアクセスされる。ROM４から読
み出されたデータは第２図Ｂのクロツクの立上り
でレジスタ５で取り込まれ、保持される。第２図
Ｉはレジスタ５に保持されるデータを示したもの
で、ai、ai+1、ai+2、……はそれぞれROM４のli番
地、li+1番地、li+2番地、……から読み出されたデ
ータを示している。
示している。ROM４はli番地、li+1番地、li+2番
地、……の順にアクセスされる。ROM４から読
み出されたデータは第２図Ｂのクロツクの立上り
でレジスタ５で取り込まれ、保持される。第２図
Ｉはレジスタ５に保持されるデータを示したもの
で、ai、ai+1、ai+2、……はそれぞれROM４のli番
地、li+1番地、li+2番地、……から読み出されたデ
ータを示している。
第２図Ｊはレジスタ１０の内容をビツトさせる
クロツクで、このクロツクは第２図Ａのクロツク
に同期して、第２図Ｂのクロツクの前半にシフト
する量に応じたクロツク数出力される。第２図Ｋ
はシフトする方向を示しており、MSBは上位の
桁の方向に、LSBは下位の桁の方向にシフトす
ることを示している。
クロツクで、このクロツクは第２図Ａのクロツク
に同期して、第２図Ｂのクロツクの前半にシフト
する量に応じたクロツク数出力される。第２図Ｋ
はシフトする方向を示しており、MSBは上位の
桁の方向に、LSBは下位の桁の方向にシフトす
ることを示している。
レジスタ１０は加算器１０からの出力を第２図
Ｂのクロツクの立上りで取り込み、第２図Ｊのク
ロツクと第２図Ｋの信号により、上位あるいは下
位の桁の方向にシフトする。第２図Ｌはレジスタ
１０に保持されているデータを示したもので、
bi、bi+1、bi+2、……は演算命令OPi+1、OPi+2……
により演算された演算結果を示している。また、
b′i、b′i+1、b′i+2……は、bi、bi+1、bi+2……をシ
フ
トして演算結果を示している。
Ｂのクロツクの立上りで取り込み、第２図Ｊのク
ロツクと第２図Ｋの信号により、上位あるいは下
位の桁の方向にシフトする。第２図Ｌはレジスタ
１０に保持されているデータを示したもので、
bi、bi+1、bi+2、……は演算命令OPi+1、OPi+2……
により演算された演算結果を示している。また、
b′i、b′i+1、b′i+2……は、bi、bi+1、bi+2……をシ
フ
トして演算結果を示している。
演算命令OPi+1の動作は、１クロツク前にアク
セスされたRAM１とROM４のデータxiとai及び
レジスタ１０のデータb′iを演算処理し、その結
果bi+1を出力することである。
セスされたRAM１とROM４のデータxiとai及び
レジスタ１０のデータb′iを演算処理し、その結
果bi+1を出力することである。
RAM１において、前述したように第２図Ｂの
クロツクの後半で書き込みモードとなり、切替器
１１の出力データが書き込まれる。切替器１１は
レジスタ２、レジスタ３、レジスタ１０あるいは
入力端子１５から入力されるデータのうち一つを
命令発生器１２からの切替信号に従つて選択す
る。
クロツクの後半で書き込みモードとなり、切替器
１１の出力データが書き込まれる。切替器１１は
レジスタ２、レジスタ３、レジスタ１０あるいは
入力端子１５から入力されるデータのうち一つを
命令発生器１２からの切替信号に従つて選択す
る。
今、RAM１のki+1番地がアクセスされている
とする。レジスタ２からのデータが選択されるこ
とは、今回読み出されたデータと同じデータxi+1
を書き込むことであり、RAM１の書き替えを行
なわないことと同等である。レジスタ３からのデ
ータが選択されることは、１クロツク前に読み出
されたデータ、すなわちki番地に記憶されていた
データxiをxi+1番地に書き込むことである。レジ
スタ１０からのデータを選択することは、１クロ
ツク前の演算命令OPiの演算結果biを、上位の桁
の方向に１ビツトシフトしたデータb′iを書き込
むことである。また、入力端子１５からの入力デ
ータが選択されると、RAM１に新しい入力デー
タが書き込まれる。
とする。レジスタ２からのデータが選択されるこ
とは、今回読み出されたデータと同じデータxi+1
を書き込むことであり、RAM１の書き替えを行
なわないことと同等である。レジスタ３からのデ
ータが選択されることは、１クロツク前に読み出
されたデータ、すなわちki番地に記憶されていた
データxiをxi+1番地に書き込むことである。レジ
スタ１０からのデータを選択することは、１クロ
ツク前の演算命令OPiの演算結果biを、上位の桁
の方向に１ビツトシフトしたデータb′iを書き込
むことである。また、入力端子１５からの入力デ
ータが選択されると、RAM１に新しい入力デー
タが書き込まれる。
演算処理の完了したデータを各サンプリングご
とに出力端子１６から取り出すと、デイジタル信
号処理が施された信号が得られる。
とに出力端子１６から取り出すと、デイジタル信
号処理が施された信号が得られる。
次に本発明のデイジタル演算装置を用いて(1)式
であらわされるデイジタル演算を実現する場合に
ついて述べる。
であらわされるデイジタル演算を実現する場合に
ついて述べる。
yo＝6
〓j=0
ai・xo-i ……(1)
ここで、xo-iはｉ番地前のサンプリングされた入
力信号、aiは固定の係数、yoは出力信号をあらわ
している。
力信号、aiは固定の係数、yoは出力信号をあらわ
している。
今、命令発生器１２からの演算命令は、加算器
９で加算器６の出力と零とを加算する様に信号を
切替える命令（以後MUL命令と記す）と、加算
器９で加算器６の出力とレジスタ１０の出力を加
算する様に信号を切替る命令（以後MUA命令と
記す）と、加算器９から零を出力する様に信号を
切替る命令（以後NOP命令と記す）があるとす
る。
９で加算器６の出力と零とを加算する様に信号を
切替える命令（以後MUL命令と記す）と、加算
器９で加算器６の出力とレジスタ１０の出力を加
算する様に信号を切替る命令（以後MUA命令と
記す）と、加算器９から零を出力する様に信号を
切替る命令（以後NOP命令と記す）があるとす
る。
レジスタ１０の内容は、、上位あるいは下位の
桁の方向に最大ｎビツトまでシフト出来るとす
る。このシフト量の制御信号をMn（上位の桁の
方向にｎビツトシフト）、……M1（上位の桁の方
向に１ビツトシフト）、MLO（シフトしない）、L1
（下位の桁の方向に１ビツトシフト）、……、Ln
（下位の桁の方向にｎビツトシフト）であらわす
とする。
桁の方向に最大ｎビツトまでシフト出来るとす
る。このシフト量の制御信号をMn（上位の桁の
方向にｎビツトシフト）、……M1（上位の桁の方
向に１ビツトシフト）、MLO（シフトしない）、L1
（下位の桁の方向に１ビツトシフト）、……、Ln
（下位の桁の方向にｎビツトシフト）であらわす
とする。
固定の係数aiは、負の数が２の複数で表現、符
号ビツトを含んで８ビツトに語長制限され、小数
点の位置がMSBから２ビツト目と３ビツト目の
間にあるとする。
号ビツトを含んで８ビツトに語長制限され、小数
点の位置がMSBから２ビツト目と３ビツト目の
間にあるとする。
ここで、a0＝1.5、a1＝−3.7、a2＝0.3、a3＝
1.3、a4＝２、a5＝0.8、a6＝−1.25であるとし、
この値を−２≦ai≦1.984375の範囲で、かつデー
タの有効ビツト数が多くなる様に２の指数乗倍
し、９ビツト目以下を丸める形で表わした値を
a0′、a1′、……、a6′で表わすと、 a0′＝01100000 （＝1.5） a1′＝10001010 （＝−1.84375） a2′＝01001101 （＝1.203125） a3′＝01010011 （＝1.296875） a4′＝01000000 （＝１） a5′＝01100110 （＝1.59375） a6′＝10110000 （＝−1.25） で表現されることになり、a1′、a4′は1/2倍、
a2′は４倍、a5′は２倍とされている。
1.3、a4＝２、a5＝0.8、a6＝−1.25であるとし、
この値を−２≦ai≦1.984375の範囲で、かつデー
タの有効ビツト数が多くなる様に２の指数乗倍
し、９ビツト目以下を丸める形で表わした値を
a0′、a1′、……、a6′で表わすと、 a0′＝01100000 （＝1.5） a1′＝10001010 （＝−1.84375） a2′＝01001101 （＝1.203125） a3′＝01010011 （＝1.296875） a4′＝01000000 （＝１） a5′＝01100110 （＝1.59375） a6′＝10110000 （＝−1.25） で表現されることになり、a1′、a4′は1/2倍、
a2′は４倍、a5′は２倍とされている。
(1)式を(2)式の形の変形し、a0、………a6の代り
にa0′、……a6′を用いて表現すると(3)式の様にな
る。
にa0′、……a6′を用いて表現すると(3)式の様にな
る。
（（（（（（（a0・xo）・2-1＋a1／２・xo-1）・23
＋ 4a2・xo-2）・2-2＋a3・xo-3）・2-1＋a4／２・xo-4） ・22＋2a5・xo-5）・2-1＋a6・xo-6）・20 ……(2) （（（（（（（a0′・xo）・2-1＋a1′・xo-1）・23
＋a2′・
xo-2） ・2-2＋a3′・xo-3)
＋ 4a2・xo-2）・2-2＋a3・xo-3）・2-1＋a4／２・xo-4） ・22＋2a5・xo-5）・2-1＋a6・xo-6）・20 ……(2) （（（（（（（a0′・xo）・2-1＋a1′・xo-1）・23
＋a2′・
xo-2） ・2-2＋a3′・xo-3)
Claims (1)
- １ データを固定小数点方式で２進数表現した時
にその表現したデータがオーバーフローしている
場合は2-n倍したデータが、また2n倍してもオー
バーフローしない場合には2n倍したデータが記憶
されたROMと、指定された番地に順次データを
記憶するRAMと、このROMとRAMに番地を与
えると共に前記ROMに記憶しているデータのも
とのデータに対しての倍率をもとにシフト量を出
力する前記ROMとRAMの読み出しデータを一
時保持する第１および第２のレジスタと、この第
１および第２のレジスタの出力を乗算する乗算器
と、この乗算器の出力と第３のレジスタの出力と
を加算する加長器と、この加算器の出力を一時保
時する前記第３のレジスタと、この第３のレジス
タの内容をシフト量に従つて所定ビツト上位また
は下位の桁の方向にシフトする手段と、前記
RAMから読み出されたデータあるいは前記第３
のレジスタの出力あるいは他の新しい入力データ
のいずれか一つを選択して前記RAMへ書き込む
手段とを具備したことを特徴とするデイジタル演
算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57034825A JPS58151644A (ja) | 1982-03-04 | 1982-03-04 | デイジタル演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57034825A JPS58151644A (ja) | 1982-03-04 | 1982-03-04 | デイジタル演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58151644A JPS58151644A (ja) | 1983-09-08 |
| JPS6361706B2 true JPS6361706B2 (ja) | 1988-11-30 |
Family
ID=12424971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57034825A Granted JPS58151644A (ja) | 1982-03-04 | 1982-03-04 | デイジタル演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151644A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0531019U (ja) * | 1991-10-01 | 1993-04-23 | 矢崎総業株式会社 | 熱検知線 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6165362A (ja) * | 1984-09-06 | 1986-04-03 | Ricoh Co Ltd | デジタル信号処理装置 |
| JPS6177964A (ja) * | 1984-09-25 | 1986-04-21 | Ricoh Co Ltd | デジタル信号処理装置 |
| US5442730A (en) * | 1993-10-08 | 1995-08-15 | International Business Machines Corporation | Adaptive job scheduling using neural network priority functions |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5342583B2 (ja) * | 1973-12-18 | 1978-11-13 |
-
1982
- 1982-03-04 JP JP57034825A patent/JPS58151644A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0531019U (ja) * | 1991-10-01 | 1993-04-23 | 矢崎総業株式会社 | 熱検知線 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58151644A (ja) | 1983-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880001168B1 (ko) | 디지탈 신호처리 시스템 | |
| US5457805A (en) | Microcomputer enabling high speed execution of product-sum operation | |
| EP0021018B1 (en) | Digital filters | |
| CA2070668C (en) | Address processor for a signal processor | |
| US4255794A (en) | Digital filter | |
| US4229802A (en) | Digital adding device | |
| US4336600A (en) | Binary word processing method using a high-speed sequential adder | |
| EP0474246A2 (en) | Image signal processor | |
| JPS58151644A (ja) | デイジタル演算装置 | |
| KR0147758B1 (ko) | Mpeg-2 오디오 복호화기의 합성 필터 | |
| JPH04222111A (ja) | ディジタルフィルタ | |
| JP3074958B2 (ja) | 加算機能付きシリアル乗算器 | |
| JPH03240144A (ja) | 可変長データメモリインタフェース回路 | |
| JPS63136710A (ja) | デイジタル信号処理回路 | |
| US4141077A (en) | Method for dividing two numbers and device for effecting same | |
| SU734669A1 (ru) | Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные | |
| JP3178036B2 (ja) | 信号処理装置 | |
| JPS642290B2 (ja) | ||
| US4936179A (en) | Electronic musical instrument | |
| JPH1049347A (ja) | 乗算器 | |
| JPS59197936A (ja) | デイジタル信号処理方式 | |
| JP3503141B2 (ja) | ディジタル演算処理装置 | |
| JPH0234053B2 (ja) | ||
| JPH0311565B2 (ja) | ||
| JPH05174050A (ja) | 級数演算装置 |