JPS6362008B2 - - Google Patents
Info
- Publication number
- JPS6362008B2 JPS6362008B2 JP59227796A JP22779684A JPS6362008B2 JP S6362008 B2 JPS6362008 B2 JP S6362008B2 JP 59227796 A JP59227796 A JP 59227796A JP 22779684 A JP22779684 A JP 22779684A JP S6362008 B2 JPS6362008 B2 JP S6362008B2
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- processing
- signal
- initial program
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は電子交換機等の処理装置を遠隔より監
視、或は制御する場合の自動初期プログラムロー
ドの誤起動防止に関するものである。
視、或は制御する場合の自動初期プログラムロー
ドの誤起動防止に関するものである。
（技術的背景）
従来、交換機等の処理装置を遠隔より監視、或
は制御するためには外部に付加装置を設け、前記
処理装置が異常動作した場合には自動初期プログ
ラムロード（以下IPLと略す）を行つていた。
は制御するためには外部に付加装置を設け、前記
処理装置が異常動作した場合には自動初期プログ
ラムロード（以下IPLと略す）を行つていた。
しかし、前記付加装置が異常動作すると、誤つ
たIPL指示が処理装置に送出されるので、それを
防ぐために該付加装置の監視回路は二重化、或は
三重化され、非常に複雑なものになるという欠点
があつた。
たIPL指示が処理装置に送出されるので、それを
防ぐために該付加装置の監視回路は二重化、或は
三重化され、非常に複雑なものになるという欠点
があつた。
（発明の目的）
本発明の目的は上述した欠点に鑑み、一重の回
路構成で実現できる自動初期プログラムロードの
誤起動防止方式を得ることである。
路構成で実現できる自動初期プログラムロードの
誤起動防止方式を得ることである。
（発明の構成）
本発明は電子交換機等の少くとも二重化された
処理装置の外部に接続され、初期プログラムロー
ド処理要求を自動的に行う付加装置において、処
理装置からの複数の異常検出信号の論理積をとつ
て入力信号とする手段と、該入力信号が所定の頻
度で入力された時には前記入力信号の存在を記憶
する記憶手段と、該記憶手段から記憶内容を読み
込み、前記入力信号が存在した場合には前記記憶
手段の正常性を診断して、該記憶手段が異常であ
る場合は付加装置自体のエラー処理を行い、正常
である場合には初期プログラムロード指示信号を
発生し、該初期プログラムロード指示信号と前記
入力信号との論理積をとつて初期プログラムロー
ド処理要求信号として前記処理装置に出力する手
段とを有する事を特徴とする自動初期プログラム
ロードの誤起動防止方式であり、以下、実施例を
用いて詳細に説明する。
処理装置の外部に接続され、初期プログラムロー
ド処理要求を自動的に行う付加装置において、処
理装置からの複数の異常検出信号の論理積をとつ
て入力信号とする手段と、該入力信号が所定の頻
度で入力された時には前記入力信号の存在を記憶
する記憶手段と、該記憶手段から記憶内容を読み
込み、前記入力信号が存在した場合には前記記憶
手段の正常性を診断して、該記憶手段が異常であ
る場合は付加装置自体のエラー処理を行い、正常
である場合には初期プログラムロード指示信号を
発生し、該初期プログラムロード指示信号と前記
入力信号との論理積をとつて初期プログラムロー
ド処理要求信号として前記処理装置に出力する手
段とを有する事を特徴とする自動初期プログラム
ロードの誤起動防止方式であり、以下、実施例を
用いて詳細に説明する。
（実施例）
第１図は本発明の実施例を示す回路図であつ
て、二重化された１及び１′から入力される異常
検出信号ａ又はa′は、付加装置８のアンドゲート
２に接続され、アンドゲート２の出力はカウンタ
回路４に接続される。カウンタ回路の出力はIPL
起動要求フリツプフロツプ（以下IPL起動要求
FFと略す）５に接続され、このIPL起動要求FF
５の出力信号により制御部７に対してIPL処理起
動が行われる。制御部７からのリセツト信号Ｃは
IPL起動要求FF５のリセツト入力と接続されて
いる。また、制御部７からのIPL指示信号ｄはア
ンドゲート６に入力される。アンドゲート６には
アンドゲート２の出力も入力されており、アンド
ゲート６の出力は付加装置８からのIPL処理要求
信号ｅとして処理装置１、及び１′に接続される。
て、二重化された１及び１′から入力される異常
検出信号ａ又はa′は、付加装置８のアンドゲート
２に接続され、アンドゲート２の出力はカウンタ
回路４に接続される。カウンタ回路の出力はIPL
起動要求フリツプフロツプ（以下IPL起動要求
FFと略す）５に接続され、このIPL起動要求FF
５の出力信号により制御部７に対してIPL処理起
動が行われる。制御部７からのリセツト信号Ｃは
IPL起動要求FF５のリセツト入力と接続されて
いる。また、制御部７からのIPL指示信号ｄはア
ンドゲート６に入力される。アンドゲート６には
アンドゲート２の出力も入力されており、アンド
ゲート６の出力は付加装置８からのIPL処理要求
信号ｅとして処理装置１、及び１′に接続される。
次に本実施例の動作について説明する。
先ず、処理装置１又は１′が異常状態になると、
異常検出信号ａ又はa′が付加装置８に対して送出
される。
異常検出信号ａ又はa′が付加装置８に対して送出
される。
処理装置１及び１′が二台とも異常状態になる
とアンドゲート２がオンとなり、カウンタ回路４
はカウント動作を行う。これは一般に電子交換機
等には緊急制御回路が設置されており、それによ
る復旧を待つためである。
とアンドゲート２がオンとなり、カウンタ回路４
はカウント動作を行う。これは一般に電子交換機
等には緊急制御回路が設置されており、それによ
る復旧を待つためである。
前記緊急制御回路の作動にもかかわらず、処理
装置１、及び１′が復旧せず、カウンタ回路４が
所定のカウント値になると、該カウンタ回路４は
IPL起動信号ｂを出力する。このIPL起動信号ｂ
によりIPL起動要求FF５はオンとなり、制御部
７に対してIPL処理要求を行うよう指示する。
装置１、及び１′が復旧せず、カウンタ回路４が
所定のカウント値になると、該カウンタ回路４は
IPL起動信号ｂを出力する。このIPL起動信号ｂ
によりIPL起動要求FF５はオンとなり、制御部
７に対してIPL処理要求を行うよう指示する。
制御部７は上記IPL起動信号ｂがIPL起動要求
FFを介して入力されることによりIPL処理動作
を行う。IPL処理動作では、付加装置８における
前述した種々のハードウエアからのIPL起動要求
が正常なものであるか否かを判定するため、IPL
起動要求FF５のリセツトを行い、その後、再び
IPL起動要求FF５の状態を読み取る。ここでIPL
起動要求FF５がオフとなつていればハードウエ
アからのIPL処理要求は正常と判定し、IPL処理
を始め、IPL指示信号ｄをアンドゲート６に出力
する。アンドゲート６にはアンドゲート２からの
出力が入力されているので、アンドゲート６はオ
ンとなり、その出力は付加装置８からのIPL処理
要求信号ｅとして処理１及び１′に出力され、
IPL動作が開始される。
FFを介して入力されることによりIPL処理動作
を行う。IPL処理動作では、付加装置８における
前述した種々のハードウエアからのIPL起動要求
が正常なものであるか否かを判定するため、IPL
起動要求FF５のリセツトを行い、その後、再び
IPL起動要求FF５の状態を読み取る。ここでIPL
起動要求FF５がオフとなつていればハードウエ
アからのIPL処理要求は正常と判定し、IPL処理
を始め、IPL指示信号ｄをアンドゲート６に出力
する。アンドゲート６にはアンドゲート２からの
出力が入力されているので、アンドゲート６はオ
ンとなり、その出力は付加装置８からのIPL処理
要求信号ｅとして処理１及び１′に出力され、
IPL動作が開始される。
もし、何らかの障害によりIPL起動要求FF５
が制御部７にリセツトをかけられた場合でもオン
状態のままだとすると、制御部７は付加装置８の
異常であると判定し、適当なエラー処理を行い、
IPL指示信号ｄは送出されない。
が制御部７にリセツトをかけられた場合でもオン
状態のままだとすると、制御部７は付加装置８の
異常であると判定し、適当なエラー処理を行い、
IPL指示信号ｄは送出されない。
また、制御部７が何らかの障害により異常動作
をしてIPL指示信号ｄが送出されたとしても、ア
ンドゲート２の出力がない限り、アンドゲート６
はオンにならず、付加装置８からのIPL処理要求
信号ｅは送出されない。第２図に制御部７の動作
を示すフローチヤートを示す。
をしてIPL指示信号ｄが送出されたとしても、ア
ンドゲート２の出力がない限り、アンドゲート６
はオンにならず、付加装置８からのIPL処理要求
信号ｅは送出されない。第２図に制御部７の動作
を示すフローチヤートを示す。
以上、説明した様に、制御部７と、アンドゲー
ト２，６及びカウンタ回路４、IPL起動要求FF
５とが相互に監視し合うため、簡単な一重の回路
構成で、自動初期プログラムロードの誤起動を防
止できる。
ト２，６及びカウンタ回路４、IPL起動要求FF
５とが相互に監視し合うため、簡単な一重の回路
構成で、自動初期プログラムロードの誤起動を防
止できる。
なお、制御部７はマイクロコンピユータと、そ
のソフトウエアで容易に実現可能であるため、該
ソフトウエアのバグ、あるいはマイクロコンピユ
ータの暴走に対しても本発明が有効であることは
言うまでもない。
のソフトウエアで容易に実現可能であるため、該
ソフトウエアのバグ、あるいはマイクロコンピユ
ータの暴走に対しても本発明が有効であることは
言うまでもない。
（発明の効果）
以上説明したように、本発明によれば、IPL処
理要求を行う付加装置において、制御部と他のハ
ードウエアが相互に監視し合う事により、一重の
回路構成でIPL処理要求信号の誤送出が防止でき
る利点があり、電子交換機等の遠隔制御に応用で
きる。
理要求を行う付加装置において、制御部と他のハ
ードウエアが相互に監視し合う事により、一重の
回路構成でIPL処理要求信号の誤送出が防止でき
る利点があり、電子交換機等の遠隔制御に応用で
きる。
第１図は本発明の実施例を示す回路図、第２図
は実施例における制御部の動作を説明するフロー
チヤートである。 １，１′…処理装置、２，６…アンドゲート、
４…カウンタ回路、５…フリツプフロツプ、７…
制御部、８…付加装置、ａ，a′…異常検出信号、
ｂ…IPL起動信号、ｃ…リセツト信号、ｄ…IPL
指示信号、ｅ…IPL処理要求信号。
は実施例における制御部の動作を説明するフロー
チヤートである。 １，１′…処理装置、２，６…アンドゲート、
４…カウンタ回路、５…フリツプフロツプ、７…
制御部、８…付加装置、ａ，a′…異常検出信号、
ｂ…IPL起動信号、ｃ…リセツト信号、ｄ…IPL
指示信号、ｅ…IPL処理要求信号。
Claims (1)
- １ 電子交換機等の少くとも二重化された処理装
置の外部に接続され、初期プログラムロード処理
要求を自動的に行う付加装置において、処理装置
からの複数の異常検出信号の論理積をとつて入力
信号とする手段と、該入力信号が所定の頻度で入
力された時には前記入力信号の存在を記憶する記
憶手段と、該記憶手段から記憶内容を読み込み、
前記入力信号が存在した場合には前記記憶手段の
正常性を診断して、該記憶手段が異常である場合
は付加装置自体のエラー処理を行い、正常である
場合には初期プログラムロード指示信号を発生
し、該初期プログラムロード指示信号と前記入力
信号との論理積をとつて初期プログラムロード処
理・要求信号として前記処理装置に出力する手段
とを有する事を特徴とする自動初期プログラムロ
ードの誤起動防止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227796A JPS61107435A (ja) | 1984-10-31 | 1984-10-31 | 自動初期プログラムロ−ドの誤起動防止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59227796A JPS61107435A (ja) | 1984-10-31 | 1984-10-31 | 自動初期プログラムロ−ドの誤起動防止方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61107435A JPS61107435A (ja) | 1986-05-26 |
| JPS6362008B2 true JPS6362008B2 (ja) | 1988-12-01 |
Family
ID=16866520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59227796A Granted JPS61107435A (ja) | 1984-10-31 | 1984-10-31 | 自動初期プログラムロ−ドの誤起動防止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107435A (ja) |
-
1984
- 1984-10-31 JP JP59227796A patent/JPS61107435A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61107435A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6076172A (en) | Monitoting system for electronic control unit | |
| JPS6362008B2 (ja) | ||
| JPS6363935B2 (ja) | ||
| JP2500217Y2 (ja) | Ｉ／ｏカ―ド異常検出システム | |
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
| JP3326969B2 (ja) | メモリチェック装置 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPH0244436A (ja) | 情報処理監視システム | |
| JPS59201110A (ja) | プログラマブルコントロ−ラ | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JPH037962B2 (ja) | ||
| JPH0228735A (ja) | コンピュータ監視装置 | |
| JPH0426738B2 (ja) | ||
| JPH02206866A (ja) | マルチプロセッサシステムにおけるリセット信号発生装置 | |
| JPH01286070A (ja) | データ処理システム | |
| JPS59119451A (ja) | 電子計算機システムの診断方式 | |
| JPH04182835A (ja) | マルチプロセッサシステムのバス監視装置 | |
| JPH01124035A (ja) | 出力データ制御装置 | |
| JPS6226740B2 (ja) | ||
| JPS6037936B2 (ja) | 監視装置 | |
| JPH0363731A (ja) | システム障害処理方式 | |
| JPS60254338A (ja) | マルチプロセツサの異常検出方式 | |
| JPH0659941A (ja) | 情報処理装置 |