JPS6362017B2 - - Google Patents
Info
- Publication number
- JPS6362017B2 JPS6362017B2 JP59106580A JP10658084A JPS6362017B2 JP S6362017 B2 JPS6362017 B2 JP S6362017B2 JP 59106580 A JP59106580 A JP 59106580A JP 10658084 A JP10658084 A JP 10658084A JP S6362017 B2 JPS6362017 B2 JP S6362017B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- output
- processing device
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 56
- 230000005540 biological transmission Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 39
- 238000010586 diagram Methods 0.000 description 10
- 238000010998 test method Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は計算機システムに関し、特に複数台の
処理装置(計算機)が伝送路により接続されてい
る多重系計算機システムのテスト方法に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a computer system, and particularly to a method for testing a multi-system computer system in which a plurality of processing devices (computers) are connected by a transmission path.
第1図は、システムの処理性・信頼性および拡
張性を向上させるため、処理装置と入出力装置を
複数台組合せた多重系計算機システムの一例を示
す図である。同図において、処理装置(計算機)
1〜5と入出力装置7,8は、伝送路6により相
互に結合され、各処理装置1〜5間および処理装
置1〜5と入出力装置7,8の間でデータ転送が
行われる構成を有している。
FIG. 1 is a diagram showing an example of a multi-system computer system in which a plurality of processing devices and input/output devices are combined in order to improve the processing performance, reliability, and expandability of the system. In the figure, a processing device (computer)
1 to 5 and the input/output devices 7 and 8 are mutually coupled by a transmission line 6, and data is transferred between each of the processing devices 1 to 5 and between the processing devices 1 to 5 and the input/output devices 7 and 8. have.
第2図はこのような多重系計算機システムにお
いてテストを行う場合の従来方法による構成を示
す図である。処理装置9は伝送路10に接続さ
れ、伝送路10上に流れるデータ11を入力す
る。処理装置9では入力データ11に対し演算1
2を行い、この結果を出力データ13として伝送
路10上に出力する。 FIG. 2 is a diagram showing the configuration of a conventional method for testing in such a multi-system computer system. The processing device 9 is connected to a transmission line 10 and inputs data 11 flowing on the transmission line 10 . Processing device 9 performs operation 1 on input data 11.
2 is performed, and the result is output onto the transmission line 10 as output data 13.
この様な多重系計算機システムにおいて、処理
装置9のテストを行う場合、例えば処理装置9が
新た追加された場合(増設)あるいは内部の処理
を一部変更した場合(改造)等において、演算1
2の結果である出力データ13を直接伝送路10
上に流すと、他の処理装置にこのテスト用の出力
データ13が入力され、その動作に影響を与える
ことがあり、信頼性上問題がある。このため処理
装置9内にスイツチ機構14を設け、処理装置9
がテスト中の状態にある場合には、演算12の結
果を伝送路10に流すかわりに印字装置15に出
力もしくは記憶装置16に蓄積するようにしてい
た。 In such a multi-system computer system, when testing the processing device 9, for example, when a new processing device 9 is added (expansion) or when some internal processing is changed (modification), operation 1
The output data 13 resulting from step 2 is sent directly to the transmission line 10.
If the test output data 13 is passed upward, this test output data 13 may be input to other processing devices, which may affect their operations, resulting in reliability problems. For this purpose, a switch mechanism 14 is provided in the processing device 9.
When the computer is under test, the result of the calculation 12 is output to the printing device 15 or stored in the storage device 16 instead of being sent to the transmission line 10.
しかし、この様な従来の多重系計算機システム
のテスト方法では、スイツチ機構14を処理装置
9に内蔵する必要があり、かつテスト専用の印字
装置15や記憶装置16が余分に必要となり、更
に実際に伝送路10上にテストデータ13を流す
処理を行わないため、システム全体のテストを行
うことができないという問題点があつた。 However, in such conventional testing methods for multi-system computer systems, it is necessary to incorporate the switch mechanism 14 into the processing device 9, and an extra printing device 15 and storage device 16 for testing are required. Since the test data 13 is not passed through the transmission line 10, there is a problem in that the entire system cannot be tested.
又、従来の多重系計算機システムのテスト方法
では、処理装置の設置場所でテストを行う必要が
あるが、各処理装置は複数の工場や作業場にそれ
ぞれ設置されているのが通常である。従つて、テ
ストを行う作業員は、テストを行う処理装置が設
置されている工場等にいちいち出向く必要があ
り、作業効率が低くなるという問題点があつた。 Further, in the conventional testing method for a multi-system computer system, it is necessary to perform the test at the location where the processing equipment is installed, but each processing equipment is usually installed in a plurality of factories or workshops. Therefore, the worker who conducts the test is required to visit each factory or the like where the processing equipment to be tested is installed, which poses a problem in that work efficiency is reduced.
本発明は上記した従来技術の問題点に鑑みなさ
れたもので、多重系計算機システムにおいて処理
装置を増設したり、改良したりする際に、当該処
理装置にテスト専用の余分な装置を設けることな
く、かつ多重系計算機システムの伝送路を通して
のテストを実行することが可能で、更に処理装置
の設置場所に作業員が出向くことなくテストを実
行することができる多重系計算機システムのテス
ト方法を提供することを目的としている。
The present invention has been made in view of the problems of the prior art described above, and it is possible to add or improve a processing device in a multi-system computer system without having to provide an extra device exclusively for testing in the processing device. To provide a test method for a multi-system computer system, which is capable of executing a test through a transmission path of the multi-system computer system, and further allows the test to be executed without a worker visiting the installation location of a processing device. The purpose is to
本発明は、複数の計算機が伝送路により相互結
合される多重系計算機システムにおいて、被テス
ト対象計算機は出力する出力データにテスト中で
あることを示すフラグを付加し、テスト装置は伝
送路上を流れる全データの上記フラグの状態をチ
エツクし、該データが被テスト対象計算機から出
力されたものである場合にはこれを取り込み、テ
スト結果データとして記憶もしくは表示し、被テ
スト対象計算機及びテスト装置以外の計算機は伝
送路を介して入力される入力データの上記フラグ
の状態をチエツクし、入力データが被テスト対象
計算機から出力されたデータである場合にはこれ
を無視することを特徴とする。
In a multi-system computer system in which a plurality of computers are interconnected by transmission paths, the present invention adds a flag indicating that the test target computer is outputting data to the output data that is being tested, and the test equipment transmits data on the transmission path. Check the status of the above flags for all data, and if the data is output from the computer under test, take it in, store or display it as test result data, and store or display it as test result data. The computer is characterized in that it checks the state of the flag of the input data input through the transmission path, and ignores it if the input data is data output from the computer under test.
以下、添付の図面に示す実施例により、更に詳
細に本発明について説明する。
Hereinafter, the present invention will be explained in more detail with reference to embodiments shown in the accompanying drawings.
第3図は、本発明の一実施例を示すブロツク図
である。同図において、処理装置17は伝送路1
8に接続され、伝送路18上に流れるデータ19
を入力する。処理装置17では入力データ19に
対し演算20を行い、この結果を出力データ21
として伝送路18上に出力する。 FIG. 3 is a block diagram showing one embodiment of the present invention. In the figure, the processing device 17 is the transmission line 1
Data 19 connected to 8 and flowing on transmission line 18
Enter. The processing device 17 performs an operation 20 on the input data 19 and outputs the result as output data 21.
The signal is output onto the transmission line 18 as a signal.
ここで該処理装置17がテスト中である場合に
はテストモード記憶メモリ22にテスト中の状態
が設定される。このテストモード記憶メモリ22
は、テスト中か否かを記憶するものであるため、
1ビツトの記憶容量があれば良い。処理装置17
では演算結果23に対してテストモード記憶メモ
リ22の内容をテストモードフラグとしてオア回
路24を用いて付加し、伝送路18上に出力デー
タ21として出力を行う。 Here, if the processing device 17 is under test, the test mode storage memory 22 is set to be under test. This test mode storage memory 22
is to remember whether or not a test is being performed, so
It is sufficient to have a storage capacity of 1 bit. Processing device 17
Then, the content of the test mode storage memory 22 is added to the calculation result 23 as a test mode flag using the OR circuit 24, and the result is outputted onto the transmission line 18 as output data 21.
テスト対象外の処理装置では、入力されるすべ
てのデータに対して該出力データ21中のテスト
モードフラグをチエツクし、該データがテスト対
象処理装置からのものである場合にはこれを無視
する。 Processing devices other than the test target check the test mode flag in the output data 21 for all input data, and ignore this if the data is from the test target processing device.
第4図は本発明のテスト方法で用いられる伝送
路18上のデータのフオーマツトの一例を示す図
である。伝送路18上のデータは、データの性
質・属性を表わす制御部25、該データがテスト
対象計算機から出力されたものであるか否かを示
すテストモードフラグ26、およびデータを格納
したデータ部27から構成される。ここでテスト
モードフラグ26は、被テスト対象処理装置から
の全出力データに対して付加され、これを受信す
るテスト対象外の処理装置にてチエツクされる。 FIG. 4 is a diagram showing an example of the format of data on the transmission line 18 used in the test method of the present invention. The data on the transmission path 18 is stored in a control section 25 that indicates the nature and attributes of the data, a test mode flag 26 that indicates whether the data is output from the computer under test, and a data section 27 that stores the data. It consists of Here, the test mode flag 26 is added to all output data from the processing device under test, and checked by the processing device other than the test object that receives it.
第5図は本発明のテスト方法を用いた多重系計
算機システムの具体例を示す図である。処理装置
28〜32と入出力装置34,35は、伝送路3
3により相互に結合され、処理装置28〜32間
および処理装置28〜32と入出力装置34,3
5間でデータ転送が行われる。更に、テスタ3
8、印字装置39、記憶装置40とはテスト装置
を構成する。 FIG. 5 is a diagram showing a specific example of a multi-system computer system using the test method of the present invention. The processing devices 28 to 32 and the input/output devices 34 and 35 are connected to the transmission line 3.
3, between the processing devices 28-32 and between the processing devices 28-32 and the input/output devices 34, 3.
Data transfer is performed between 5. Furthermore, tester 3
8, the printing device 39 and the storage device 40 constitute a test device.
被テスト対象処理装置32では伝送路33上か
らデータ36を入力し、該入力データに対する演
算結果にテストモードを示すフラグを付加したも
のを出力データ37として伝送路33上に出力す
る。テスト対象外の処理装置28〜31では該出
力データ37を入力データとして伝送路33から
取り込み、この中のテストモードフラグをチエツ
クし、該出力データ37が被テスト対象処理装置
32からのものであると判断した場合はこれを無
視する。 The processing device to be tested 32 receives data 36 from the transmission path 33 and outputs the result of calculation on the input data to which a flag indicating a test mode is added as output data 37 onto the transmission path 33 . The processing devices 28 to 31 that are not to be tested take in the output data 37 as input data from the transmission line 33, check the test mode flag therein, and confirm that the output data 37 is from the processing device 32 to be tested. If this is determined to be the case, ignore this.
テスト結果の確認・チエツクを行う道具として
テスター38が伝送路33上に接続される。テス
ター38は伝送路33上に流される全データを取
り込む。各データのテストモードフラグをチエツ
クし、被テスト対象処理装置32からのものであ
る場合には、これを印字装置39に出力し、もし
くは記憶装置40に蓄積を行う。このテスター3
8、印字装置39、記憶装置40は、多重系計算
機システムの管理室内に設置されているため、作
業員はいちいち被テスト対象処理装置32の設置
場所に出向くことなく、テストを実行することが
できる。 A tester 38 is connected to the transmission line 33 as a tool for confirming and checking test results. The tester 38 takes in all the data flowing on the transmission line 33. The test mode flag of each data is checked, and if it is from the processing device to be tested 32, it is output to the printing device 39 or stored in the storage device 40. This tester 3
8. Since the printing device 39 and the storage device 40 are installed in the control room of the multi-system computer system, the operator can execute the test without visiting the installation location of the processing device 32 to be tested. .
以上の説明から明らかな様に、本発明によれ
ば、処理装置にテスト専用の余分な装置を設ける
ことなく、かつ多重系計算機システムの伝送路を
通してテストを実行することができるためテスト
の信頼性が向上するとともに、更に被テスト対象
処理装置の設置場所に作業員が出向くことなくテ
ストを実行することができる。
As is clear from the above description, according to the present invention, the reliability of the test is improved because the test can be executed through the transmission line of the multi-system computer system without providing an extra device exclusively for testing in the processing device. In addition, it is possible to perform tests without requiring an operator to go to the installation location of the processing device to be tested.
第1図は多重系計算機システムの一例を示すブ
ロツク図、第2図は従来の多重系計算機システム
のテスト方法の一例を示すブロツク図、第3図は
本発明の一実施例を示すブロツク図、第4図は第
3図に示す実施例で用いるデータのデータフオー
マツトを示す説明図、第5図は本発明の多重系計
算機システムのテスト方法を実行する多重系計算
機システムの一例を示す図である。
17,28〜32…処理装置、18,33…伝
送路、22…テストモード記憶メモリ、24…オ
ア回路、34,35…入出力装置、38…テス
タ、39…印字装置、40…記憶装置。
FIG. 1 is a block diagram showing an example of a multisystem computer system, FIG. 2 is a block diagram showing an example of a conventional test method for a multisystem computer system, and FIG. 3 is a block diagram showing an embodiment of the present invention. FIG. 4 is an explanatory diagram showing the data format of the data used in the embodiment shown in FIG. 3, and FIG. 5 is a diagram showing an example of a multi-system computer system that executes the test method for a multi-system computer system of the present invention. be. 17, 28-32... Processing device, 18, 33... Transmission line, 22... Test mode storage memory, 24... OR circuit, 34, 35... Input/output device, 38... Tester, 39... Printing device, 40... Storage device.
Claims (1)
多重系計算機システムにおいて、被テスト対象計
算機は出力する出力データにテスト中であること
を示すフラグを付加し、テスト装置は伝送路上を
流れる全データの上記フラグの状態をチエツク
し、該データが被テスト対象計算機から出力され
たものである場合にはこれを取り込み、テスト結
果データとして記憶もしくは表示し、被テスト対
象計算機及びテスト装置以外の計算機は伝送路を
介して入力される入力データの上記フラグの状態
をチエツクし、入力データが被テスト対象計算機
から出力されたデータである場合にはこれを無視
することを特徴とする多重系計算機システムのテ
スト方法。1. In a multi-system computer system in which multiple computers are interconnected by transmission paths, the computer under test adds a flag to the output data that it outputs to indicate that it is under test, and the test equipment checks all the data flowing on the transmission path. Check the status of the above flag, and if the data is output from the computer under test, capture it and store or display it as test result data, and transmit it to computers other than the computer under test and the test device. A test of a multi-system computer system, characterized in that the state of the above-mentioned flags of input data inputted through a network is checked, and if the input data is data output from a computer under test, this is ignored. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106580A JPS60251458A (en) | 1984-05-28 | 1984-05-28 | Testing method of multiplex computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106580A JPS60251458A (en) | 1984-05-28 | 1984-05-28 | Testing method of multiplex computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251458A JPS60251458A (en) | 1985-12-12 |
| JPS6362017B2 true JPS6362017B2 (en) | 1988-12-01 |
Family
ID=14437152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59106580A Granted JPS60251458A (en) | 1984-05-28 | 1984-05-28 | Testing method of multiplex computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251458A (en) |
-
1984
- 1984-05-28 JP JP59106580A patent/JPS60251458A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60251458A (en) | 1985-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293450A (en) | Troubled device specifying system | |
| CN112666847A (en) | Satellite test system and method suitable for various simulation states | |
| US4429362A (en) | Data buffer operating in response to computer halt signal | |
| JPS6362017B2 (en) | ||
| JP2710777B2 (en) | Test circuit for intermediate control unit | |
| JP2625571B2 (en) | Online system test method | |
| JPH08328607A (en) | How to update the process computer | |
| JPH0719216B2 (en) | Operation confirmation method for computers in the network | |
| JPS6156818B2 (en) | ||
| JPH0683727A (en) | Input/output device | |
| JPS5918722B2 (en) | process control equipment | |
| JPS63213039A (en) | Fault analysis system for diagnosing device | |
| JPS59221131A (en) | Data transmission station | |
| JPS6278647A (en) | Channel failure handling test method | |
| JP2606410Y2 (en) | Inspection equipment and microcomputer processing system of inspection equipment | |
| JPS6339050A (en) | Address bus test circuit | |
| JPH05120166A (en) | On-line system having terminal simulating function | |
| JPH08265320A (en) | Network system failure detection processing circuit | |
| JPS61104384U (en) | ||
| JPS60254945A (en) | Logging control method of data processor | |
| JPH0397396A (en) | Fault diagnosis device for sequence control system | |
| JPS61273044A (en) | Data transmitter | |
| JPS6123263A (en) | Test system | |
| JPS61114344A (en) | Fault diagnosis method | |
| JPS61214038A (en) | Reading system for substrate control information |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |