JPS6362017B2 - - Google Patents
Info
- Publication number
- JPS6362017B2 JPS6362017B2 JP59106580A JP10658084A JPS6362017B2 JP S6362017 B2 JPS6362017 B2 JP S6362017B2 JP 59106580 A JP59106580 A JP 59106580A JP 10658084 A JP10658084 A JP 10658084A JP S6362017 B2 JPS6362017 B2 JP S6362017B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- output
- processing device
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 56
- 230000005540 biological transmission Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 39
- 238000010586 diagram Methods 0.000 description 10
- 238000010998 test method Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は計算機システムに関し、特に複数台の
処理装置(計算機)が伝送路により接続されてい
る多重系計算機システムのテスト方法に関するも
のである。
処理装置(計算機)が伝送路により接続されてい
る多重系計算機システムのテスト方法に関するも
のである。
第1図は、システムの処理性・信頼性および拡
張性を向上させるため、処理装置と入出力装置を
複数台組合せた多重系計算機システムの一例を示
す図である。同図において、処理装置(計算機)
1〜5と入出力装置7,8は、伝送路6により相
互に結合され、各処理装置1〜5間および処理装
置1〜5と入出力装置7,8の間でデータ転送が
行われる構成を有している。
張性を向上させるため、処理装置と入出力装置を
複数台組合せた多重系計算機システムの一例を示
す図である。同図において、処理装置(計算機)
1〜5と入出力装置7,8は、伝送路6により相
互に結合され、各処理装置1〜5間および処理装
置1〜5と入出力装置7,8の間でデータ転送が
行われる構成を有している。
第2図はこのような多重系計算機システムにお
いてテストを行う場合の従来方法による構成を示
す図である。処理装置9は伝送路10に接続さ
れ、伝送路10上に流れるデータ11を入力す
る。処理装置9では入力データ11に対し演算1
2を行い、この結果を出力データ13として伝送
路10上に出力する。
いてテストを行う場合の従来方法による構成を示
す図である。処理装置9は伝送路10に接続さ
れ、伝送路10上に流れるデータ11を入力す
る。処理装置9では入力データ11に対し演算1
2を行い、この結果を出力データ13として伝送
路10上に出力する。
この様な多重系計算機システムにおいて、処理
装置9のテストを行う場合、例えば処理装置9が
新た追加された場合(増設)あるいは内部の処理
を一部変更した場合(改造)等において、演算1
2の結果である出力データ13を直接伝送路10
上に流すと、他の処理装置にこのテスト用の出力
データ13が入力され、その動作に影響を与える
ことがあり、信頼性上問題がある。このため処理
装置9内にスイツチ機構14を設け、処理装置9
がテスト中の状態にある場合には、演算12の結
果を伝送路10に流すかわりに印字装置15に出
力もしくは記憶装置16に蓄積するようにしてい
た。
装置9のテストを行う場合、例えば処理装置9が
新た追加された場合(増設)あるいは内部の処理
を一部変更した場合(改造)等において、演算1
2の結果である出力データ13を直接伝送路10
上に流すと、他の処理装置にこのテスト用の出力
データ13が入力され、その動作に影響を与える
ことがあり、信頼性上問題がある。このため処理
装置9内にスイツチ機構14を設け、処理装置9
がテスト中の状態にある場合には、演算12の結
果を伝送路10に流すかわりに印字装置15に出
力もしくは記憶装置16に蓄積するようにしてい
た。
しかし、この様な従来の多重系計算機システム
のテスト方法では、スイツチ機構14を処理装置
9に内蔵する必要があり、かつテスト専用の印字
装置15や記憶装置16が余分に必要となり、更
に実際に伝送路10上にテストデータ13を流す
処理を行わないため、システム全体のテストを行
うことができないという問題点があつた。
のテスト方法では、スイツチ機構14を処理装置
9に内蔵する必要があり、かつテスト専用の印字
装置15や記憶装置16が余分に必要となり、更
に実際に伝送路10上にテストデータ13を流す
処理を行わないため、システム全体のテストを行
うことができないという問題点があつた。
又、従来の多重系計算機システムのテスト方法
では、処理装置の設置場所でテストを行う必要が
あるが、各処理装置は複数の工場や作業場にそれ
ぞれ設置されているのが通常である。従つて、テ
ストを行う作業員は、テストを行う処理装置が設
置されている工場等にいちいち出向く必要があ
り、作業効率が低くなるという問題点があつた。
では、処理装置の設置場所でテストを行う必要が
あるが、各処理装置は複数の工場や作業場にそれ
ぞれ設置されているのが通常である。従つて、テ
ストを行う作業員は、テストを行う処理装置が設
置されている工場等にいちいち出向く必要があ
り、作業効率が低くなるという問題点があつた。
本発明は上記した従来技術の問題点に鑑みなさ
れたもので、多重系計算機システムにおいて処理
装置を増設したり、改良したりする際に、当該処
理装置にテスト専用の余分な装置を設けることな
く、かつ多重系計算機システムの伝送路を通して
のテストを実行することが可能で、更に処理装置
の設置場所に作業員が出向くことなくテストを実
行することができる多重系計算機システムのテス
ト方法を提供することを目的としている。
れたもので、多重系計算機システムにおいて処理
装置を増設したり、改良したりする際に、当該処
理装置にテスト専用の余分な装置を設けることな
く、かつ多重系計算機システムの伝送路を通して
のテストを実行することが可能で、更に処理装置
の設置場所に作業員が出向くことなくテストを実
行することができる多重系計算機システムのテス
ト方法を提供することを目的としている。
本発明は、複数の計算機が伝送路により相互結
合される多重系計算機システムにおいて、被テス
ト対象計算機は出力する出力データにテスト中で
あることを示すフラグを付加し、テスト装置は伝
送路上を流れる全データの上記フラグの状態をチ
エツクし、該データが被テスト対象計算機から出
力されたものである場合にはこれを取り込み、テ
スト結果データとして記憶もしくは表示し、被テ
スト対象計算機及びテスト装置以外の計算機は伝
送路を介して入力される入力データの上記フラグ
の状態をチエツクし、入力データが被テスト対象
計算機から出力されたデータである場合にはこれ
を無視することを特徴とする。
合される多重系計算機システムにおいて、被テス
ト対象計算機は出力する出力データにテスト中で
あることを示すフラグを付加し、テスト装置は伝
送路上を流れる全データの上記フラグの状態をチ
エツクし、該データが被テスト対象計算機から出
力されたものである場合にはこれを取り込み、テ
スト結果データとして記憶もしくは表示し、被テ
スト対象計算機及びテスト装置以外の計算機は伝
送路を介して入力される入力データの上記フラグ
の状態をチエツクし、入力データが被テスト対象
計算機から出力されたデータである場合にはこれ
を無視することを特徴とする。
以下、添付の図面に示す実施例により、更に詳
細に本発明について説明する。
細に本発明について説明する。
第3図は、本発明の一実施例を示すブロツク図
である。同図において、処理装置17は伝送路1
8に接続され、伝送路18上に流れるデータ19
を入力する。処理装置17では入力データ19に
対し演算20を行い、この結果を出力データ21
として伝送路18上に出力する。
である。同図において、処理装置17は伝送路1
8に接続され、伝送路18上に流れるデータ19
を入力する。処理装置17では入力データ19に
対し演算20を行い、この結果を出力データ21
として伝送路18上に出力する。
ここで該処理装置17がテスト中である場合に
はテストモード記憶メモリ22にテスト中の状態
が設定される。このテストモード記憶メモリ22
は、テスト中か否かを記憶するものであるため、
1ビツトの記憶容量があれば良い。処理装置17
では演算結果23に対してテストモード記憶メモ
リ22の内容をテストモードフラグとしてオア回
路24を用いて付加し、伝送路18上に出力デー
タ21として出力を行う。
はテストモード記憶メモリ22にテスト中の状態
が設定される。このテストモード記憶メモリ22
は、テスト中か否かを記憶するものであるため、
1ビツトの記憶容量があれば良い。処理装置17
では演算結果23に対してテストモード記憶メモ
リ22の内容をテストモードフラグとしてオア回
路24を用いて付加し、伝送路18上に出力デー
タ21として出力を行う。
テスト対象外の処理装置では、入力されるすべ
てのデータに対して該出力データ21中のテスト
モードフラグをチエツクし、該データがテスト対
象処理装置からのものである場合にはこれを無視
する。
てのデータに対して該出力データ21中のテスト
モードフラグをチエツクし、該データがテスト対
象処理装置からのものである場合にはこれを無視
する。
第4図は本発明のテスト方法で用いられる伝送
路18上のデータのフオーマツトの一例を示す図
である。伝送路18上のデータは、データの性
質・属性を表わす制御部25、該データがテスト
対象計算機から出力されたものであるか否かを示
すテストモードフラグ26、およびデータを格納
したデータ部27から構成される。ここでテスト
モードフラグ26は、被テスト対象処理装置から
の全出力データに対して付加され、これを受信す
るテスト対象外の処理装置にてチエツクされる。
路18上のデータのフオーマツトの一例を示す図
である。伝送路18上のデータは、データの性
質・属性を表わす制御部25、該データがテスト
対象計算機から出力されたものであるか否かを示
すテストモードフラグ26、およびデータを格納
したデータ部27から構成される。ここでテスト
モードフラグ26は、被テスト対象処理装置から
の全出力データに対して付加され、これを受信す
るテスト対象外の処理装置にてチエツクされる。
第5図は本発明のテスト方法を用いた多重系計
算機システムの具体例を示す図である。処理装置
28〜32と入出力装置34,35は、伝送路3
3により相互に結合され、処理装置28〜32間
および処理装置28〜32と入出力装置34,3
5間でデータ転送が行われる。更に、テスタ3
8、印字装置39、記憶装置40とはテスト装置
を構成する。
算機システムの具体例を示す図である。処理装置
28〜32と入出力装置34,35は、伝送路3
3により相互に結合され、処理装置28〜32間
および処理装置28〜32と入出力装置34,3
5間でデータ転送が行われる。更に、テスタ3
8、印字装置39、記憶装置40とはテスト装置
を構成する。
被テスト対象処理装置32では伝送路33上か
らデータ36を入力し、該入力データに対する演
算結果にテストモードを示すフラグを付加したも
のを出力データ37として伝送路33上に出力す
る。テスト対象外の処理装置28〜31では該出
力データ37を入力データとして伝送路33から
取り込み、この中のテストモードフラグをチエツ
クし、該出力データ37が被テスト対象処理装置
32からのものであると判断した場合はこれを無
視する。
らデータ36を入力し、該入力データに対する演
算結果にテストモードを示すフラグを付加したも
のを出力データ37として伝送路33上に出力す
る。テスト対象外の処理装置28〜31では該出
力データ37を入力データとして伝送路33から
取り込み、この中のテストモードフラグをチエツ
クし、該出力データ37が被テスト対象処理装置
32からのものであると判断した場合はこれを無
視する。
テスト結果の確認・チエツクを行う道具として
テスター38が伝送路33上に接続される。テス
ター38は伝送路33上に流される全データを取
り込む。各データのテストモードフラグをチエツ
クし、被テスト対象処理装置32からのものであ
る場合には、これを印字装置39に出力し、もし
くは記憶装置40に蓄積を行う。このテスター3
8、印字装置39、記憶装置40は、多重系計算
機システムの管理室内に設置されているため、作
業員はいちいち被テスト対象処理装置32の設置
場所に出向くことなく、テストを実行することが
できる。
テスター38が伝送路33上に接続される。テス
ター38は伝送路33上に流される全データを取
り込む。各データのテストモードフラグをチエツ
クし、被テスト対象処理装置32からのものであ
る場合には、これを印字装置39に出力し、もし
くは記憶装置40に蓄積を行う。このテスター3
8、印字装置39、記憶装置40は、多重系計算
機システムの管理室内に設置されているため、作
業員はいちいち被テスト対象処理装置32の設置
場所に出向くことなく、テストを実行することが
できる。
以上の説明から明らかな様に、本発明によれ
ば、処理装置にテスト専用の余分な装置を設ける
ことなく、かつ多重系計算機システムの伝送路を
通してテストを実行することができるためテスト
の信頼性が向上するとともに、更に被テスト対象
処理装置の設置場所に作業員が出向くことなくテ
ストを実行することができる。
ば、処理装置にテスト専用の余分な装置を設ける
ことなく、かつ多重系計算機システムの伝送路を
通してテストを実行することができるためテスト
の信頼性が向上するとともに、更に被テスト対象
処理装置の設置場所に作業員が出向くことなくテ
ストを実行することができる。
第1図は多重系計算機システムの一例を示すブ
ロツク図、第2図は従来の多重系計算機システム
のテスト方法の一例を示すブロツク図、第3図は
本発明の一実施例を示すブロツク図、第4図は第
3図に示す実施例で用いるデータのデータフオー
マツトを示す説明図、第5図は本発明の多重系計
算機システムのテスト方法を実行する多重系計算
機システムの一例を示す図である。 17,28〜32…処理装置、18,33…伝
送路、22…テストモード記憶メモリ、24…オ
ア回路、34,35…入出力装置、38…テス
タ、39…印字装置、40…記憶装置。
ロツク図、第2図は従来の多重系計算機システム
のテスト方法の一例を示すブロツク図、第3図は
本発明の一実施例を示すブロツク図、第4図は第
3図に示す実施例で用いるデータのデータフオー
マツトを示す説明図、第5図は本発明の多重系計
算機システムのテスト方法を実行する多重系計算
機システムの一例を示す図である。 17,28〜32…処理装置、18,33…伝
送路、22…テストモード記憶メモリ、24…オ
ア回路、34,35…入出力装置、38…テス
タ、39…印字装置、40…記憶装置。
Claims (1)
- 1 複数の計算機が伝送路により相互結合される
多重系計算機システムにおいて、被テスト対象計
算機は出力する出力データにテスト中であること
を示すフラグを付加し、テスト装置は伝送路上を
流れる全データの上記フラグの状態をチエツク
し、該データが被テスト対象計算機から出力され
たものである場合にはこれを取り込み、テスト結
果データとして記憶もしくは表示し、被テスト対
象計算機及びテスト装置以外の計算機は伝送路を
介して入力される入力データの上記フラグの状態
をチエツクし、入力データが被テスト対象計算機
から出力されたデータである場合にはこれを無視
することを特徴とする多重系計算機システムのテ
スト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106580A JPS60251458A (ja) | 1984-05-28 | 1984-05-28 | 多重系計算機システムのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59106580A JPS60251458A (ja) | 1984-05-28 | 1984-05-28 | 多重系計算機システムのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251458A JPS60251458A (ja) | 1985-12-12 |
| JPS6362017B2 true JPS6362017B2 (ja) | 1988-12-01 |
Family
ID=14437152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59106580A Granted JPS60251458A (ja) | 1984-05-28 | 1984-05-28 | 多重系計算機システムのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251458A (ja) |
-
1984
- 1984-05-28 JP JP59106580A patent/JPS60251458A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60251458A (ja) | 1985-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293450A (ja) | 障害装置特定システム | |
| CN112666847A (zh) | 一种适用于多种仿真模拟态的卫星测试系统及方法 | |
| US4429362A (en) | Data buffer operating in response to computer halt signal | |
| JPS6362017B2 (ja) | ||
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JP2625571B2 (ja) | オンラインシステムの試験方法 | |
| JPH08328607A (ja) | プロセスコンピュータの更新方法 | |
| JPH0719216B2 (ja) | ネットワーク内計算機の動作確認方式 | |
| JPS6156818B2 (ja) | ||
| JPH0683727A (ja) | 入出力装置 | |
| JPS5918722B2 (ja) | プロセス制御装置 | |
| JPS63213039A (ja) | 診断装置の障害解析方式 | |
| JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
| JPS6278647A (ja) | チャネルの障害処理試験方式 | |
| JP2606410Y2 (ja) | 被検査装置と検査装置のマイコン処理システム | |
| JPS6339050A (ja) | アドレスバス試験回路 | |
| JPH05120166A (ja) | 端末出力シミユレート機能を有するオンラインシステム | |
| JPH08265320A (ja) | ネットワークシステム障害検出処理回路 | |
| JPS61104384U (ja) | ||
| JPS60254945A (ja) | デ−タ処理装置におけるロギング制御方法 | |
| JPH0397396A (ja) | シーケンス制御システムの故障診断装置 | |
| JPS61273044A (ja) | デ−タ伝送装置 | |
| JPS6123263A (ja) | 試験方式 | |
| JPS61114344A (ja) | 故障診断方法 | |
| JPS61214038A (ja) | 基板管理情報読取り方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |