JPS6363207A - Operational amplifier - Google Patents
Operational amplifierInfo
- Publication number
- JPS6363207A JPS6363207A JP61208156A JP20815686A JPS6363207A JP S6363207 A JPS6363207 A JP S6363207A JP 61208156 A JP61208156 A JP 61208156A JP 20815686 A JP20815686 A JP 20815686A JP S6363207 A JPS6363207 A JP S6363207A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos
- npn
- composite
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 26
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラとMOSとの複合トランジスタを
用いた演算増幅器に関し、特に複合トランジスタを用い
た演算増幅器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an operational amplifier using a composite transistor of bipolar and MOS, and more particularly to an operational amplifier using a composite transistor.
従来のバイポーラ型演算増幅器としては第4図に示すよ
うに、初段差動増幅器101の入力トランジスタQ21
.Q22としてラテラルPNPを用いたものや、第6図
に示すように、プッシュプル型最終段102のシンク側
トランジスタQ37として縦型PNPを使用したものが
知られている。As shown in FIG. 4, a conventional bipolar operational amplifier has an input transistor Q21 of a first-stage differential amplifier 101.
.. A type using a lateral PNP as Q22 and a type using a vertical PNP as the sink side transistor Q37 of the push-pull final stage 102 as shown in FIG. 6 are known.
G23.24はアクティブロード、A22は2段目の反
転アンプ、Ctはミラー容量、QB9.G40、R31
はこの演算増幅器をAB級にするバイアス回路を構成す
るトランジスタ、抵抗、G36は2段目のエミッタ接地
増幅トランジスタ、121、I32は定電流源、G38
は最終段のソース側のエミッタフォロワートランジスタ
、11,12.21.22は入力端子、23.33は出
力端子、24.34は正側電源端子である。G1は初段
の伝達コンダクタンス増幅器である。G23.24 is an active load, A22 is a second stage inverting amplifier, Ct is a Miller capacitance, QB9. G40, R31
are the transistors and resistors that make up the bias circuit that makes this operational amplifier class AB; G36 is the second-stage emitter-grounded amplification transistor; 121 and I32 are constant current sources; G38
11, 12, 21, 22 are input terminals, 23.33 is an output terminal, and 24.34 is a positive power supply terminal. G1 is a first stage transconductance amplifier.
上述した従来の演算増幅器のPNPトランジスタはユニ
ティゲイン周波数が横型PNPで数MH2)又、縦型P
NPでせいぜい10MHzと低く、その位相遅れの為に
広帯域の演算増幅器の設計が、フィードフォワードなど
特殊回路技術を用いなければならないので、困難であっ
たり、又、容量性負荷駆動時に発振するという欠点があ
る。The PNP transistor of the conventional operational amplifier mentioned above has a unity gain frequency of horizontal PNP (several MH2) and vertical PNP
NP has a low frequency of 10 MHz at most, and its phase lag makes it difficult to design a wideband operational amplifier because special circuit techniques such as feedforward must be used, and it also has the disadvantage of oscillation when driving a capacitive load. There is.
上述した従来の演算増幅器に対し、本発明はPチャネル
MOSトランジスタとバイポーラNPNトランジスタを
複合化しその高入力インピーダンス、高いトランスコン
ダクタンス、高周波特性を演算増幅器の入力段と出力段
に適用するという独創的内容を有する。In contrast to the conventional operational amplifier described above, the present invention has an original content in that it combines a P-channel MOS transistor and a bipolar NPN transistor and applies its high input impedance, high transconductance, and high frequency characteristics to the input stage and output stage of the operational amplifier. has.
本発明の演算増幅器は、定電流源と、Pチャネル型の第
1のMOSトランジスタのソースと第1のNPNトラン
ジスタのコレクタがショートされ。In the operational amplifier of the present invention, the constant current source, the source of the first P-channel MOS transistor, and the collector of the first NPN transistor are short-circuited.
前記第1のMOSトランジスタのドレインと前記第1の
NPNトランジスタのベースがショートされた第1の複
合トランジスタ、およびPチャネル型の第2のMOSト
ランジスタのソースと第2のNPNI−ランジスタのコ
レクタがショートされ前記第2のMOSトランジスタの
ドレインと前記第2のNPNトランジスタのベースがシ
ョートされた第2の複合トランジスタを有し、前記第1
.第2のMOSトランジスタのソースを共通として構成
した差動増幅器とを具備することを特徴とする。A first composite transistor in which the drain of the first MOS transistor and the base of the first NPN transistor are short-circuited, and the source of the second P-channel MOS transistor and the collector of the second NPNI-transistor are short-circuited. a second composite transistor in which the drain of the second MOS transistor and the base of the second NPN transistor are short-circuited;
.. The present invention is characterized by comprising a differential amplifier in which the second MOS transistor has a common source.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を示す。PチャネルMOSト
ランジスタM1のソースとNPNトランジスタQ1のコ
レクタが接続され、がっ、MlのドレインとQlのベー
スが接続された複合型トランジスタ5と、PチャネルM
OSトランジスタM1のソース、コレクタにNPNトラ
ンジスタQ2のコレクタ、ベースをそれぞれ接続してな
る複合トランジスタ6とが、第4図の初段増幅器のPN
PトランジスタQ21.G22の代わりに使用される9
この複合トランジスタの伝達コンダクタンスGMは、M
OSの伝達コンダクタンスをg−M、NPNトランジス
タの電流増幅率をhreで表わすとG ha = h
teX g m1i1
(1)となる。hreが通常100以上あるので、従
来のPNP入力型に比し大きな伝達コンダクタンスが実
現できるメリットもある。又、周波数特性については、
MOSのユニティゲイン周波数f、−は、MOSのゲー
ト・ソース間容量をCOS、ゲート・ドレイン間容量を
CODで表わすと
fu””2z (CGS+CGD ”となる
、fullを10MHz以上にする為には、ゲート容量
をo、o2p Fと仮定すると、gmMは次の条件を満
足すれば良い。FIG. 1 shows an embodiment of the invention. A composite transistor 5, in which the source of the P-channel MOS transistor M1 and the collector of the NPN transistor Q1 are connected, and the drain of Ml and the base of Ql, and the P-channel MOS transistor
A composite transistor 6 formed by connecting the source and collector of the OS transistor M1 to the collector and base of the NPN transistor Q2, respectively, is the PN transistor of the first stage amplifier in FIG.
P transistor Q21. 9 used instead of G22 The transfer conductance GM of this composite transistor is M
If the transfer conductance of the OS is expressed as g-M, and the current amplification factor of the NPN transistor is expressed as hre, then G ha = h
teX g m1i1
(1) becomes. Since hre is usually 100 or more, it also has the advantage of realizing a larger transfer conductance than the conventional PNP input type. Also, regarding the frequency characteristics,
The unity gain frequency f, - of the MOS is expressed as ``fu''2z (CGS+CGD'') when the capacitance between the gate and source of the MOS is expressed as COS, and the capacitance between the gate and drain is expressed as COD.In order to make full 10MHz or more, Assuming that the gate capacitance is o, o2p F, gmM should satisfy the following conditions.
g、w>2πx 107xO,02p=1.ハμ (3
)MOSのgeMは
g−、= 2XKX W L XIo (
4)で表わされるので、K−25μAV−2)W/L=
2と仮定すれば、IDとしては、数μAも流せば充分で
ある。従って第2図に示すように複合トランジスタのN
PNのベース・エミッタ間にブリ−ダ抵抗R1,R,2
を挿入するか、又は、第3図に示すように定電流源I2
.I3によりPチャネルMOSトランジスタMl、M2
にバイアス電流を流してやればよい。一方、NPNトラ
ンジスタのユニティゲイン周波数は数百MHzであるの
で、複合トランジスタの周波数特性は従来のPNP使用
の差動増幅器を凌駕できる。g, w>2πx 107xO, 02p=1. Ha μ (3
) The geM of MOS is g-, = 2XKX W L XIo (
4), so K-25μAV-2) W/L=
2, it is sufficient for the ID to flow several μA. Therefore, as shown in Figure 2, the N of the composite transistor is
Bleeder resistors R1, R, 2 between the base and emitter of PN
or by inserting a constant current source I2 as shown in FIG.
.. P channel MOS transistors M1, M2 by I3
All you have to do is apply a bias current to. On the other hand, since the unity gain frequency of an NPN transistor is several hundred MHz, the frequency characteristics of a composite transistor can exceed those of a conventional differential amplifier using PNP.
前述したように高い伝達コンダクタンスが得られるので
初段増幅器の直流利得も高くとれ、又、M OS入力の
為、演算増幅器の入力インピーダンスも上り好都合であ
る。As mentioned above, since a high transfer conductance can be obtained, the DC gain of the first stage amplifier can also be high, and since it is a MOS input, the input impedance of the operational amplifier can also be increased.
第5図は複合トランジスタをプッシュプル型最終段に適
用した、本発明の他の実施例を示す。複合トランジスタ
M12.Q17が従来の第6図のPNP トランジスタ
Q37に代わっており、さらに最終段トランジスタQ1
8.M12.Ql7のバイアス電流を設定する為に、ゲ
ートドレイン間ショートしたPチャネルMOSトランジ
スタM11がNPNトランジスタQ19のベース・コレ
クタ間に挿入された変型複合トランジスタがQl8のベ
ースとMl2のゲート間に接続されている。FIG. 5 shows another embodiment of the present invention in which a composite transistor is applied to the push-pull type final stage. Composite transistor M12. Q17 replaces the conventional PNP transistor Q37 in FIG. 6, and the final stage transistor Q1
8. M12. In order to set the bias current of Ql7, a modified composite transistor in which a P-channel MOS transistor M11 with its gate and drain shorted is inserted between the base and collector of an NPN transistor Q19 is connected between the base of Ql8 and the gate of Ml2. .
Mll、Ml2のアイドリング電流は、Ql7゜Ql9
のベース−エミッタ間に接続された抵抗R11、R12
によって決定されている。前述したように複合トランジ
スタM12.Q17の伝達コンダクタンスと周波数特性
は、従来のトランジスタに比し大きく向上されているの
で10009F以上の容量も駆動できる。同図はAB級
比出力であるが、B坂出力段に対しては、Mll、Ql
9゜R11の変型複合トランジスタのバイアス回路は省
略できる。又、NPN出力トランジスタであるので、電
流駆動能力が秀れているというメリットもある。The idling current of Mll and Ml2 is Ql7°Ql9
Resistors R11 and R12 connected between the base and emitter of
determined by. As mentioned above, the composite transistor M12. The transfer conductance and frequency characteristics of Q17 are greatly improved compared to conventional transistors, so it can drive a capacitance of 10009 F or more. The figure shows the AB class ratio output, but for the B slope output stage, Mll, Ql
The bias circuit for the 9°R11 modified composite transistor can be omitted. Furthermore, since it is an NPN output transistor, it has the advantage of excellent current driving ability.
以上説明したように本発明はPチャネルMOSとNPN
トランジスタの複合トランジスタを交流信号パスに使用
する事により、周波数特性の劣るPNPを置換し、広帯
域な、かつ1000pF以上の容量も駆動可能な演算増
幅器を提供できる。As explained above, the present invention is applicable to P-channel MOS and NPN
By using a composite transistor in the AC signal path, it is possible to replace a PNP with poor frequency characteristics and provide an operational amplifier that has a wide band and can drive a capacitance of 1000 pF or more.
第1図、第2図、第3図、第5図は本発明の実施例の回
路図、第4図、第6図は従来例の回路図である。
1.2・−・入力端子、3・・・出力端子、4・・・正
側電源端子、5,6.・・・複合トランジスタ、11・
・・定電流源、Ml、M2・・・PチャネルMOSトラ
ンジスタ、Ql、Q2.Q3.Q4・・・NPNトラン
ジスタ。
代理人 弁理1 内 原 晋(
・昧
戸、・
\二
′L側電源f4rテ
牛5 図
轡
第2 口
糎3 乏
第4 図
裳6 図1, 2, 3, and 5 are circuit diagrams of embodiments of the present invention, and FIGS. 4 and 6 are circuit diagrams of conventional examples. 1.2...Input terminal, 3...Output terminal, 4...Positive side power supply terminal, 5,6. ...Composite transistor, 11.
. . . Constant current source, Ml, M2 . . . P channel MOS transistor, Ql, Q2. Q3. Q4...NPN transistor. Agent Patent attorney 1 Susumu Uchihara (Maido, \2'L side power supply
Claims (4)
ジスタのソースと第1のNPNトランジスタのコレクタ
がショートされ、前記第1のMOSトランジスタのドレ
インと前記第1のNPNトランジスタのベースがショー
トされた第1の複合トランジスタ、およびPチャネル型
の第2のMOSトランジスタのソースと第2のNPNト
ランジスタのコレクタがショートされ前記第2のMOS
トランジスタのドレインと前記第2のNPNトランジス
タのベースがショートされた第2の複合トランジスタを
有し、前記第1、第2のMOSトランジスタのソースを
共通として構成した差動増幅器とを具備することを特徴
とする演算増幅器。(1) The constant current source, the source of the first P-channel MOS transistor, and the collector of the first NPN transistor are short-circuited, and the drain of the first MOS transistor and the base of the first NPN transistor are short-circuited. The source of the first composite transistor and the second P-channel MOS transistor and the collector of the second NPN transistor are shorted, and the second MOS
A differential amplifier including a second composite transistor in which a drain of the transistor and a base of the second NPN transistor are shorted, and a source of the first and second MOS transistors is configured as a common source. Characteristic operational amplifier.
、第1、第2のNPNトランジスタのベース・エミッタ
間に抵抗が接続された事を特徴とする演算増幅器。(2) An operational amplifier according to claim 1, wherein a resistor is connected between the base and emitter of the first and second NPN transistors.
、第1、第2のMOSのドレイン側に定電流源が接続さ
れた事を特徴とする演算増幅器。(3) An operational amplifier according to claim 1, characterized in that a constant current source is connected to the drain sides of the first and second MOSs.
、エミッタが第3の複合トランジスタの第3のMOSの
ソースに接続され、第3のNPNのベースと第3の複合
トランジスタの第3のMOSのゲート間にゲート・ドレ
インがショートされた第4のPチャネルMOSを含む第
4の複合トランジスタが接続されたプッシュプル型最終
段を有する演算増幅器。(4) The collector of the third NPN transistor is connected to the positive power supply, the emitter is connected to the source of the third MOS of the third composite transistor, and the base of the third NPN and the third MOS of the third composite transistor are connected. An operational amplifier having a push-pull type final stage connected to a fourth composite transistor including a fourth P-channel MOS whose gate and drain are shorted between the gates of the operational amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208156A JPS6363207A (en) | 1986-09-03 | 1986-09-03 | Operational amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208156A JPS6363207A (en) | 1986-09-03 | 1986-09-03 | Operational amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6363207A true JPS6363207A (en) | 1988-03-19 |
Family
ID=16551576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208156A Pending JPS6363207A (en) | 1986-09-03 | 1986-09-03 | Operational amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6363207A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04227107A (en) * | 1990-10-15 | 1992-08-17 | Analog Devices Inc <Adi> | Wide dynamic range transconductance stage |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145961A (en) * | 1974-10-17 | 1976-04-19 | Matsushita Electric Industrial Co Ltd | |
| JPS5997210A (en) * | 1982-11-26 | 1984-06-05 | Hitachi Ltd | wideband amplifier |
-
1986
- 1986-09-03 JP JP61208156A patent/JPS6363207A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145961A (en) * | 1974-10-17 | 1976-04-19 | Matsushita Electric Industrial Co Ltd | |
| JPS5997210A (en) * | 1982-11-26 | 1984-06-05 | Hitachi Ltd | wideband amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04227107A (en) * | 1990-10-15 | 1992-08-17 | Analog Devices Inc <Adi> | Wide dynamic range transconductance stage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265941B1 (en) | Balanced differential amplifier having common mode feedback with kick-start | |
| US8390379B2 (en) | Amplifier input stage and slew boost circuit | |
| CN101471631B (en) | Cmos audio operational amplifier | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| JPS6156642B2 (en) | ||
| JPH0563466A (en) | High input impedance-low noise amplifier for microphone | |
| SE7601729L (en) | DIFFERENTIAL AMPLIFIER | |
| JPH07193436A (en) | Operational amplifier of low distortion | |
| JPH04233306A (en) | Linear cmos output stage | |
| US5332937A (en) | Transconductor stage for high frequency filters | |
| JPH07142940A (en) | Mosfet power amplifier | |
| JP3399329B2 (en) | Operational amplifier | |
| GB2321150A (en) | A low noise single ended input/differential output rf amplifier | |
| US7642855B2 (en) | Compensation of an amplifier comprising at least two gain stages | |
| US4920321A (en) | Amplifier circuit arrangement | |
| JPH04369105A (en) | Amplifier | |
| US6163235A (en) | Active load circuit with low impedance output | |
| JP3214174B2 (en) | Operational amplifier | |
| JPS6019375Y2 (en) | general purpose amplifier | |
| JP2759156B2 (en) | Amplifier circuit | |
| JPS6259926B2 (en) | ||
| JPS61131606A (en) | differential amplifier circuit | |
| JPH07142939A (en) | Mosfet power amplifier | |
| JPH06232654A (en) | Operational amplifier circuit |