JPS6363207A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPS6363207A JPS6363207A JP61208156A JP20815686A JPS6363207A JP S6363207 A JPS6363207 A JP S6363207A JP 61208156 A JP61208156 A JP 61208156A JP 20815686 A JP20815686 A JP 20815686A JP S6363207 A JPS6363207 A JP S6363207A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mos
- npn
- composite
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims abstract description 26
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラとＭＯＳとの複合トランジスタを
用いた演算増幅器に関し、特に複合トランジスタを用い
た演算増幅器に関する。
用いた演算増幅器に関し、特に複合トランジスタを用い
た演算増幅器に関する。
従来のバイポーラ型演算増幅器としては第４図に示すよ
うに、初段差動増幅器１０１の入力トランジスタＱ２１
．Ｑ２２としてラテラルＰＮＰを用いたものや、第６図
に示すように、プッシュプル型最終段１０２のシンク側
トランジスタＱ３７として縦型ＰＮＰを使用したものが
知られている。
うに、初段差動増幅器１０１の入力トランジスタＱ２１
．Ｑ２２としてラテラルＰＮＰを用いたものや、第６図
に示すように、プッシュプル型最終段１０２のシンク側
トランジスタＱ３７として縦型ＰＮＰを使用したものが
知られている。
Ｇ２３．２４はアクティブロード、Ａ２２は２段目の反
転アンプ、Ｃｔはミラー容量、ＱＢ９．Ｇ４０、Ｒ３１
はこの演算増幅器をＡＢ級にするバイアス回路を構成す
るトランジスタ、抵抗、Ｇ３６は２段目のエミッタ接地
増幅トランジスタ、１２１、Ｉ３２は定電流源、Ｇ３８
は最終段のソース側のエミッタフォロワートランジスタ
、１１，１２．２１．２２は入力端子、２３．３３は出
力端子、２４．３４は正側電源端子である。Ｇ１は初段
の伝達コンダクタンス増幅器である。
転アンプ、Ｃｔはミラー容量、ＱＢ９．Ｇ４０、Ｒ３１
はこの演算増幅器をＡＢ級にするバイアス回路を構成す
るトランジスタ、抵抗、Ｇ３６は２段目のエミッタ接地
増幅トランジスタ、１２１、Ｉ３２は定電流源、Ｇ３８
は最終段のソース側のエミッタフォロワートランジスタ
、１１，１２．２１．２２は入力端子、２３．３３は出
力端子、２４．３４は正側電源端子である。Ｇ１は初段
の伝達コンダクタンス増幅器である。
上述した従来の演算増幅器のＰＮＰトランジスタはユニ
ティゲイン周波数が横型ＰＮＰで数ＭＨ２）又、縦型Ｐ
ＮＰでせいぜい１０ＭＨｚと低く、その位相遅れの為に
広帯域の演算増幅器の設計が、フィードフォワードなど
特殊回路技術を用いなければならないので、困難であっ
たり、又、容量性負荷駆動時に発振するという欠点があ
る。
ティゲイン周波数が横型ＰＮＰで数ＭＨ２）又、縦型Ｐ
ＮＰでせいぜい１０ＭＨｚと低く、その位相遅れの為に
広帯域の演算増幅器の設計が、フィードフォワードなど
特殊回路技術を用いなければならないので、困難であっ
たり、又、容量性負荷駆動時に発振するという欠点があ
る。
上述した従来の演算増幅器に対し、本発明はＰチャネル
ＭＯＳトランジスタとバイポーラＮＰＮトランジスタを
複合化しその高入力インピーダンス、高いトランスコン
ダクタンス、高周波特性を演算増幅器の入力段と出力段
に適用するという独創的内容を有する。
ＭＯＳトランジスタとバイポーラＮＰＮトランジスタを
複合化しその高入力インピーダンス、高いトランスコン
ダクタンス、高周波特性を演算増幅器の入力段と出力段
に適用するという独創的内容を有する。
本発明の演算増幅器は、定電流源と、Ｐチャネル型の第
１のＭＯＳトランジスタのソースと第１のＮＰＮトラン
ジスタのコレクタがショートされ。
１のＭＯＳトランジスタのソースと第１のＮＰＮトラン
ジスタのコレクタがショートされ。
前記第１のＭＯＳトランジスタのドレインと前記第１の
ＮＰＮトランジスタのベースがショートされた第１の複
合トランジスタ、およびＰチャネル型の第２のＭＯＳト
ランジスタのソースと第２のＮＰＮＩ−ランジスタのコ
レクタがショートされ前記第２のＭＯＳトランジスタの
ドレインと前記第２のＮＰＮトランジスタのベースがシ
ョートされた第２の複合トランジスタを有し、前記第１
．第２のＭＯＳトランジスタのソースを共通として構成
した差動増幅器とを具備することを特徴とする。
ＮＰＮトランジスタのベースがショートされた第１の複
合トランジスタ、およびＰチャネル型の第２のＭＯＳト
ランジスタのソースと第２のＮＰＮＩ−ランジスタのコ
レクタがショートされ前記第２のＭＯＳトランジスタの
ドレインと前記第２のＮＰＮトランジスタのベースがシ
ョートされた第２の複合トランジスタを有し、前記第１
．第２のＭＯＳトランジスタのソースを共通として構成
した差動増幅器とを具備することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す。ＰチャネルＭＯＳト
ランジスタＭ１のソースとＮＰＮトランジスタＱ１のコ
レクタが接続され、がっ、ＭｌのドレインとＱｌのベー
スが接続された複合型トランジスタ５と、ＰチャネルＭ
ＯＳトランジスタＭ１のソース、コレクタにＮＰＮトラ
ンジスタＱ２のコレクタ、ベースをそれぞれ接続してな
る複合トランジスタ６とが、第４図の初段増幅器のＰＮ
ＰトランジスタＱ２１．Ｇ２２の代わりに使用される９ この複合トランジスタの伝達コンダクタンスＧＭは、Ｍ
ＯＳの伝達コンダクタンスをｇ−Ｍ、ＮＰＮトランジス
タの電流増幅率をｈｒｅで表わすとＧ ｈａ ＝ ｈ
ｔｅＸ ｇ ｍ１ｉ１
（１）となる。ｈｒｅが通常１００以上あるので、従
来のＰＮＰ入力型に比し大きな伝達コンダクタンスが実
現できるメリットもある。又、周波数特性については、
ＭＯＳのユニティゲイン周波数ｆ、−は、ＭＯＳのゲー
ト・ソース間容量をＣＯＳ、ゲート・ドレイン間容量を
ＣＯＤで表わすと ｆｕ””２ｚ （ＣＧＳ＋ＣＧＤ ”となる
、ｆｕｌｌを１０ＭＨｚ以上にする為には、ゲート容量
をｏ、ｏ２ｐ Ｆと仮定すると、ｇｍＭは次の条件を満
足すれば良い。
ランジスタＭ１のソースとＮＰＮトランジスタＱ１のコ
レクタが接続され、がっ、ＭｌのドレインとＱｌのベー
スが接続された複合型トランジスタ５と、ＰチャネルＭ
ＯＳトランジスタＭ１のソース、コレクタにＮＰＮトラ
ンジスタＱ２のコレクタ、ベースをそれぞれ接続してな
る複合トランジスタ６とが、第４図の初段増幅器のＰＮ
ＰトランジスタＱ２１．Ｇ２２の代わりに使用される９ この複合トランジスタの伝達コンダクタンスＧＭは、Ｍ
ＯＳの伝達コンダクタンスをｇ−Ｍ、ＮＰＮトランジス
タの電流増幅率をｈｒｅで表わすとＧ ｈａ ＝ ｈ
ｔｅＸ ｇ ｍ１ｉ１
（１）となる。ｈｒｅが通常１００以上あるので、従
来のＰＮＰ入力型に比し大きな伝達コンダクタンスが実
現できるメリットもある。又、周波数特性については、
ＭＯＳのユニティゲイン周波数ｆ、−は、ＭＯＳのゲー
ト・ソース間容量をＣＯＳ、ゲート・ドレイン間容量を
ＣＯＤで表わすと ｆｕ””２ｚ （ＣＧＳ＋ＣＧＤ ”となる
、ｆｕｌｌを１０ＭＨｚ以上にする為には、ゲート容量
をｏ、ｏ２ｐ Ｆと仮定すると、ｇｍＭは次の条件を満
足すれば良い。
ｇ、ｗ＞２πｘ １０７ｘＯ，０２ｐ＝１．ハμ （３
）ＭＯＳのｇｅＭは ｇ−、＝ ２ＸＫＸ Ｗ Ｌ ＸＩｏ （
４）で表わされるので、Ｋ−２５μＡＶ−２）Ｗ／Ｌ＝
２と仮定すれば、ＩＤとしては、数μＡも流せば充分で
ある。従って第２図に示すように複合トランジスタのＮ
ＰＮのベース・エミッタ間にブリ−ダ抵抗Ｒ１，Ｒ，２
を挿入するか、又は、第３図に示すように定電流源Ｉ２
．Ｉ３によりＰチャネルＭＯＳトランジスタＭｌ、Ｍ２
にバイアス電流を流してやればよい。一方、ＮＰＮトラ
ンジスタのユニティゲイン周波数は数百ＭＨｚであるの
で、複合トランジスタの周波数特性は従来のＰＮＰ使用
の差動増幅器を凌駕できる。
）ＭＯＳのｇｅＭは ｇ−、＝ ２ＸＫＸ Ｗ Ｌ ＸＩｏ （
４）で表わされるので、Ｋ−２５μＡＶ−２）Ｗ／Ｌ＝
２と仮定すれば、ＩＤとしては、数μＡも流せば充分で
ある。従って第２図に示すように複合トランジスタのＮ
ＰＮのベース・エミッタ間にブリ−ダ抵抗Ｒ１，Ｒ，２
を挿入するか、又は、第３図に示すように定電流源Ｉ２
．Ｉ３によりＰチャネルＭＯＳトランジスタＭｌ、Ｍ２
にバイアス電流を流してやればよい。一方、ＮＰＮトラ
ンジスタのユニティゲイン周波数は数百ＭＨｚであるの
で、複合トランジスタの周波数特性は従来のＰＮＰ使用
の差動増幅器を凌駕できる。
前述したように高い伝達コンダクタンスが得られるので
初段増幅器の直流利得も高くとれ、又、Ｍ ＯＳ入力の
為、演算増幅器の入力インピーダンスも上り好都合であ
る。
初段増幅器の直流利得も高くとれ、又、Ｍ ＯＳ入力の
為、演算増幅器の入力インピーダンスも上り好都合であ
る。
第５図は複合トランジスタをプッシュプル型最終段に適
用した、本発明の他の実施例を示す。複合トランジスタ
Ｍ１２．Ｑ１７が従来の第６図のＰＮＰ トランジスタ
Ｑ３７に代わっており、さらに最終段トランジスタＱ１
８．Ｍ１２．Ｑｌ７のバイアス電流を設定する為に、ゲ
ートドレイン間ショートしたＰチャネルＭＯＳトランジ
スタＭ１１がＮＰＮトランジスタＱ１９のベース・コレ
クタ間に挿入された変型複合トランジスタがＱｌ８のベ
ースとＭｌ２のゲート間に接続されている。
用した、本発明の他の実施例を示す。複合トランジスタ
Ｍ１２．Ｑ１７が従来の第６図のＰＮＰ トランジスタ
Ｑ３７に代わっており、さらに最終段トランジスタＱ１
８．Ｍ１２．Ｑｌ７のバイアス電流を設定する為に、ゲ
ートドレイン間ショートしたＰチャネルＭＯＳトランジ
スタＭ１１がＮＰＮトランジスタＱ１９のベース・コレ
クタ間に挿入された変型複合トランジスタがＱｌ８のベ
ースとＭｌ２のゲート間に接続されている。
Ｍｌｌ、Ｍｌ２のアイドリング電流は、Ｑｌ７゜Ｑｌ９
のベース−エミッタ間に接続された抵抗Ｒ１１、Ｒ１２
によって決定されている。前述したように複合トランジ
スタＭ１２．Ｑ１７の伝達コンダクタンスと周波数特性
は、従来のトランジスタに比し大きく向上されているの
で１０００９Ｆ以上の容量も駆動できる。同図はＡＢ級
比出力であるが、Ｂ坂出力段に対しては、Ｍｌｌ、Ｑｌ
９゜Ｒ１１の変型複合トランジスタのバイアス回路は省
略できる。又、ＮＰＮ出力トランジスタであるので、電
流駆動能力が秀れているというメリットもある。
のベース−エミッタ間に接続された抵抗Ｒ１１、Ｒ１２
によって決定されている。前述したように複合トランジ
スタＭ１２．Ｑ１７の伝達コンダクタンスと周波数特性
は、従来のトランジスタに比し大きく向上されているの
で１０００９Ｆ以上の容量も駆動できる。同図はＡＢ級
比出力であるが、Ｂ坂出力段に対しては、Ｍｌｌ、Ｑｌ
９゜Ｒ１１の変型複合トランジスタのバイアス回路は省
略できる。又、ＮＰＮ出力トランジスタであるので、電
流駆動能力が秀れているというメリットもある。
以上説明したように本発明はＰチャネルＭＯＳとＮＰＮ
トランジスタの複合トランジスタを交流信号パスに使用
する事により、周波数特性の劣るＰＮＰを置換し、広帯
域な、かつ１０００ｐＦ以上の容量も駆動可能な演算増
幅器を提供できる。
トランジスタの複合トランジスタを交流信号パスに使用
する事により、周波数特性の劣るＰＮＰを置換し、広帯
域な、かつ１０００ｐＦ以上の容量も駆動可能な演算増
幅器を提供できる。
第１図、第２図、第３図、第５図は本発明の実施例の回
路図、第４図、第６図は従来例の回路図である。 １．２・−・入力端子、３・・・出力端子、４・・・正
側電源端子、５，６．・・・複合トランジスタ、１１・
・・定電流源、Ｍｌ、Ｍ２・・・ＰチャネルＭＯＳトラ
ンジスタ、Ｑｌ、Ｑ２．Ｑ３．Ｑ４・・・ＮＰＮトラン
ジスタ。 代理人 弁理１ 内 原 晋（ ・昧 戸、・ ＼二 ′Ｌ側電源ｆ４ｒテ 牛５ 図 轡 第２ 口 糎３ 乏 第４ 図 裳６ 図
路図、第４図、第６図は従来例の回路図である。 １．２・−・入力端子、３・・・出力端子、４・・・正
側電源端子、５，６．・・・複合トランジスタ、１１・
・・定電流源、Ｍｌ、Ｍ２・・・ＰチャネルＭＯＳトラ
ンジスタ、Ｑｌ、Ｑ２．Ｑ３．Ｑ４・・・ＮＰＮトラン
ジスタ。 代理人 弁理１ 内 原 晋（ ・昧 戸、・ ＼二 ′Ｌ側電源ｆ４ｒテ 牛５ 図 轡 第２ 口 糎３ 乏 第４ 図 裳６ 図
Claims (4)
- （１）定電流源と、Ｐチャネル型の第１のＭＯＳトラン
ジスタのソースと第１のＮＰＮトランジスタのコレクタ
がショートされ、前記第１のＭＯＳトランジスタのドレ
インと前記第１のＮＰＮトランジスタのベースがショー
トされた第１の複合トランジスタ、およびＰチャネル型
の第２のＭＯＳトランジスタのソースと第２のＮＰＮト
ランジスタのコレクタがショートされ前記第２のＭＯＳ
トランジスタのドレインと前記第２のＮＰＮトランジス
タのベースがショートされた第２の複合トランジスタを
有し、前記第１、第２のＭＯＳトランジスタのソースを
共通として構成した差動増幅器とを具備することを特徴
とする演算増幅器。 - （２）特許請求の範囲第１項記載の差動増幅器において
、第１、第２のＮＰＮトランジスタのベース・エミッタ
間に抵抗が接続された事を特徴とする演算増幅器。 - （３）特許請求の範囲第１項記載の差動増幅器において
、第１、第２のＭＯＳのドレイン側に定電流源が接続さ
れた事を特徴とする演算増幅器。 - （４）第３のＮＰＮトランジスタのコレクタが正電源に
、エミッタが第３の複合トランジスタの第３のＭＯＳの
ソースに接続され、第３のＮＰＮのベースと第３の複合
トランジスタの第３のＭＯＳのゲート間にゲート・ドレ
インがショートされた第４のＰチャネルＭＯＳを含む第
４の複合トランジスタが接続されたプッシュプル型最終
段を有する演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208156A JPS6363207A (ja) | 1986-09-03 | 1986-09-03 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208156A JPS6363207A (ja) | 1986-09-03 | 1986-09-03 | 演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6363207A true JPS6363207A (ja) | 1988-03-19 |
Family
ID=16551576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208156A Pending JPS6363207A (ja) | 1986-09-03 | 1986-09-03 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6363207A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04227107A (ja) * | 1990-10-15 | 1992-08-17 | Analog Devices Inc <Adi> | 広ダイナミックレンジ相互コンダクタンス段 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145961A (ja) * | 1974-10-17 | 1976-04-19 | Matsushita Electric Industrial Co Ltd | |
| JPS5997210A (ja) * | 1982-11-26 | 1984-06-05 | Hitachi Ltd | 広帯域増幅器 |
-
1986
- 1986-09-03 JP JP61208156A patent/JPS6363207A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5145961A (ja) * | 1974-10-17 | 1976-04-19 | Matsushita Electric Industrial Co Ltd | |
| JPS5997210A (ja) * | 1982-11-26 | 1984-06-05 | Hitachi Ltd | 広帯域増幅器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04227107A (ja) * | 1990-10-15 | 1992-08-17 | Analog Devices Inc <Adi> | 広ダイナミックレンジ相互コンダクタンス段 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6265941B1 (en) | Balanced differential amplifier having common mode feedback with kick-start | |
| CN101471631B (zh) | Cmos音频运算放大器 | |
| US8390379B2 (en) | Amplifier input stage and slew boost circuit | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| GB1274672A (en) | Operational amplifier | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| JPS6156642B2 (ja) | ||
| JPH0563466A (ja) | マイクロホーン用高入力インピーダンス・低ノイズ増幅器 | |
| SE7601729L (sv) | Differentialforsterkare | |
| US6788143B1 (en) | Cascode stage for an operational amplifier | |
| JPH04233306A (ja) | 線形ｃｍｏｓ出力段 | |
| JPH07142940A (ja) | Ｍｏｓｆｅｔ電力増幅器 | |
| JP3399329B2 (ja) | 演算増幅器 | |
| US7642855B2 (en) | Compensation of an amplifier comprising at least two gain stages | |
| JPS6363207A (ja) | 演算増幅器 | |
| US4920321A (en) | Amplifier circuit arrangement | |
| JPH04369105A (ja) | 増幅器 | |
| US6163235A (en) | Active load circuit with low impedance output | |
| JP3214174B2 (ja) | 演算増幅器 | |
| JP3427482B2 (ja) | 演算増幅器 | |
| JPS6019375Y2 (ja) | 汎用増幅器 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPS6259926B2 (ja) | ||
| JPH07142939A (ja) | Ｍｏｓｆｅｔ電力増幅器 | |
| JPH06232654A (ja) | 演算増幅回路 |