JPS6364151B2 - - Google Patents
Info
- Publication number
- JPS6364151B2 JPS6364151B2 JP57093488A JP9348882A JPS6364151B2 JP S6364151 B2 JPS6364151 B2 JP S6364151B2 JP 57093488 A JP57093488 A JP 57093488A JP 9348882 A JP9348882 A JP 9348882A JP S6364151 B2 JPS6364151 B2 JP S6364151B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- transistor
- pulse
- switching transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000008929 regeneration Effects 0.000 description 8
- 238000011069 regeneration method Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/1563—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明はスイツチング回路に係り、特にスイ
ツチングレギユレータの効率改善等に適するもの
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a switching circuit, and particularly to one suitable for improving the efficiency of a switching regulator.
一般にビデオテープレコーダ(VTR)やビデ
オカメラ等、携帯用或いは車載用の各種電子機器
の場合、その駆動電源にはバツテリが用いられて
いる。この種の電源は作動モードの切り換え等に
伴う負荷の急変によつて、その端子電圧が大きく
変動する虞があり、このような変動を抑制して電
子機器の動作を安定化させるためにスイツチング
レギユレータが用いられている。 BACKGROUND ART In general, batteries are used as a driving power source for various portable or vehicle-mounted electronic devices such as video tape recorders (VTRs) and video cameras. With this type of power supply, there is a risk that the terminal voltage may fluctuate significantly due to sudden changes in the load due to switching of operating modes, etc., and switching is required to suppress such fluctuations and stabilize the operation of electronic equipment. A regulator is used.
第1図は従来の降圧型のスイツチングレギユレ
ータを示している。このスイツチングレギユレー
タでは、入力端子2A,2Bの間に供給された直
流入力Viは、この入力端子2A,2Bの間に設
置されたリツプル吸収用コンデンサ4でリツプル
分が除かれるとともに、スイツチングトランジス
タ6で交流に変換され、ダイオード8、チヨーク
コイル10及びコンデンサ12で構成される直流
再生回路14で再び直流に変換された後、出力端
子16A,16Bから安定化出力Voとして取り
出される。 FIG. 1 shows a conventional step-down switching regulator. In this switching regulator, the ripple component of the DC input Vi supplied between the input terminals 2A and 2B is removed by the ripple absorption capacitor 4 installed between the input terminals 2A and 2B, and the ripple component is removed from the DC input Vi supplied between the input terminals 2A and 2B. The current is converted into alternating current by a switching transistor 6, and then converted back to direct current by a direct current regeneration circuit 14 comprising a diode 8, a choke coil 10, and a capacitor 12, and then taken out as a stabilized output Vo from output terminals 16A and 16B.
出力端子16A,16Bの間に発生する直流電
圧Voはコンパレータ18の反転入力端子に印加
され、非反転入力端子に電源20で設定された基
準電圧と比較され、その変動が検出される。コン
パレータ18の非反転端子には、スイツチングト
ランジスタ6のコレクタ側から交流信号が抵抗2
2を介して正帰還されている。即ち、このスイツ
チングレギユレータでは、コンパレータ18は誤
差増幅器とともに発振器を構成しているため、前
記変動レベルに対応するON−OFFデユーテイを
持つパルスを発生するため、パルス幅変調回路と
して機能している。このコンパレータ18の出力
パルスは、スイツチングトランジスタ6に駆動電
流を供給する駆動用のトランジスタ24のベース
に制御パルスとして印加されている。 The DC voltage Vo generated between the output terminals 16A and 16B is applied to the inverting input terminal of the comparator 18, and is compared with a reference voltage set at the non-inverting input terminal by the power supply 20, and its fluctuation is detected. The non-inverting terminal of the comparator 18 receives an AC signal from the collector side of the switching transistor 6.
Positive feedback is provided via 2. That is, in this switching regulator, since the comparator 18 constitutes an oscillator together with the error amplifier, it functions as a pulse width modulation circuit to generate a pulse having an ON-OFF duty corresponding to the fluctuation level. There is. The output pulse of the comparator 18 is applied as a control pulse to the base of a driving transistor 24 that supplies a driving current to the switching transistor 6.
このようなスイツチングレギユレータにおい
て、スイツチングトランジスタ6のスイツチング
動作は、パルス入力に対して一定の遅延時間とと
もに、立ち上り及び立ち下り時間を持つている。
このようなパルス動作における遅れは、単に時間
的な応答遅れだけでなく、その間に流れる電流が
電力損失になるものである。即ち、この間に流れ
る電流を時間で積分した値が損失となる。このよ
うな損失は、スイツチングレギユレータのような
直流を交流に変換する場合、その変換効率を低下
させることになり、効率を向上させるためにはこ
のようなスイツチング時間の遅れを除くことが必
要である。 In such a switching regulator, the switching operation of the switching transistor 6 has a constant delay time and rise and fall times with respect to the pulse input.
Such a delay in pulse operation is not just a temporal response delay, but the current flowing during that time results in power loss. That is, the value obtained by integrating the current flowing during this period over time becomes the loss. Such losses reduce the conversion efficiency when converting direct current to alternating current, such as in a switching regulator, and in order to improve efficiency, it is necessary to eliminate such switching time delays. is necessary.
また、最近の低電圧駆動の各種電子機器では、
このような変換効率の低下は、バツテリの耐用期
間を短縮化する原因になるため、その改善が要請
されることは言うまでもない。 In addition, in recent various electronic devices driven by low voltage,
It goes without saying that such a reduction in conversion efficiency shortens the service life of the battery, and therefore there is a need for improvement.
この発明の目的は、スイツチングトランジスタ
のスイツチングの動作時間を短縮化して効率の向
上を図つたスイツチング回路の提供にある。 An object of the present invention is to provide a switching circuit that improves efficiency by shortening the switching operation time of a switching transistor.
この発明は、スイツチングトランジスタで形成
されたパルスの位相を反転して取り出し且つ微分
して前記スイツチングトランジスタのベースに前
記入力パルスに重畳させそのスイツチング時間を
短縮化するようにしたものである。 In this invention, the phase of a pulse formed by a switching transistor is inverted, extracted, differentiated, and superimposed on the input pulse at the base of the switching transistor, thereby shortening the switching time.
この発明の実施例を図面を参照して詳細に説明
する。第2図はこの発明のスイツチング回路を実
施したスイツチングレギユレータを示している。
図において、第1図に示す回路と同一部分には同
一符号が付してある。スイツチングトランジスタ
6には、そのスイツチング動作によつて形成され
るスイツチパルスを極性を反転し、且つ、そのパ
ルスを微分して制御パルスの一部に加算して与え
るスイツチング補正回路30が付加されている。
この実施例のスイツチング補正回路30は、直流
再生回路14にチヨークコイルを兼ねるトランス
32を設置し、このトランス32で得た極性反転
パルスをコンデンサ34で微分してスイツチング
トランジスタ6のベースに印加している。即ち、
トランス32は共通の鉄心に1次コイル32P及
び2次コイル32Sを極性が反対に成るように形
成し、この実施例では各コイル32P,32Sは
2次コイル32Sに発生する誘導起電力の極性が
入力側とは反転するように一方の端子が共通に接
続されたチヨークトランスが用いられている。そ
して、1次コイル32Pは従来回路と同様に直流
再生回路14にチヨークコイルとして設置され、
一方、2次コイル32Pの出力端子はコンデンサ
34を介してスイツチングトランジスタ6のベー
スに接続されている。 Embodiments of the invention will be described in detail with reference to the drawings. FIG. 2 shows a switching regulator implementing the switching circuit of the present invention.
In the figure, the same parts as the circuit shown in FIG. 1 are given the same reference numerals. A switching correction circuit 30 is added to the switching transistor 6, which inverts the polarity of the switch pulse formed by the switching operation, differentiates the pulse, and adds the pulse to a part of the control pulse. There is.
The switching correction circuit 30 of this embodiment includes a transformer 32 that also serves as a choke coil in the DC regeneration circuit 14, and a polarity inversion pulse obtained by the transformer 32 is differentiated by a capacitor 34 and applied to the base of the switching transistor 6. There is. That is,
The transformer 32 has a primary coil 32P and a secondary coil 32S formed on a common iron core so that the polarities are opposite to each other. A chiyoke transformer is used in which one terminal is commonly connected so as to be inverted from the input side. The primary coil 32P is installed as a chiyoke coil in the DC regeneration circuit 14 as in the conventional circuit,
On the other hand, the output terminal of the secondary coil 32P is connected to the base of the switching transistor 6 via a capacitor 34.
また、スイツチングトランジスタ6のベースと
前記直流再生回路14の出力側端子との間には、
駆動用トランジスタ36が接続されている。即
ち、トランジスタ36はスイツチングトランジス
タ6のベース・コレクタ間に、そのコレクタをス
イツチングトランジスタ6のベース、そのエミツ
タを直流再生回路14の出力側にして接続されて
いる。このトランジスタ36のベースには抵抗3
8を介して直流入力がバイアスとして与えられる
とともに、スイツチングトランジスタ6のコレク
タからスイツチング出力がコンデンサ40を介し
て正帰還されるように成つている。 Further, between the base of the switching transistor 6 and the output terminal of the DC regeneration circuit 14,
A driving transistor 36 is connected. That is, the transistor 36 is connected between the base and collector of the switching transistor 6, with its collector connected to the base of the switching transistor 6, and its emitter connected to the output side of the DC regeneration circuit 14. A resistor 3 is connected to the base of this transistor 36.
A DC input is applied as a bias via the switching transistor 8, and a switching output from the collector of the switching transistor 6 is fed back via a capacitor 40.
また、このトランジスタ36のベースにはその
動作電流を制御するためのトランジスタ42のコ
レクタが接続され、このトランジスタ42のエミ
ツタには基準電圧を設定するための定電圧ダイオ
ード44がアノードを基準電位点(GND)側に
して接続されるとともに、抵抗46を介して直流
再生出力が与えらている。このトランジスタ42
のベースには、入力端子16A,16Bの間に直
列接続された抵抗48,50の接続点から直流出
力が印加され、この直流出力と前記定電圧ダイオ
ード44の順方向降下電圧とトランジスタ42の
ベース・エミツタ間電圧の合成値で設定される基
準電圧と比較されるように成つている。 Further, the base of this transistor 36 is connected to the collector of a transistor 42 for controlling its operating current, and the emitter of this transistor 42 is connected to a constant voltage diode 44 for setting a reference voltage. GND) side, and a DC reproduction output is provided via a resistor 46. This transistor 42
A DC output is applied to the base of the transistor 42 from the connection point of the resistors 48 and 50 connected in series between the input terminals 16A and 16B, and this DC output, the forward drop voltage of the voltage regulator diode 44, and the base of the transistor 42・It is designed to be compared with a reference voltage set by the composite value of the emitter voltage.
以上の構成において、その動作を説明すると、
抵抗48,50の接続点で検出される直流出力電
圧は前記基準電圧より低い場合には、トランジス
タ36はこの電位に応じて動作電流が流れるが、
このとき、トランジスタ36はON状態になり、
トランジスタ6に駆動電流がトランジスタ36を
介して流れる。また、前記直流出力電圧が前記基
準電圧より高い場合には、この電位に応じたトラ
ンジスタ36の動作により、トランジスタ42は
OFF状態になる。このようにスイツチング動作
は一定の発振周波数によつて連続して維持される
結果、直流入力Viはスイツチングトランジスタ
6のスイツチング動作によつて交流に変換され、
直流再生回路14によつて再び直流に変換された
後、出力端子16A,16Bから安定化出力Vo
として取り出される。例えば、負荷の変動等で直
流入力に変動が生じた場合には、前記の安定化動
作が瞬時に行われ、常に一定した直流出力を継続
して負荷に供給するとが可能になる。 In the above configuration, the operation is explained as follows.
When the DC output voltage detected at the connection point between the resistors 48 and 50 is lower than the reference voltage, an operating current flows through the transistor 36 according to this potential.
At this time, the transistor 36 is turned on,
A drive current flows to transistor 6 via transistor 36 . Further, when the DC output voltage is higher than the reference voltage, the transistor 42 is activated by the operation of the transistor 36 according to this potential.
It becomes OFF state. As a result of the switching operation being maintained continuously at a constant oscillation frequency in this way, the DC input Vi is converted to AC by the switching operation of the switching transistor 6.
After being converted into DC again by the DC regeneration circuit 14, the stabilized output Vo is output from the output terminals 16A and 16B.
is extracted as. For example, when a fluctuation occurs in the DC input due to a fluctuation in the load, the above-mentioned stabilizing operation is instantaneously performed, and it becomes possible to continuously supply a constant DC output to the load.
このようなスイツチング動作において、スイツ
チングトランジスタ6のコレクタには、第3図A
に示すスイツチングパルスが発生する。このパル
スはトランス32の1次コイル32Pに印加され
るため、2次コイル32Sには極性が反転された
第3図Bに示すパルスが発生する。このパルスは
一定の直流レベルに重畳されている。そして、こ
のパルスはコンデンサ34を介してスイツチング
トランジスタ6のベースに印加されるため、スイ
ツチングトランジスタ6のベースには第3図Cに
示す微分パルスがトランジスタ42から与えられ
る制御入力パルスとともに印加される。この微分
パルスの各エツジは前記スイツチングパルスのエ
ツジ部分に対応しており、その電位レベルの増減
方向は互いに反対に成つていることから、スイツ
チングトランジスタ6がON又はOFFの動作に対
応してそれを助成するように機能する。この結
果、スイツチングトランジスタ6のスイツチング
動作時間の短縮化が可能になり、この間の電力損
失が削減され、変換効率の向上を図ることができ
る。 In such a switching operation, the collector of the switching transistor 6 has the voltage shown in FIG.
The switching pulse shown in is generated. Since this pulse is applied to the primary coil 32P of the transformer 32, a pulse with reversed polarity as shown in FIG. 3B is generated in the secondary coil 32S. This pulse is superimposed on a constant DC level. Since this pulse is applied to the base of the switching transistor 6 via the capacitor 34, the differential pulse shown in FIG. Ru. Each edge of this differential pulse corresponds to an edge portion of the switching pulse, and since the directions of increase and decrease in potential level are opposite to each other, the switching transistor 6 corresponds to the ON or OFF operation. It functions to support this. As a result, the switching operation time of the switching transistor 6 can be shortened, power loss during this time can be reduced, and conversion efficiency can be improved.
第3図Aはスイツチング補正回路30を付加し
た場合、第3図Bはそれを付加していない場合の
スイツチングパルスを示している。各パルスは時
間軸を拡大して示したものであり、各パルスのレ
ベルVcの90%から10%に立ち下がる時間Ta、
Tbを比較すると、スイツチング補正回路30を
付加した場合、パルスの立ち下がりについて大幅
な時間の短縮(Ta<Tb)が可能に成つており、
この間の電力損失を削減することができる。特
に、この電力損失の削減は、スイツチング周波数
が高くなるに従つて大きくなり、変換効率を改善
することができる。 FIG. 3A shows the switching pulse when the switching correction circuit 30 is added, and FIG. 3B shows the switching pulse when it is not added. Each pulse is shown with the time axis expanded, and the time Ta for each pulse to fall from 90% to 10% of the level Vc,
Comparing Tb, when the switching correction circuit 30 is added, it is possible to significantly shorten the time for the pulse to fall (Ta<Tb),
Power loss during this time can be reduced. In particular, this reduction in power loss increases as the switching frequency increases, and conversion efficiency can be improved.
また、このような効率改善について、スイツチ
ング補正回路30はスイツチングトランジスタ6
で形成されたスイツチングパルスを用いることか
ら、そのためのエネルギ損失がなく、極めて効率
的である。しかも、この回路は、チヨークコイル
を兼用するトランス32にコンデンサ34を直列
に接続して構成されており、多くの素子を必要と
していない。特に、この実施例のように、トラン
ス32をチヨークトランスで構成しているため、
その小型化をも図ることができ、安価に提供でき
る。 Further, regarding such efficiency improvement, the switching correction circuit 30 has a switching transistor 6
Since the switching pulse formed by the above method is used, there is no energy loss and the switching pulse is extremely efficient. Furthermore, this circuit is constructed by connecting a capacitor 34 in series to a transformer 32 which also serves as a chiyoke coil, and does not require many elements. In particular, as in this embodiment, the transformer 32 is composed of a chiyoke transformer;
It can also be miniaturized and provided at low cost.
しかも、この実施例ではトランジスタ36によ
つてスイツチングトランジスタ6の駆動電流を直
流再生出力側に加算させているため、変換効率の
向上が図ることができ、実験によれば、実施例の
場合、スイツチング時間の短縮等の相乗作用によ
つて、その変換効率は93%程度の高効率となるこ
とが確認されている。 Moreover, in this embodiment, since the driving current of the switching transistor 6 is added to the DC reproduction output side by the transistor 36, the conversion efficiency can be improved.According to experiments, in the case of the embodiment, It has been confirmed that the conversion efficiency is as high as 93% due to synergistic effects such as shortening of switching time.
また、以上説明した実施例では、自励式のスイ
ツチングレギユレータについて説明したが、この
発明は、第3図に示すように他励式のスイツチン
グレギユレータに実施しても同様の効果が期待で
きる。即ち、この実施例のスイツチングレギユレ
ータでは、他励式とするため、前記実施例の正帰
還用のコンデンサ40を除き、且つ、駆動用トラ
ンジスタ36のベースには鋸歯状波又は三角波等
の基準関数発生器52からの基準波形54をトラ
ンジスタ42のコレクタに形成される変動レベル
とともに与えるものとする。この結果、同様のパ
ルス幅制御が可能になるが、このような他励式の
スイツチングレギユレータにおいても、この発明
の実施によつて得られる作用効果は全く同様であ
る。また、実施例のように、駆動用トランジスタ
36にNPN形トランジスタを用いた場合、ベー
ス電流の流出がない点で有利であるが、PNP形
トランジスタを用いてもスイツチングトランジス
タ6の駆動電流を直流出力に加算することが可能
であり、同様に変換効率を向上させることができ
る。同様に、トランジスタ42についても、実施
例のNPN形トランジスタに限定されるものでは
ない。 Further, in the embodiments described above, a self-excited switching regulator has been described, but the same effect can be obtained even when the present invention is applied to a separately excited switching regulator as shown in FIG. You can expect it. That is, since the switching regulator of this embodiment is separately excited, the positive feedback capacitor 40 of the previous embodiment is removed, and the base of the driving transistor 36 is provided with a standard such as a sawtooth wave or a triangular wave. Let a reference waveform 54 from function generator 52 be provided with a varying level formed at the collector of transistor 42. As a result, similar pulse width control is possible, but even in such a separately excited switching regulator, the effects obtained by implementing the present invention are exactly the same. Furthermore, when an NPN type transistor is used as the driving transistor 36 as in the embodiment, it is advantageous in that there is no base current outflow, but even if a PNP type transistor is used, the driving current of the switching transistor 6 is It can be added to the output, and the conversion efficiency can be improved as well. Similarly, the transistor 42 is not limited to the NPN type transistor of the embodiment.
なお、実施例では、直流再生回路14のチヨー
クを兼用するチヨークトランスを用いてスイツチ
ングパルスを検出しているが、スイツチングパル
スの検出にはこのようなチヨークトランス以外の
インダクタを用いても同様の効果が期待でき、ま
た、そのインダクタは直流再生回路以外でスイツ
チングパルスを検出できる回路部位に接続して
も、同様の効果が得られる。 In the embodiment, switching pulses are detected using a choke transformer that also serves as the choke of the DC regeneration circuit 14, but an inductor other than such a choke transformer may be used to detect switching pulses. A similar effect can be expected, and the same effect can be obtained even if the inductor is connected to a circuit part other than the DC regeneration circuit that can detect switching pulses.
また、実施例ではスイツチングレギユレータを
例に採つて説明したが、この発明はこの種のスイ
ツチングレギユレータのみならず各種のスイツチ
ング回路に利用することができることは言うまで
もない。 Further, although the embodiments have been described using a switching regulator as an example, it goes without saying that the present invention can be applied not only to this type of switching regulator but also to various switching circuits.
以上説明したようにこの発明によれば、スイツ
チングトランジスタのスイツチング動作時間を短
縮することができ、スイツチング効率を向上させ
ることができるとともに、その電力損失の低下を
図ることができる。 As explained above, according to the present invention, the switching operation time of the switching transistor can be shortened, the switching efficiency can be improved, and the power loss can be reduced.
第1図は従来のスイツチングレギユレータを示
す回路図、第2図はこの発明のスイツチング回路
実施例を示す回路図、第3図及び第4図はその動
作波形を示す説明図、第5図はこの発明の他の実
施例を示す回路図である。
6…スイツチングトランジスタ、30…スイツ
チング補正回路、32…トランス、34…コンデ
ンサ。
FIG. 1 is a circuit diagram showing a conventional switching regulator, FIG. 2 is a circuit diagram showing an embodiment of the switching circuit of the present invention, FIGS. 3 and 4 are explanatory diagrams showing its operating waveforms, and FIG. The figure is a circuit diagram showing another embodiment of the invention. 6...Switching transistor, 30...Switching correction circuit, 32...Transformer, 34...Capacitor.
Claims (1)
トランジスタと、このスイツチングトランジスタ
で形成されたパルスの極性を反転して取り出し且
つ微分して前記スイツチングトランジスタのベー
スに前記入力パルスに重畳させて印加するスイツ
チング補正回路とから構成したことを特徴とする
スイツチング回路。 2 前記スイツチング補正回路は、前記スイツチ
ングトランジスタに接続されたチヨークトランス
と、このチヨークトランスの極性反転パルスを前
記スイツチングトランジスタのベースに印加する
コンデンサとで構成したことを特徴とする特許請
求の範囲第1項に記載のスイツチング回路。[Claims] 1. A switching transistor that opens and closes in response to an input pulse, and a pulse formed by the switching transistor whose polarity is inverted, taken out, and differentiated to apply the input pulse to the base of the switching transistor. 1. A switching circuit comprising: a switching correction circuit that applies an electric current in a superimposed manner; 2. A patent claim characterized in that the switching correction circuit is constituted by a choke transformer connected to the switching transistor, and a capacitor that applies a polarity inversion pulse of the choke transformer to the base of the switching transistor. The switching circuit according to the range 1 above.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093488A JPS58212366A (en) | 1982-06-01 | 1982-06-01 | Switching circuit |
| EP83105188A EP0095724A3 (en) | 1982-05-26 | 1983-05-25 | Switching circuit |
| EP86106668A EP0196679A3 (en) | 1982-05-26 | 1983-05-25 | Switching regulator |
| EP86106670A EP0201929A1 (en) | 1982-05-26 | 1983-05-25 | Switching circuit |
| EP86106669A EP0196680A3 (en) | 1982-05-26 | 1983-05-25 | Switching regulator |
| US06/884,651 US4823023A (en) | 1982-06-01 | 1986-07-15 | Transistor with differentiated control switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57093488A JPS58212366A (en) | 1982-06-01 | 1982-06-01 | Switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58212366A JPS58212366A (en) | 1983-12-10 |
| JPS6364151B2 true JPS6364151B2 (en) | 1988-12-09 |
Family
ID=14083723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57093488A Granted JPS58212366A (en) | 1982-05-26 | 1982-06-01 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58212366A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03183251A (en) * | 1989-12-12 | 1991-08-09 | Nec Corp | Speaker paging connection system |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0687652B2 (en) * | 1986-01-16 | 1994-11-02 | 株式会社日立メデイコ | Method for suppressing voltage oscillation in power supply circuit |
| JPS648870A (en) * | 1987-07-01 | 1989-01-12 | Rohm Co Ltd | Switching regulator |
-
1982
- 1982-06-01 JP JP57093488A patent/JPS58212366A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03183251A (en) * | 1989-12-12 | 1991-08-09 | Nec Corp | Speaker paging connection system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58212366A (en) | 1983-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2686135B2 (en) | Constant current power supply circuit | |
| EP0096370A1 (en) | Power supply device | |
| JPS60215222A (en) | Dc power supply circuit | |
| US4521726A (en) | Control circuitry for a pulse-width-modulated switching power supply | |
| JPS6013469A (en) | Dc/dc converter | |
| JP2002233138A (en) | Switching power supply | |
| JPS62100165A (en) | Circuit device for standby operation in switching regulator | |
| US5239453A (en) | DC to DC converter employing a free-running single stage blocking oscillator | |
| JPS58212366A (en) | Switching circuit | |
| EP0196680A2 (en) | Switching regulator | |
| EP0095724A2 (en) | Switching circuit | |
| EP0196679A2 (en) | Switching regulator | |
| US4176302A (en) | Vertical deflection output circuit | |
| JPS631586Y2 (en) | ||
| JP3221051B2 (en) | Step-up chopper type DC power supply | |
| JP2600103Y2 (en) | Power circuit | |
| JPS6364150B2 (en) | ||
| JPH0389376A (en) | Power supply device for development bias | |
| JPH05260728A (en) | Switching regulator | |
| JPH0112547Y2 (en) | ||
| KR900004667B1 (en) | High Frequency Operation SMPS Circuit | |
| JPS631587Y2 (en) | ||
| JP3101696B2 (en) | Switching regulator | |
| JPS59178968A (en) | Power source voltage switching circuit | |
| JPS5925580A (en) | Switching regulator |