JPS6364420A - 符号復号器試験方法 - Google Patents
符号復号器試験方法Info
- Publication number
- JPS6364420A JPS6364420A JP20802486A JP20802486A JPS6364420A JP S6364420 A JPS6364420 A JP S6364420A JP 20802486 A JP20802486 A JP 20802486A JP 20802486 A JP20802486 A JP 20802486A JP S6364420 A JPS6364420 A JP S6364420A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- sine wave
- input
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、符号器および復号器の動作が正常であるか否
かを簡単な回路で試験することが可能な符号復号器試験
方法に関するものである。
かを簡単な回路で試験することが可能な符号復号器試験
方法に関するものである。
（従来の技術）
従来、符号器および復号器（両者を合わせて（：ｌ０Ｄ
ＥＣという）の試験方式としては、６４ｋｂ／ｓ ＰＧ
Ｍを例にとると第４図に示すように、発振器によりアナ
ログ正弦波信号を発生させ、これを符号器に入力し、符
号器からのディジタル信号を復号器に折り返して入力し
、復号器からのアナログ出力信号をレベルメータで測定
することにより、アナログ人出力レベル差あるいはＳ／
Ｎ比で符号器および復号器の正常動作を試験していた。
ＥＣという）の試験方式としては、６４ｋｂ／ｓ ＰＧ
Ｍを例にとると第４図に示すように、発振器によりアナ
ログ正弦波信号を発生させ、これを符号器に入力し、符
号器からのディジタル信号を復号器に折り返して入力し
、復号器からのアナログ出力信号をレベルメータで測定
することにより、アナログ人出力レベル差あるいはＳ／
Ｎ比で符号器および復号器の正常動作を試験していた。
また、最近開発が行われている低ビツトレートのＧＯＤ
ＥＣ：に対する試験方式について、３２ｋｂ／ｓ ＡＤ
ＰＣＭの場合を例として以下に説明する。へ叶［’：Ｍ
ＣＯＤＥＣにおいては、アナログ信号とディジタル信
号との変換を行うＡＤおよびＤＡ変換部としてＰＣＭ符
号器および復号器が用いられ、へ叶ＣＭ Ｃ０ＤＥ；の
部分は８４ｋｂ／ｓ （８ｂｉｔ ／サンプル）ディジ
タル信号を八ＤＰ（：Ｍアルロゴリズムにより３２ｋｂ
／ ｓ （４ｂｉｔ、 ／サンプル）でコード化する
符号化部と、コード化された符号系列から６４ｋｂ／ｓ
ディジタル信号を復元する復号化部とにより、Ｄ ／
Ｄ （Ｄｉｇｉｔａｌ ｔｏ Ｄｉｇｉｔ、ａｌ）変換
部として構成されている。このように、低ビツトレート
ＧＯＤＥＣ：の場合、ＰＧＭ Ｃ０ＤＩＫＣとＤ／Ｄ変
換部とにより構成されるため、ここでは１１「者をＡＤ
およびＤＡ変換部、後者を符号化および復号化部と呼び
、両者を併せて符号復号器と呼ぶことにより区別する。
ＥＣ：に対する試験方式について、３２ｋｂ／ｓ ＡＤ
ＰＣＭの場合を例として以下に説明する。へ叶［’：Ｍ
ＣＯＤＥＣにおいては、アナログ信号とディジタル信
号との変換を行うＡＤおよびＤＡ変換部としてＰＣＭ符
号器および復号器が用いられ、へ叶ＣＭ Ｃ０ＤＥ；の
部分は８４ｋｂ／ｓ （８ｂｉｔ ／サンプル）ディジ
タル信号を八ＤＰ（：Ｍアルロゴリズムにより３２ｋｂ
／ ｓ （４ｂｉｔ、 ／サンプル）でコード化する
符号化部と、コード化された符号系列から６４ｋｂ／ｓ
ディジタル信号を復元する復号化部とにより、Ｄ ／
Ｄ （Ｄｉｇｉｔａｌ ｔｏ Ｄｉｇｉｔ、ａｌ）変換
部として構成されている。このように、低ビツトレート
ＧＯＤＥＣ：の場合、ＰＧＭ Ｃ０ＤＩＫＣとＤ／Ｄ変
換部とにより構成されるため、ここでは１１「者をＡＤ
およびＤＡ変換部、後者を符号化および復号化部と呼び
、両者を併せて符号復号器と呼ぶことにより区別する。
ＡＤＰＣＭ Ｃ０ＤＥＣでは過去の復号信号を用いて予
測信号を算出し、符号化を行うため、符号化部および復
号化部の演算語長を同一に設定し、演算誤差の累積を防
止することにより送受の同期動作を保持している。従っ
て、一定のディジタル信号系列バタンを入力したときの
符号化部および復号化部の出力バタンは一義的に決定さ
れる。このため、ＣＣＩＴＴにおいてはへＤＰＣＭアル
ゴリズムの確認用にディジタル信号！・シーケンスを用
意している。
測信号を算出し、符号化を行うため、符号化部および復
号化部の演算語長を同一に設定し、演算誤差の累積を防
止することにより送受の同期動作を保持している。従っ
て、一定のディジタル信号系列バタンを入力したときの
符号化部および復号化部の出力バタンは一義的に決定さ
れる。このため、ＣＣＩＴＴにおいてはへＤＰＣＭアル
ゴリズムの確認用にディジタル信号！・シーケンスを用
意している。
この方法によれば、発振器およびレベルメータ等の測定
装置を準備し、ＧＯＤＥＣと接続する必要があるため、
Ｃ０ＤＥｆ’：が宅内あるいは遠隔地に設置された場合
、試験が困難になるという欠点があった。さらに、端局
装置等に組み込まれたＧＯＤＥＣの試験を自装置内で行
う自己監視機能の実現は不可能であった。
装置を準備し、ＧＯＤＥＣと接続する必要があるため、
Ｃ０ＤＥｆ’：が宅内あるいは遠隔地に設置された場合
、試験が困難になるという欠点があった。さらに、端局
装置等に組み込まれたＧＯＤＥＣの試験を自装置内で行
う自己監視機能の実現は不可能であった。
（発明が解決しようとする問題点）
しかし、テストシーケンスを用いて入出カバタン照合試
験を行うためには、これを記憶するためのメモリとして
、数Ｍｂ／ｓ以上必要であり、端局装置内のＧＯＤＥＣ
自己監視に適用することは困難であった。
験を行うためには、これを記憶するためのメモリとして
、数Ｍｂ／ｓ以上必要であり、端局装置内のＧＯＤＥＣ
自己監視に適用することは困難であった。
本発明は、端局装置等あるいは端末装置に組み込まれた
低ビツトレートＣ０ＤＥＣの試験を、部隊な回路の付加
により自装置内て行うことが可能な自己監視機能実現を
目的とする。
低ビツトレートＣ０ＤＥＣの試験を、部隊な回路の付加
により自装置内て行うことが可能な自己監視機能実現を
目的とする。
（問題点を解決するだめの手段）
本発明は、短時間のディジタル正弦波信号（ディジタル
的に作り出される正弦波；例えばＲＡＭ波形）をメモリ
に記憶しておき、これを経つ返し符号化部に入力し、符
号化コードを復号北部に折り返し入力し、復号化部出力
をＤＡ変換部に入力し、ＤＡ変換部出力をＡＤ変換部に
折り返し入力し、ＤＡ変換部出力信号のレベルと入力正
弦波信号レベルとの差が一定値以内であるとき動作が正
常であることを検出することを特徴とする。従来の技術
とは、ディジタル正弦波信号を用い、符号、復号化部お
よびＤＡ、ＡＤ変換部の折り返し出力レベルににより試
験を行う点で異なりでいる。
的に作り出される正弦波；例えばＲＡＭ波形）をメモリ
に記憶しておき、これを経つ返し符号化部に入力し、符
号化コードを復号北部に折り返し入力し、復号化部出力
をＤＡ変換部に入力し、ＤＡ変換部出力をＡＤ変換部に
折り返し入力し、ＤＡ変換部出力信号のレベルと入力正
弦波信号レベルとの差が一定値以内であるとき動作が正
常であることを検出することを特徴とする。従来の技術
とは、ディジタル正弦波信号を用い、符号、復号化部お
よびＤＡ、ＡＤ変換部の折り返し出力レベルににより試
験を行う点で異なりでいる。
（実施例）
本発明の実施例を以下に示す。第１図は、低ビツトレー
トＧＯＤＥＣの構成を示すブロック図であり、アナログ
信号をディジタル信号に変換するＡＤ変換部１と、該デ
ィジタル信号な八ＤＰ［：ＩＭ等の所定のアルゴリズム
によりコード化する符号化部２、コード化された符号系
列からディジタル信号を復元する復号化部３、該ディジ
タル信号をアナログ信号に変換するＤＡ変換部４、ディ
ジタル正弦波信号を蓄積する記憶手段およびディジタル
正弦波のレベルを検出する手段を含む試験回路５、およ
び信号経路を切り換えるための切り換え器６〜８から構
成され、信号授受に必要なレベル変換およびタイミング
調整を行うインタフェース回路９を介して多重化装置等
（図示せず）に接続される。通常動作時においては、ア
ナログ入力信号１０はＡＤ変換部１でディジタル信号に
変換され、符号化部２に入力され、コード化された信号
１１がインタフェース回路９を介して（伝送路側）に送
出される。また、インタフェース回路９を介して入力さ
れるコード系列１２は、復号化部３において復元され、
ＤＡ変換部４でアナログ信号】３に変換される。通常、
上記ＧＯ叶Ｃ部分は同一パッケージ上に搭載され、端局
（多重化）装置等において多重チャネル数に相当する枚
数分が実装される。
トＧＯＤＥＣの構成を示すブロック図であり、アナログ
信号をディジタル信号に変換するＡＤ変換部１と、該デ
ィジタル信号な八ＤＰ［：ＩＭ等の所定のアルゴリズム
によりコード化する符号化部２、コード化された符号系
列からディジタル信号を復元する復号化部３、該ディジ
タル信号をアナログ信号に変換するＤＡ変換部４、ディ
ジタル正弦波信号を蓄積する記憶手段およびディジタル
正弦波のレベルを検出する手段を含む試験回路５、およ
び信号経路を切り換えるための切り換え器６〜８から構
成され、信号授受に必要なレベル変換およびタイミング
調整を行うインタフェース回路９を介して多重化装置等
（図示せず）に接続される。通常動作時においては、ア
ナログ入力信号１０はＡＤ変換部１でディジタル信号に
変換され、符号化部２に入力され、コード化された信号
１１がインタフェース回路９を介して（伝送路側）に送
出される。また、インタフェース回路９を介して入力さ
れるコード系列１２は、復号化部３において復元され、
ＤＡ変換部４でアナログ信号】３に変換される。通常、
上記ＧＯ叶Ｃ部分は同一パッケージ上に搭載され、端局
（多重化）装置等において多重チャネル数に相当する枚
数分が実装される。
試験時においては、制御信号１４により切り換え器内の
信号経路をＴ１と記載した経路に設定する。なお、制御
信号１４はＧＯＤＥＣが実装されている装置本体からリ
モート試験信号として発生させる場合と、押しボタン等
によりマニュアルで発生させる場合とがある。信号経路
の切り換え終了後、試験回路よりディジタル正弦波信号
を符号化部２に入力し、その出力を切り換え器８によっ
て復号化部３に折り返して入力し、そのディジタル出力
信号をＤＡ変換器４でアナログ信号に変換する。
信号経路をＴ１と記載した経路に設定する。なお、制御
信号１４はＧＯＤＥＣが実装されている装置本体からリ
モート試験信号として発生させる場合と、押しボタン等
によりマニュアルで発生させる場合とがある。信号経路
の切り換え終了後、試験回路よりディジタル正弦波信号
を符号化部２に入力し、その出力を切り換え器８によっ
て復号化部３に折り返して入力し、そのディジタル出力
信号をＤＡ変換器４でアナログ信号に変換する。
さらに、これを切換器６によりＡＤ変換部１に折り返し
入力し、そのディジタル出力信号を試験回路５に取り込
み、定常状態におけるレベルを測定する。このレベルと
、試験回路５内に蓄積されている正弦波信号レベルとを
比較し、その差が一定範囲内であれば、符号器、復号器
ともに動作が正常であると判断し、範囲外であれば何れ
かの部分が故障（異常動作）と判断し、その情報（結果
）をアラーム信号Ｉ５として出力する。アラーム信号１
５はＬＥＤ表示等に使用する。以上のシーケンスを第２
図に示す。なお、」二記レベル差の許容範囲については
、符号化アルゴリズムによって特性が異なるため、使用
アルゴリズムについての理論値あるいは実験値に回路特
性のバラツキに対するマージンを見込み、予め求めてお
く（定常は１〜３ｄＢに設定する）。
入力し、そのディジタル出力信号を試験回路５に取り込
み、定常状態におけるレベルを測定する。このレベルと
、試験回路５内に蓄積されている正弦波信号レベルとを
比較し、その差が一定範囲内であれば、符号器、復号器
ともに動作が正常であると判断し、範囲外であれば何れ
かの部分が故障（異常動作）と判断し、その情報（結果
）をアラーム信号Ｉ５として出力する。アラーム信号１
５はＬＥＤ表示等に使用する。以上のシーケンスを第２
図に示す。なお、」二記レベル差の許容範囲については
、符号化アルゴリズムによって特性が異なるため、使用
アルゴリズムについての理論値あるいは実験値に回路特
性のバラツキに対するマージンを見込み、予め求めてお
く（定常は１〜３ｄＢに設定する）。
第３図に、試験回路の構成を示す。ディジタル正弦波信
号を蓄積する記憶回路Ｉ６、レベル算出および比較を行
う演算・比較回路１７、制御信号１４により記憶回路か
らの正弦波読み出しおよび演算実行を制御する制御回路
１８から構成される。表１に、周波数８００ Ｈｚの場
合のディジタル正弦波１周期分のバタン例を示す。これ
は［：ＩＣ：ＩＴＴで明らかにされている公知のバタン
である。通常、音声のサンプル周波数は８ｋｌ−１ｚで
あり、ここではＰＣＭコードが１０種類あるので、この
サンプル速度でＰＣＭコードを出力すれば出力の正弦波
としては８００１１ ｚになる。
号を蓄積する記憶回路Ｉ６、レベル算出および比較を行
う演算・比較回路１７、制御信号１４により記憶回路か
らの正弦波読み出しおよび演算実行を制御する制御回路
１８から構成される。表１に、周波数８００ Ｈｚの場
合のディジタル正弦波１周期分のバタン例を示す。これ
は［：ＩＣ：ＩＴＴで明らかにされている公知のバタン
である。通常、音声のサンプル周波数は８ｋｌ−１ｚで
あり、ここではＰＣＭコードが１０種類あるので、この
サンプル速度でＰＣＭコードを出力すれば出力の正弦波
としては８００１１ ｚになる。
（以下余白）
表 １ ディジタル正弦波バタン
このように、例えば、１０サンプルのデータを記憶して
、これを繰り返し読み出すことにより任意の時間長の正
弦波信号を得ることが可能であり、メモリ量低減に有効
である。
、これを繰り返し読み出すことにより任意の時間長の正
弦波信号を得ることが可能であり、メモリ量低減に有効
である。
通常、上記の回路構成に相当する機能は、全てＤＳＰ
（ディジタル信号処理プロセッサ）トでブ０グラムによ
り実現される。さらに、符号化および復号化部について
もディジタル処理であるため、ＤＳＰ上にて実現可能で
あり、両者を同一のＤＳＰに搭載することにより、回路
の小型化を図わば一層効果的である。
（ディジタル信号処理プロセッサ）トでブ０グラムによ
り実現される。さらに、符号化および復号化部について
もディジタル処理であるため、ＤＳＰ上にて実現可能で
あり、両者を同一のＤＳＰに搭載することにより、回路
の小型化を図わば一層効果的である。
（発明の効果）
以上、説明したように本発明によれば、発振器、レベル
メータ等の測定器を必要とせず、簡単な回路の付加によ
りディジタル的に、符号器および復号器の自装置内での
動作確認試験を実現できるという効果がある。
メータ等の測定器を必要とせず、簡単な回路の付加によ
りディジタル的に、符号器および復号器の自装置内での
動作確認試験を実現できるという効果がある。
第１図と第２図は本発明によるＧＯ［）ＥＣ試験方法の
実施例を示す図、第３図は試験回路の構成例、第４図は
従来のＣ０ＩＩＥＣ試験の例を示す図である。
実施例を示す図、第３図は試験回路の構成例、第４図は
従来のＣ０ＩＩＥＣ試験の例を示す図である。
Claims (1)
- 【特許請求の範囲】 アナログ信号をディジタル信号に変換するＡＤ変換部と
、該ディジタル信号を所定のアルゴリズムによりコード
化する符号化部と、コード化された符号系列からディジ
タル信号を復元する復号化部と、該ディジタル信号をア
ナログ信号に変換するＤＡ変換部と、ディジタル正弦波
信号を蓄積する記憶手段と、ディジタル正弦波のレベル
を検出する手段とから成り、 前記記憶手段から読み出されるディジタル正弦波信号を
符号化部に入力し、符号化部からの出力コードを復号化
部に入力し、復号化部からの出力信号をＤＡ変換部に入
力し、ＤＡ変換部からの出力信号をＡＤ変換部に入力し
、ＡＤ変換部からのディジタル正弦波出力信号のレベル
を検出し、該レベルと前記記憶手段から読み出されたデ
ィタル正弦波信号レベルとを比較し、差が一定値以内で
あるとき符号器および復号器の動作が正常であるとする
ことを特徴とする符号復号器試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20802486A JPS6364420A (ja) | 1986-09-05 | 1986-09-05 | 符号復号器試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20802486A JPS6364420A (ja) | 1986-09-05 | 1986-09-05 | 符号復号器試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364420A true JPS6364420A (ja) | 1988-03-22 |
Family
ID=16549409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20802486A Pending JPS6364420A (ja) | 1986-09-05 | 1986-09-05 | 符号復号器試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364420A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016724A (ja) * | 2008-07-04 | 2010-01-21 | Japan Radio Co Ltd | アナログ／デジタル変換回路 |
| CN112422950A (zh) * | 2019-08-22 | 2021-02-26 | 上海哔哩哔哩科技有限公司 | 视频编码器的测试方法和系统 |
-
1986
- 1986-09-05 JP JP20802486A patent/JPS6364420A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016724A (ja) * | 2008-07-04 | 2010-01-21 | Japan Radio Co Ltd | アナログ／デジタル変換回路 |
| CN112422950A (zh) * | 2019-08-22 | 2021-02-26 | 上海哔哩哔哩科技有限公司 | 视频编码器的测试方法和系统 |
| CN112422950B (zh) * | 2019-08-22 | 2022-04-15 | 上海哔哩哔哩科技有限公司 | 视频编码器的测试方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890005232B1 (ko) | 디지탈 스위칭 모듈 | |
| JPH0345581B2 (ja) | ||
| JPS6364419A (ja) | 符号復号器試験方法 | |
| US4191858A (en) | Block digital processing system for nonuniformly encoded digital words | |
| US4305063A (en) | Automatic digital gain ranging system | |
| US4498173A (en) | Technique for digital split-channel transmission using interpolative coders and decoders | |
| KR970072719A (ko) | 신호 양자화기 | |
| CA1068408A (en) | Circuit and method for digitally measuring signal levels, of pcm encoded signals | |
| US4103108A (en) | Circuit and method for digitally measuring signal levels of pcm encoded signals | |
| JPH01155719A (ja) | 監視機能付音声符号化・復合化装置 | |
| SU1156261A1 (ru) | Устройство дл определени рассто ни до места повреждени проводной линии св зи | |
| JP2646962B2 (ja) | 音声加算回路およびその試験方法 | |
| KR920007487B1 (ko) | 범용신호 송수신 회로팩의 신호 송출상태 검사회로 | |
| SU1053308A1 (ru) | Способ измерени характеристики квантовани приемника сигналов с импульсно-кодовой модул цией | |
| SU1046766A1 (ru) | Устройство дл контрол многоканального магнитного регистратора | |
| JP2936672B2 (ja) | 加入者系端局装置における誤試験アクセス防止方式 | |
| SU559430A1 (ru) | Устройство дл оценки достоверности приема цофровой информации | |
| JPH0661950A (ja) | 音声符号復号装置 | |
| JPH06334634A (ja) | テストパターン受信装置 | |
| JPS644627B2 (ja) | ||
| SU1151894A1 (ru) | Измеритель проход щей мощности | |
| KR100819254B1 (ko) | 이동 통신 시스템에서 디지털 신호 처리 프로세서의 시험장치 및 방법 | |
| SU1126997A1 (ru) | Устройство дл телеизмерений | |
| SU656094A1 (ru) | Адаптивный коммутатор системы телеизмерений | |
| JPH01284197A (ja) | 押しボタンダイヤル信号検出方式 |