JPS6365268B2 - - Google Patents

Info

Publication number
JPS6365268B2
JPS6365268B2 JP57142864A JP14286482A JPS6365268B2 JP S6365268 B2 JPS6365268 B2 JP S6365268B2 JP 57142864 A JP57142864 A JP 57142864A JP 14286482 A JP14286482 A JP 14286482A JP S6365268 B2 JPS6365268 B2 JP S6365268B2
Authority
JP
Japan
Prior art keywords
image data
circuit
image
compression circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57142864A
Other languages
English (en)
Other versions
JPS5933974A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57142864A priority Critical patent/JPS5933974A/ja
Publication of JPS5933974A publication Critical patent/JPS5933974A/ja
Publication of JPS6365268B2 publication Critical patent/JPS6365268B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41Bandwidth or redundancy reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】 (A) 発明の技術分野 本発明は画像処理システムにおいて用いられる
画像データの圧縮回路に係り、特に配線パターン
の自動設計等における線画像データの圧縮に関す
る。
(B) 技術の背景 プリント配線パターンの設計には速くから自動
設計システムが用いられているが、コンピユータ
等の設計においてプリント配線パターンの設計の
占める比率は近時ますます増大する傾向にあり、
従つて、その設計時間の短縮および設計工数の低
減が非常に重要視されている。
一方、プリント配線パターンの自動設計におい
て画像処理の占める比率は大きく、従つて前記設
計時間の短縮および設計工数の低減のため、プリ
ント配線パターンに関する画像データの圧縮が特
に有効を手段として用いられている。
(C) 従来の技術と問題点 プリント配線パターンは、通常、第1図に例示
するように、ピツチpを一定とし互いに直交する
格子線aに沿つて描かれており、このような画像
は第2図に示すように、基本的には点線にて示す
ような格子線交点bを中心とし一辺の長さをpと
する正方形の分割画像毎に画像データ圧縮が行わ
れる。
これに対して、従来用いられている画像データ
圧縮回路は、圧縮の対象とする分割画像の大き
さ、即ち辺の長さを一定とするもの、或いはこれ
を任意とするものがある。しかし、前者において
は格子線のピツチが異なるものには対応できず、
後者においては回路構成が複雑であり、また何れ
も圧縮処理に時間を必要する等の問題があつた。
(D) 発明の目的 本発明の目的は、前述の従来例における問題点
の排除、即ち、圧縮の対象とする分割画像の大き
さを任意とし、且つ処理時間を短縮できる画像デ
ータ圧縮回路を得ることにある。
(E) 発明の構成 本発明による画像データ圧縮回路は、所定ピツ
チの格子線の上に描かれ線画像を該所定ピツチの
Q分の1ピツチの画素走査により読み取り二値化
して得られた画像データを対象とする。
発明の構成としては、格子線の交点を中心とし
交点単位に方形に切り出した分割画像領域を主走
査方向に分割して設定したm個の領域を示すタイ
ミング信号を発生する第1の領域信号発生回路
と、前記分割画像領域をラスタ走査して得られた
Qビツトの画像データの第1の領域信号発生回路
の発生したm個の領域内における状態に応じてm
ビツトのデータに圧縮する第1の圧縮回路と、前
記分割画像領域を副走査方向に分割して設定した
2つの領域を示すタイミング信号を発生する第2
の領域信号発生回路と、前記第1の圧縮回路から
得られるQ回の主走査によるデータの前記第2の
領域信号発生回路の発生する2つの領域内におけ
る状態に応じて主走査と直角方向の線画像の有無
を表す2ビツトのデータに圧縮する第2の圧縮回
路と、該第2の圧縮回路により圧縮されたデータ
を記憶する記憶回路と、前記切り出された分割画
像データを90度回転させる回転回路と、前記切り
出された分割画像データと90度回転された画像デ
ータを切り換える切換回路とで構成する。
そして、前記一つの分割画像データについて、
第1回はそのままの画像データを用いて上下方向
の線画像の有無を表す2ビツトのデータに圧縮
し、第2回と90度回転させた画像を用いて左右方
向の線画像の有無を表す2ビツトのデータに圧縮
して、各分割画像領域内のQ×Qビツトの画像デ
ータを4ビツトに圧縮するものである。
(F) 発明の実施例 以下、本発明の内容を図示実施例によつて具体
的に説明する。
第3図は本発明の一実施例の構成を示す図であ
る。
図において、1は各構成部の制御を行う制御回
路である。
2は第1図に例示したように、所定ピツチの格
子線の上に描かれ画素毎に二値データとして表さ
れホストコンピユータ側の画像メモリ(図示せ
ず)に記憶されている線画像を、第2図に点線に
で示すように格子線交点単位に方形に分割して切
り出した分割画像毎に、ラスタ走査して読み取つ
て得られ、画像データバスCBから入力されるビ
デオ信号Sと、後記ビデオバツフア6から得られ
るビデオ信号S′とを切り換えて後記第1の圧縮回
路3に供給する切換回路である。
7は第4図に示した分割画像画像領域において
主走査方向Xについて設定した領域A,B,Cお
よびDに対して第5図に示すように対応する領域
信号H1,H2,H3,H4,H5およびH6を
発生する第1の領域信号発生回路である。
3は切換回路2から供給される前記分割画像単
位の各1回の主走査毎にそのビデオ信号の、第1
の領域信号発生回路7から渡される6つの領域信
号H1,H2,H3,H4,H5およびH6内の
値に応じて、それぞれ1ビツト(合計6ビツト)
のデータに圧縮する第1の圧縮回路であり、詳細
動作は後述する。
8は第4図に示した分割画像の副走査方向Yに
ついて設定した領域EおよびFに対応する第6図
に示すような領域信号V1およびV2を発生する
第2の領域信号発生回路である。
4は第1の圧縮回路3において1回の主走査毎
に得られる6ビツトのデータの、第2の領域信号
発生回路8から渡される副走査方向の領域信号V
1およびV2内における値に応じて、主走査と直
角方向の線画像の有無を表す2ビツトのデータに
圧縮する第2の圧縮回路であり、詳細動作は後述
する。
5は第2の圧縮回路4において得られるデータ
を一時記憶するバツフアである。
6は前記画像データバスCBから送られてくる
分割画像のビデオ信号を一時記憶し、該分割画像
平面上において90度回転させ、要求に応じて読出
しビデオ信号S′を送出するビデオバツフアであ
る。
第7図は、本実施例における第1の圧縮回路3
の詳細回路構成を示す。本回路には、第1の領域
信号発生回路7が発生する領域信号H1,H2,
H3,H4,H5およびH6と、前記分割画像の
ビデオ信号が入力され、1走査毎のビデオ信号
が、領域A,A+B,D,C+D内において、全
ての画素が「1」であるときに、それぞれK1,
K2,K5およびK6に「1」を出力する。ま
た、領域BおよびC内において一つでも画素に
「1」があるときに、それぞれK3およびK4に
「1」を出力する。これによつて、1走査線内の
画像データを、K1,K2,K3,K4,K5お
よびK6の6ビツトのデータに圧縮するものであ
る。
出力K2を例にとり説明すると、ゲート○アの一
方の入力には領域(A+B)を表す領域信号が入
力され、他方の入力にはビデオ信号の反転出力が
入力され、そのANDが取られる。その出力はゲ
ート○イでORが取られて、領域内タイミング信号
によりレジスタ○ウをセツトする。黒画素の場合は
ゲート○アの入力は「0」であり、ANDが取れず
ゲート○アの出力は「1」となり、ゲート○イの出力
は「0」となり、これがレジスタ○ウにセツトされ
る。領域(A+B)内に1画素でも白画素があれ
ばゲート○アの入力は「1」となり、ANDが取れ
て、ゲート○アの出力「0」となり、ゲート○イの出
力は「1」となり、これがレジスタ○ウにセツトさ
れて、その出力「0」がゲート○イに帰還されて、
ゲート○イの出力が常に「1」となり、レジスタ○ウ
の状態は保持される。最終的に、1走査線の終了
信号によつて、領域(A+B)の画像の状態がレ
ジスタ○エにセツトされ、その反転出力がK2とな
る。即ち、K2は、領域(A+B)で全て黒画素
のとき「1」となり、一つでも白画素のあるとき
は「0」となる信号である。
出力K3の場合は、ゲート○オの一方の入力に領
域Bを表す領域信号が、他方の入力にビデオ信号
が入力され、領域B内に一つでも黒画素があると
レジスタ○カが「1」に保持され、走査終了信号に
よりレジスタ○キにセツトされて、K3の出力とな
る。
第8図は、本実施例における第2の圧縮回路4
の詳細回路構成を示す。この回路には、第1の圧
縮回路3において各主走査毎に求めた6ビツトの
データK1,K2,K3,K4,K5およびK6
と、第2の領域信号発生回路8の発生する領域信
号V1およびV2が入力される。この回路では、
6ビツトのデータK1,K2,K3,K4,K5
およびK6について、次の条件を満足する走査線
の数をカウントする。条件の演算は二つのインバ
ータと二つのANDゲートと三つのORゲートによ
り行う。
L=(K3・2+K1)+(K6+5・K4) カウントする領域として、第2の領域信号発生
回路8の発生する領域E(領域信号V1)および
領域F(領域信号V2)を用いる。条件信号Lと
領域信号V1またはV2を入力とするANDゲー
トにより行う。
分割画像領域の副送査の終了したところで、そ
れぞれの領域用のカウンタの値は予めレジスタに
記憶してある閾値と比較され、カウンタの値が閾
値より大きい場合に、成立したとして出力を
「1」とする。
領域Eにおいての結果が成立した場合は上の方
向、即ち第9図のに示す方向に線画像が存在す
ると判断され、領域Fにおいての結果が成立した
場合は下の方向、即ち第9図のに示す方向に線
画像があると判断される。これによつて、ビデオ
信号Sを用いて、垂直(上下)方向の線画像の有
無を表す2ビツトのデータに圧縮することができ
る。
以下、本実施例の動作を総括して説明する。
(1) 切換回路2によつてビデオ信号S側を選択
し、画像データバスから分割画像領域読出しの
ビデオ信号を入力する。
(2) ビデオ信号は第1の圧縮回路2に入力される
と同時に、ビデオバツフア6にも入力され90度
回転される。
(3) 第1の圧縮回路2では、各主走査毎にビデオ
信号の、第1の領域信号発生回路7の発生する
6つの領域内の値の状態に応じて、1回の主走
査ビデオ信号を6ビツトのデータに圧縮する。
(4) 第2の圧縮回路4は、第1の圧縮回路3から
入力される各主走査毎の6ビツトのデータが予
め定めた条件を満足する走査線の数を、第2の
領域信号発生回路8の発生する二つの領域毎に
カウントし、これが閾値より大きければ「1」
を出力し、バツフア5に記憶させる。これによ
つて、ビデオ信号Sを垂直(上下)方向の線画
像の有無を表す2ビツトのデータに圧縮する。
(5) 次ぎに、切換回路2をビデオバツフア6側に
切り換え、90度回転された画像を走査して読み
出しビデオ信号S′を第1の圧縮回路に入力す
る。
(6) 第1の圧縮回路3および第2の圧縮回路4
は、(3)〜(4)と同様に動作し、第2の圧縮回路5
は、2ビツトの出力をバツフア5に出力する。
ビデオ信号S′は、分割画像データをY方向に走
査したことになり、この2ビツトのデータは、
水平(左右)方向(第9図のまたはに示す
方向)の線画像の有無を示すデータとなる。
(7) バツフア5に記憶された4ビツトのデータ
は、その組合せにより、第9図に示した16種類
のいずれかを表現することができる。
(8) (1)〜(7)の動作によつて一つの分割画像データ
の圧縮を終わり、次の分割画像データに移つて
同様に圧縮を実行することができる。
(G) 発明の効果 以上説明したように本発明によれば、所定ピツ
チの格子線に描かれか線画像を格子線のピツチに
応じて任意の大きさに分割し、パイプライン処理
によつて極めて高速に、分割画像毎に4ビツトの
データに圧縮することができる。
【図面の簡単な説明】
第1図は線画像の例を示す図、第2図は線画像
の分割例を示す図、第3図は本発明の一実施例の
構成を示す図、第4図は本発明の一実施例におけ
る領域を示す図、第5図および第6図は本発明の
一実施例における領域信号を示す図、第7図は第
1図の圧縮回路の回路構成図、第8図は第2の圧
縮回路の回路構成図、第9図は本発明の一実施例
による分割画像と圧縮データの対応を示す図、 図面において、1は制御回路、2は切換回路、
3は第1の圧縮回路、4は第2の圧縮回路、5は
バツフア、6はビデオバツフア、7は第1の領域
信号発生回路、8は第2の領域信号発生回路、を
それぞさ示す。

Claims (1)

  1. 【特許請求の範囲】 1 所定ピツチの格子線の上に描かれた線画像を
    該所定ピツチのQ分の1ピツチの画素走査により
    読み取り二値化して得られた画像データのデータ
    量を圧縮する画像データ圧縮回路であつて、 前記格子線の交点を中心とし交点単位に方形に
    切り出した分割画像領域を主走査方向に分割して
    設定したm個の領域を示すタイミング信号を発生
    する第1の領域信号発生回路と、 前記分割画像領域をラスタ走査して得られたQ
    ビツトの画像データの第1の領域信号発生回路の
    発生したm個の領域内における状態に応じてmビ
    ツトのデータに圧縮する第1の圧縮回路と、 前記分割画像領域を副走査方向に分割して設定
    した2つの領域を示すタイミング信号を発生する
    第2の領域信号発生回路と、 前記第1の圧縮回路から得られるQ回の主走査
    によるデータの前記第2の領域信号発生回路の発
    生する2つの領域内における状態に応じて主走査
    と直角方向の線画像の有無を表す2ビツトのデー
    タに圧縮する第2の圧縮回路と、 該第2の圧縮回路により圧縮されたデータを記
    憶する記憶回路と、 前記切り出された分割画像データを90度回転さ
    せる回転回路と、 前記切り出された分割画像データと90度回転さ
    れた画像データを切り換える切換回路とを備え、 前記一つの分割画像データについて、第1回は
    そのままの画像データを用いて上下方向の線画像
    の有無を表す2ビツトのデータに圧縮し、第2回
    は90度回転させた画像を用いて左右方向の線画像
    の有無を表す2ビツトのデータに圧縮して、各分
    割画像領域内のQ×Qビツトの画像データを4ビ
    ツトに圧縮するよう構成したことを特徴とする画
    像データ圧縮回路。
JP57142864A 1982-08-18 1982-08-18 画像デ−タ圧縮回路 Granted JPS5933974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57142864A JPS5933974A (ja) 1982-08-18 1982-08-18 画像デ−タ圧縮回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57142864A JPS5933974A (ja) 1982-08-18 1982-08-18 画像デ−タ圧縮回路

Publications (2)

Publication Number Publication Date
JPS5933974A JPS5933974A (ja) 1984-02-24
JPS6365268B2 true JPS6365268B2 (ja) 1988-12-15

Family

ID=15325379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57142864A Granted JPS5933974A (ja) 1982-08-18 1982-08-18 画像デ−タ圧縮回路

Country Status (1)

Country Link
JP (1) JPS5933974A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2158318A (en) * 1984-04-26 1985-11-06 Philips Electronic Associated Fading circuit for video signals
US20220341060A1 (en) * 2019-10-08 2022-10-27 Toray Industries, Inc. Sheath-core composite fiber and multifilament

Also Published As

Publication number Publication date
JPS5933974A (ja) 1984-02-24

Similar Documents

Publication Publication Date Title
EP0227848A1 (en) Image preprocessing procedure for noise removal
JPS62281085A (ja) 文字成分切出し方法
JPH0424781A (ja) 文書処理装置
JPH06102846A (ja) 文書表示装置
JPH04294166A (ja) 画像処理装置
JPS5813066A (ja) 画像縮小方式
JP2713930B2 (ja) 画像処理方法
JPH0727566B2 (ja) 局所領域投影算出装置
JPS6329472B2 (ja)
JP2737932B2 (ja) 画像データ縮小装置
JP2903214B2 (ja) 領域指定装置
JPS63113770A (ja) 画像処理方式
JPS5933974A (ja) 画像デ−タ圧縮回路
JPH0520450A (ja) 画像処理装置
JPS638951A (ja) 情報記憶装置
JP2800250B2 (ja) データ圧縮法
JPS63111581A (ja) 画像情報処理装置
JPS62139082A (ja) 画像処理装置
JPH0571990B2 (ja)
JPH0213876B2 (ja)
JPS62179068A (ja) 画像処理装置
JPH0514311B2 (ja)
JPH0681244B2 (ja) 画信号の縮小処理回路
JPS62173854A (ja) 密度変換回路
JPH0262165A (ja) 画像処理方法