JPS6365706A - 電圧分圧回路 - Google Patents
電圧分圧回路Info
- Publication number
- JPS6365706A JPS6365706A JP61210175A JP21017586A JPS6365706A JP S6365706 A JPS6365706 A JP S6365706A JP 61210175 A JP61210175 A JP 61210175A JP 21017586 A JP21017586 A JP 21017586A JP S6365706 A JPS6365706 A JP S6365706A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diffusion layer
- gate electrode
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧分圧回路、特に集積回路におけるチャンネ
ル抵抗を用いて構成した電圧分圧回路に関する。
ル抵抗を用いて構成した電圧分圧回路に関する。
従来、よく知られている電圧分圧回路としてＡ／Ｄ、Ｄ
／Ａ変換器における比較用基準電圧回路があげられる。
／Ａ変換器における比較用基準電圧回路があげられる。
この比較用基準電圧回路は、多数の基準抵抗を半導体基
板上の拡散領域または半導体基板上に形成した絶縁膜上
に多結晶半導体領域により形成し、その抵抗領域上の複
数の金属配線でコンタクトをとって、各抵抗を直列に接
続した分圧回路である。そして電圧比較に当っては、抵
抗領域上にコンタクトをとった金属配線のそれぞれを選
択し、外部信号と比較をするようになっている。第４図
は従来の半導体基板上に形成された分圧回路の平面図で
、この製造は通常のＬＯＣＯ８法で形成した拡散層領域
１の上に基板と逆導電型の不純物をイオン注入して不純
物層を形成した後、眉間膜を成長し、図中のａ〜ｆのコ
ンタクト４を形成し、金属配線５を形成する。金属配線
５で引き出された各端子の電位はそれぞれ、電圧■。と
■。との差の電圧を各コンタクトで分割された抵抗比に
配分した電位となる。第５図は第４図の分圧回路を用い
た比較用基準電圧回路の回路図で、一つの電圧を選択す
るために例えば各金属配線にトランジスタ、イル二を設
けて、その何れかのトランジスタのＯＮによって対応す
る電圧を選択し、その選ばれた電圧と外部信号電圧とを
比較するというものである。
板上の拡散領域または半導体基板上に形成した絶縁膜上
に多結晶半導体領域により形成し、その抵抗領域上の複
数の金属配線でコンタクトをとって、各抵抗を直列に接
続した分圧回路である。そして電圧比較に当っては、抵
抗領域上にコンタクトをとった金属配線のそれぞれを選
択し、外部信号と比較をするようになっている。第４図
は従来の半導体基板上に形成された分圧回路の平面図で
、この製造は通常のＬＯＣＯ８法で形成した拡散層領域
１の上に基板と逆導電型の不純物をイオン注入して不純
物層を形成した後、眉間膜を成長し、図中のａ〜ｆのコ
ンタクト４を形成し、金属配線５を形成する。金属配線
５で引き出された各端子の電位はそれぞれ、電圧■。と
■。との差の電圧を各コンタクトで分割された抵抗比に
配分した電位となる。第５図は第４図の分圧回路を用い
た比較用基準電圧回路の回路図で、一つの電圧を選択す
るために例えば各金属配線にトランジスタ、イル二を設
けて、その何れかのトランジスタのＯＮによって対応す
る電圧を選択し、その選ばれた電圧と外部信号電圧とを
比較するというものである。
しかしながら、上述した従来の電圧分圧回路の構成では
、外部信号に対する比較基準電圧を多く設けて外部信号
に対するセンスレベルを良くし、精度をあげようと思っ
た場合、同じコンタクト間隔の設計のままでは拡散層を
拡げなければ金属配線が引き出せないことや、比較基準
電圧の数の分だけ選択するためのトランジスタが必要と
なり、面積が大きくなるという欠点があり、また拡散層
抵抗という低い抵抗を使うため消費電流が大きいという
欠点がある。
、外部信号に対する比較基準電圧を多く設けて外部信号
に対するセンスレベルを良くし、精度をあげようと思っ
た場合、同じコンタクト間隔の設計のままでは拡散層を
拡げなければ金属配線が引き出せないことや、比較基準
電圧の数の分だけ選択するためのトランジスタが必要と
なり、面積が大きくなるという欠点があり、また拡散層
抵抗という低い抵抗を使うため消費電流が大きいという
欠点がある。
本発明は、両端に電圧を印加された抵抗の間に設けられ
た複数の端子から電圧を取出す電圧分圧回路において、
前記抵抗が半導体基板上の拡散層の上の一部に少なくと
も１個の第１のゲート電極を有し、この第１のゲート電
極を含んで前記拡散層の上層が絶縁膜を介して第２のゲ
ート電極により覆われて形成されることにより構成され
る。
た複数の端子から電圧を取出す電圧分圧回路において、
前記抵抗が半導体基板上の拡散層の上の一部に少なくと
も１個の第１のゲート電極を有し、この第１のゲート電
極を含んで前記拡散層の上層が絶縁膜を介して第２のゲ
ート電極により覆われて形成されることにより構成され
る。
以上の構成により、上層に第１のゲート電極がない拡散
層は第２のゲート電極電圧によるチャネル抵抗となり、
このチャネル抵抗を第１のゲート電極電圧によるチャネ
ル抵抗により局所的に導通することができて、分圧抵抗
値の組合せを変えることとなり、拡散層に設けられた複
数の端子から、この端子数以上の分圧電圧値を得ること
ができる。
層は第２のゲート電極電圧によるチャネル抵抗となり、
このチャネル抵抗を第１のゲート電極電圧によるチャネ
ル抵抗により局所的に導通することができて、分圧抵抗
値の組合せを変えることとなり、拡散層に設けられた複
数の端子から、この端子数以上の分圧電圧値を得ること
ができる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す構造の平面図である。
この図の構造は、通常のＬＯＣＯ３法により拡散層１を
形成し、その上に例えばボリンコンをエツチングにより
除去し、その後、層間膜を成長して、複数の第１ゲート
電極２となる拡散層上のポリシリコンを残して他のポリ
シリコンをエツチングにより除去し、その後層間膜を成
長して、次に第１のゲート電極２のコンタクト部および
拡散層のコンタクト部を除いた部分を覆って第２のゲー
ト電極３を設け、さらにその上面に眉間膜を成長し、分
圧用の各端子を引出すコンタクト４ならびに第１および
第２のゲート電極用のコンタクトを形成し、その後各端
子をアルミ配線５に接続して作られたものである。
形成し、その上に例えばボリンコンをエツチングにより
除去し、その後、層間膜を成長して、複数の第１ゲート
電極２となる拡散層上のポリシリコンを残して他のポリ
シリコンをエツチングにより除去し、その後層間膜を成
長して、次に第１のゲート電極２のコンタクト部および
拡散層のコンタクト部を除いた部分を覆って第２のゲー
ト電極３を設け、さらにその上面に眉間膜を成長し、分
圧用の各端子を引出すコンタクト４ならびに第１および
第２のゲート電極用のコンタクトを形成し、その後各端
子をアルミ配線５に接続して作られたものである。
以上の構成により第１のゲート電極の下の拡散層領域の
抵抗はゲート電圧によるチャネル抵抗として制御でき、
第１のゲート電極および拡散層のコンタクトをとる領域
以外の拡散層は第２のゲート電極の電圧によるチャネル
抵抗として制御できて、拡散層の端子す、ｃ−ｅからは
、両端端子に与えられた電圧■。およびＶｏの分圧され
た電圧が得られる。
抵抗はゲート電圧によるチャネル抵抗として制御でき、
第１のゲート電極および拡散層のコンタクトをとる領域
以外の拡散層は第２のゲート電極の電圧によるチャネル
抵抗として制御できて、拡散層の端子す、ｃ−ｅからは
、両端端子に与えられた電圧■。およびＶｏの分圧され
た電圧が得られる。
第２図は第１図の電圧分圧回路を用いた比較用基準電圧
回路のブロック図で、第１および第２のゲート電極に共
に電圧を加えて、それぞれの電極の下の拡散層がＯＮＬ
でチャネル抵抗となっている場合を示している。図にお
いて抵抗ｒ ａ ｂ １ ｒ ｂ ｅ ＋ｒ ｃｄ＋
ｒ ｄｌｌ＋ ｒ ＠ｔはそれぞれ端子ａ、ｂ間、ｂ。
回路のブロック図で、第１および第２のゲート電極に共
に電圧を加えて、それぞれの電極の下の拡散層がＯＮＬ
でチャネル抵抗となっている場合を示している。図にお
いて抵抗ｒ ａ ｂ １ ｒ ｂ ｅ ＋ｒ ｃｄ＋
ｒ ｄｌｌ＋ ｒ ＠ｔはそれぞれ端子ａ、ｂ間、ｂ。
Ｃ間、ｃ、ｄ間、ｄ、ｅ間、ｅ、ｆ間の第２のゲート電
極の下のチャネル抵抗を示していて、抵抗ｒ ’ ＠Ｏ
ｒ ｒ’ ０＊＋ ｒ ’ ｂｄ＋ ｒ ’ ｄｆ
はそれぞれ端子ａ、ｃ間、ｃ、ｅ間、ｂ、ｄ間、ｄ、ｆ
間の第１のゲート電極の下のチャネル抵抗を示している
。
極の下のチャネル抵抗を示していて、抵抗ｒ ’ ＠Ｏ
ｒ ｒ’ ０＊＋ ｒ ’ ｂｄ＋ ｒ ’ ｄｆ
はそれぞれ端子ａ、ｃ間、ｃ、ｅ間、ｂ、ｄ間、ｄ、ｆ
間の第１のゲート電極の下のチャネル抵抗を示している
。
第３図は第２図において変化させることのできる分圧電
圧の一例を示す等価回路で、この例では第２のゲート電
極には常時電圧を印加して、その下の拡散層をチャネル
抵抗とし、第１のゲート電極Ａ、Ｂ、ＣおよびＤに必要
に応じ電圧を印加または０電圧として、その下の拡散層
をチャネル抵抗または開放状態とした場合を示している
。第３図（ａ）は第１のゲート電極Ａ、Ｂ〜Ｄを全て０
電圧としたときで、このときは第５図の場合と全く同じ
に第２のゲート電極の下のチャネル抵抗ｒａｂ＋ｒｂｏ
・・・ｒｅｆが直列に接続された状態になる。
圧の一例を示す等価回路で、この例では第２のゲート電
極には常時電圧を印加して、その下の拡散層をチャネル
抵抗とし、第１のゲート電極Ａ、Ｂ、ＣおよびＤに必要
に応じ電圧を印加または０電圧として、その下の拡散層
をチャネル抵抗または開放状態とした場合を示している
。第３図（ａ）は第１のゲート電極Ａ、Ｂ〜Ｄを全て０
電圧としたときで、このときは第５図の場合と全く同じ
に第２のゲート電極の下のチャネル抵抗ｒａｂ＋ｒｂｏ
・・・ｒｅｆが直列に接続された状態になる。
第３図（ｂ）は第１のゲート電極Ａのみに電圧を印加し
たときで、この場合は第３図（ａ）において抵抗Ｔ ａ
ｂとｒｂｃとの直列部に並列にｒ’１ｌｌ）が接続され
な状態となっている。同様に第１のゲート電極Ａ、Ｂ・
・・Ｄに印加する電圧の組合せにより、分圧電圧をそれ
ぞれ変えることができる。
たときで、この場合は第３図（ａ）において抵抗Ｔ ａ
ｂとｒｂｃとの直列部に並列にｒ’１ｌｌ）が接続され
な状態となっている。同様に第１のゲート電極Ａ、Ｂ・
・・Ｄに印加する電圧の組合せにより、分圧電圧をそれ
ぞれ変えることができる。
以上説明したように本発明は、分圧する電圧に対する抵
抗を、拡散層領域として分圧する電圧端子間をつないて
いる第２のゲート電極によるチャネル抵抗の領域に、第
１のゲート電極電圧で制御される拡散層のチャネル抵抗
を部分的に接続するごとく設けたものとして、分圧電圧
値をゲート電極電圧によって変化させることにより、従
来のような、必要な分圧電圧値の分だけ必要であった分
圧用の端子を減らすことができ、少ない分圧用の端子で
多くの分圧電圧値をとることができると云う効果がある
。また、第１のゲート電極の下以外の拡散層領域を覆う
ように第２のゲート電極を設け、第１のゲート電極の下
と第２のゲート電極の下とをゲート電圧値によるチャネ
ル抵抗としているので、通常のソース・ドレイン拡散層
より大きな抵抗として低消費電流化を達成できると云う
効果もある。なお、周辺トランジスタのソース・ドレイ
ン拡散層の抵抗値はこの装置とは別に小さくすることが
可能である。
抗を、拡散層領域として分圧する電圧端子間をつないて
いる第２のゲート電極によるチャネル抵抗の領域に、第
１のゲート電極電圧で制御される拡散層のチャネル抵抗
を部分的に接続するごとく設けたものとして、分圧電圧
値をゲート電極電圧によって変化させることにより、従
来のような、必要な分圧電圧値の分だけ必要であった分
圧用の端子を減らすことができ、少ない分圧用の端子で
多くの分圧電圧値をとることができると云う効果がある
。また、第１のゲート電極の下以外の拡散層領域を覆う
ように第２のゲート電極を設け、第１のゲート電極の下
と第２のゲート電極の下とをゲート電圧値によるチャネ
ル抵抗としているので、通常のソース・ドレイン拡散層
より大きな抵抗として低消費電流化を達成できると云う
効果もある。なお、周辺トランジスタのソース・ドレイ
ン拡散層の抵抗値はこの装置とは別に小さくすることが
可能である。
第１図は本発明の構造を示す平面図、第２図は第１図の
電圧分圧回路を用いた比較用基準電圧回路のブロック図
、第３図は第２図において変化させることのできる分圧
電圧の一例を示す等価回路、第４図は従来の構造を示す
平面図、第５図は第４図に示した電圧分圧回路を用いた
比較用基準電圧回路のブロック図である。 １・・・拡散層、２・・・第１のゲート電極、３・・・
第２のゲート電極、４・・・コンタクト、５・・・アル
ミ配線、イル二・・・各端子を選択するためのトランジ
スタ、Ａ〜Ｄ・・・第１のゲート電極端子。 窮 １ 図 消 ２ 図 Ｖ。 ′！ｉ ３ 口
電圧分圧回路を用いた比較用基準電圧回路のブロック図
、第３図は第２図において変化させることのできる分圧
電圧の一例を示す等価回路、第４図は従来の構造を示す
平面図、第５図は第４図に示した電圧分圧回路を用いた
比較用基準電圧回路のブロック図である。 １・・・拡散層、２・・・第１のゲート電極、３・・・
第２のゲート電極、４・・・コンタクト、５・・・アル
ミ配線、イル二・・・各端子を選択するためのトランジ
スタ、Ａ〜Ｄ・・・第１のゲート電極端子。 窮 １ 図 消 ２ 図 Ｖ。 ′！ｉ ３ 口
Claims (1)
- 両端に電圧を印加された抵抗の間に設けられた複数の端
子から電圧を取出す電圧分圧回路において、前記抵抗が
半導体基板上の拡散層の上の一部に少なくとも１個の第
１のゲート電極を有し、この第１のゲート電極を含んで
前記拡散層の上層が絶縁膜を介して第２のゲート電極に
より覆われて形成されていることを特徴とする電圧分圧
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210175A JPS6365706A (ja) | 1986-09-05 | 1986-09-05 | 電圧分圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61210175A JPS6365706A (ja) | 1986-09-05 | 1986-09-05 | 電圧分圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365706A true JPS6365706A (ja) | 1988-03-24 |
| JPH0569325B2 JPH0569325B2 (ja) | 1993-09-30 |
Family
ID=16585021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61210175A Granted JPS6365706A (ja) | 1986-09-05 | 1986-09-05 | 電圧分圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6365706A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422168A (ja) * | 1990-05-17 | 1992-01-27 | Nec Corp | 分圧回路 |
-
1986
- 1986-09-05 JP JP61210175A patent/JPS6365706A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422168A (ja) * | 1990-05-17 | 1992-01-27 | Nec Corp | 分圧回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0569325B2 (ja) | 1993-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5196373A (en) | Method of making trench conductor and crossunder architecture | |
| US5773899A (en) | Bonding pad for a semiconductor chip | |
| KR940006179A (ko) | 반도체 장치와 그 제작방법 | |
| US5665991A (en) | Device having current ballasting and busing over active area using a multi-level conductor process | |
| US5057895A (en) | Trench conductor and crossunder architecture | |
| US4890191A (en) | Integrated circuits | |
| US3975718A (en) | Semiconductor arrangement, particularly a storage arrangement with field effect transistors, and method of operating the same | |
| US6815798B2 (en) | Integrated capacitor for sensing the voltage applied to a terminal of an integrated or discrete power device on a semiconductor substrate | |
| JP2006332428A (ja) | 半導体集積回路装置 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| KR100225944B1 (ko) | 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치 | |
| JPH11307745A (ja) | 非揮発性半導体素子及びその製造方法 | |
| JPH0569325B2 (ja) | ||
| JP2000150778A (ja) | ポリシリコン抵抗素子 | |
| JPH0473960A (ja) | 半導体集積回路 | |
| JPH02137256A (ja) | 半導体集積回路 | |
| US20060033164A1 (en) | Semiconductor device | |
| JPS6342532Y2 (ja) | ||
| JPS61224348A (ja) | 半導体集積回路装置 | |
| JPS5812343A (ja) | 半導体装置 | |
| JPH05110075A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS60244058A (ja) | 半導体集積回路装置 | |
| JPS6146042A (ja) | 半導体装置 | |
| JPH02151065A (ja) | Ｍｏｓ集積回路 | |
| JP2000269425A (ja) | 半導体装置 |