JPS6365982B2 - - Google Patents
Info
- Publication number
- JPS6365982B2 JPS6365982B2 JP56118640A JP11864081A JPS6365982B2 JP S6365982 B2 JPS6365982 B2 JP S6365982B2 JP 56118640 A JP56118640 A JP 56118640A JP 11864081 A JP11864081 A JP 11864081A JP S6365982 B2 JPS6365982 B2 JP S6365982B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- modification
- analyzer
- contents
- list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、比較的ローコストのマイクロプロセ
ツサアナライザにおいて、プログラムデバツグ中
のプログラム修正→再アセンブル→デバツグのく
り返しサイクルを少なくすることができるマイク
ロプロセツサアナライザに関する。
ツサアナライザにおいて、プログラムデバツグ中
のプログラム修正→再アセンブル→デバツグのく
り返しサイクルを少なくすることができるマイク
ロプロセツサアナライザに関する。
近年、マイクロプロセツサ（以下単にμPと略
す）の普及に伴い、μPをその内部に組込んだμP
応用機器が多数生産されるようになつてきてい
る。μPアナライザは、このようなμP応用機器の
ソフトウエア及びハードウエア上の不具合を見つ
け出すために用いられる。このようなμPアナラ
イザには、その内部にアセンブラ機能を持ちソフ
トウエアの不良に対しては、常にソースプログラ
ムまでさかのぼつて高速のアセンブル修正ができ
る高級機からそれ自体としてはアセンブル機能を
持たないローコスト機まで種々のものが存在す
る。
す）の普及に伴い、μPをその内部に組込んだμP
応用機器が多数生産されるようになつてきてい
る。μPアナライザは、このようなμP応用機器の
ソフトウエア及びハードウエア上の不具合を見つ
け出すために用いられる。このようなμPアナラ
イザには、その内部にアセンブラ機能を持ちソフ
トウエアの不良に対しては、常にソースプログラ
ムまでさかのぼつて高速のアセンブル修正ができ
る高級機からそれ自体としてはアセンブル機能を
持たないローコスト機まで種々のものが存在す
る。
アセンブラ機能を持たないμPアナライザでプ
ログラムをデバツグする場合、プログラムの変更
は手持ちのソースプログラムを参考にして不良箇
所を書き直し、然る後修正後のソースプログラム
と同一内容になるように、μPアナライザに内蔵
のエミユレーシヨンRAMの内容を修正すること
により行うのが普通である。第１図は、デバツグ
のサイクルを示す図である。同図において、１は
μPアナライザ、１０はその内部に設けられたエ
ミユレーシヨン用RAMである。
ログラムをデバツグする場合、プログラムの変更
は手持ちのソースプログラムを参考にして不良箇
所を書き直し、然る後修正後のソースプログラム
と同一内容になるように、μPアナライザに内蔵
のエミユレーシヨンRAMの内容を修正すること
により行うのが普通である。第１図は、デバツグ
のサイクルを示す図である。同図において、１は
μPアナライザ、１０はその内部に設けられたエ
ミユレーシヨン用RAMである。
２は、被試験機器である。２０は内蔵のμP、
２１はシーケンスプログラムが格納されたROM
である。３は、μPアナライザ１を用いて作製し
た修正リストである。４は、修正リスト３を基に
プログラムの再アセンプルを行うクロスアセンブ
ラ装置である。該装置としては、例えばミニコン
ピユータが用いられる。５は、該クロスアセンブ
ラ装置で作成されたオブジエクトテープである。
６は、該オブジエクトテープの内容をROMに書
込むROM書込器である。該ROM書込器で書込
まれたROMは、被試験機器２内の２１にセツト
される。図中の矢印は処理の流れを示す。
２１はシーケンスプログラムが格納されたROM
である。３は、μPアナライザ１を用いて作製し
た修正リストである。４は、修正リスト３を基に
プログラムの再アセンプルを行うクロスアセンブ
ラ装置である。該装置としては、例えばミニコン
ピユータが用いられる。５は、該クロスアセンブ
ラ装置で作成されたオブジエクトテープである。
６は、該オブジエクトテープの内容をROMに書
込むROM書込器である。該ROM書込器で書込
まれたROMは、被試験機器２内の２１にセツト
される。図中の矢印は処理の流れを示す。
以上のように構成されたシステムを用いて、デ
バツグの方法を説明する。先ず、ROM２１の内
容はデータバスを介してμPアナライザ１内のエ
ミユレーシヨン用RAM１０にそのままコピーさ
れる。エミユレーシヨン用RAM１０に全てのプ
ログラムがコピーされた後、今後はμPアナライ
ザ１からバスＢを介して被試験機器２内のμP２
０と信号のやりとりを行つてプログラム上の不良
を見つけ出す。エミユレーシヨン用RAM１０中
のP1，P2，P3は不良シーケンスである。不良箇
所の発見は、μPアナライザ１を用いて被試験機
器２を数ステツプずつ順次動作させることにより
行う。異常な動作があつた場合、控えのソースプ
ログラムを念入りにチエツクしてミスを見つけ出
す。このようにして見つかつた不良シーケンス
は、μPアナライザ付属のキーボードから操作者
が正しいシーケンスを入力することにより書き換
えられる。あるいは必要に応じて追加される。
バツグの方法を説明する。先ず、ROM２１の内
容はデータバスを介してμPアナライザ１内のエ
ミユレーシヨン用RAM１０にそのままコピーさ
れる。エミユレーシヨン用RAM１０に全てのプ
ログラムがコピーされた後、今後はμPアナライ
ザ１からバスＢを介して被試験機器２内のμP２
０と信号のやりとりを行つてプログラム上の不良
を見つけ出す。エミユレーシヨン用RAM１０中
のP1，P2，P3は不良シーケンスである。不良箇
所の発見は、μPアナライザ１を用いて被試験機
器２を数ステツプずつ順次動作させることにより
行う。異常な動作があつた場合、控えのソースプ
ログラムを念入りにチエツクしてミスを見つけ出
す。このようにして見つかつた不良シーケンス
は、μPアナライザ付属のキーボードから操作者
が正しいシーケンスを入力することにより書き換
えられる。あるいは必要に応じて追加される。
修正されたプログラムは、μPアナライザ１か
ら修正リスト３に打出される。クロスアセンブラ
装置４は、該修正リスト３の内容を入力してプロ
グラムを再アセンブルする。再アセンブルした内
容は、オブジエクトテープ５に打出される。オブ
ジエクトテープ５は、ROM書込器６にかけられ
ROM２１に書込まれる。ROM２１は、再び被
試験機器２内に装填される。
ら修正リスト３に打出される。クロスアセンブラ
装置４は、該修正リスト３の内容を入力してプロ
グラムを再アセンブルする。再アセンブルした内
容は、オブジエクトテープ５に打出される。オブ
ジエクトテープ５は、ROM書込器６にかけられ
ROM２１に書込まれる。ROM２１は、再び被
試験機器２内に装填される。
以上説明した従来のデバツギングシステムで
は、修正部分と、ソースリストとの１対１の対応
がつきにくいため修正も小刻みにせざるを得な
い。従つて、第１図に示すデバツグサイクルを何
回も繰り返し行う必要がある。
は、修正部分と、ソースリストとの１対１の対応
がつきにくいため修正も小刻みにせざるを得な
い。従つて、第１図に示すデバツグサイクルを何
回も繰り返し行う必要がある。
本発明は、このような点に鑑みてなされたもの
で、エミユレーシヨン用RAMに取込まれたプロ
グラムシーケンスの誤りをマニユアルで修正した
場合にその修正したという履歴を記憶する修正管
理メモリを設けて、ソースリストとの対応をつけ
やすくしてデバツグの繰り返しを少くすることが
できるμPアナライザを実現したものである。以
下、図面を参照して本発明を詳細に説明する。
で、エミユレーシヨン用RAMに取込まれたプロ
グラムシーケンスの誤りをマニユアルで修正した
場合にその修正したという履歴を記憶する修正管
理メモリを設けて、ソースリストとの対応をつけ
やすくしてデバツグの繰り返しを少くすることが
できるμPアナライザを実現したものである。以
下、図面を参照して本発明を詳細に説明する。
第２図は、本発明に係るμPアナライザの一実
施例を示す構成図である。同図において、３０は
各種信号を入力するキーボードである。３１は、
該キーボードの出力を受けると共に各種制御を行
うコントローラである。該コントローラとしては
例えばマイクロコンピユータが用いられる。３２
は、被試験機器からバスを介して取込まれたプロ
グラムを格納するエミユレーシヨン用RAMであ
る。３３は、エミユレーシヨン用RAM３２に取
込まれたプログラムを修正したときに、その修正
箇所のプログラム番地を格納する修正管理メモリ
である。
施例を示す構成図である。同図において、３０は
各種信号を入力するキーボードである。３１は、
該キーボードの出力を受けると共に各種制御を行
うコントローラである。該コントローラとしては
例えばマイクロコンピユータが用いられる。３２
は、被試験機器からバスを介して取込まれたプロ
グラムを格納するエミユレーシヨン用RAMであ
る。３３は、エミユレーシヨン用RAM３２に取
込まれたプログラムを修正したときに、その修正
箇所のプログラム番地を格納する修正管理メモリ
である。
３４は、被試験機器あるいはキーボード３０か
らのデータを一時的に記憶する２次メモリであ
る。３５はエミユレーシヨン用RAM３２に取込
まれたプログラムリストを表示するCRTである。
３６は被試験機器である。このように構成された
回路の動作を以下に説明する。
らのデータを一時的に記憶する２次メモリであ
る。３５はエミユレーシヨン用RAM３２に取込
まれたプログラムリストを表示するCRTである。
３６は被試験機器である。このように構成された
回路の動作を以下に説明する。
被試験機器３６に内蔵のプログラムの内容は、
外部インターフエイス回路を通じてエミユレーシ
ヨン用RAM３２に取込まれる。取込まれた後、
エミユレーシヨン用RAM３２に格納されたプロ
グラムで被試験機器３６を動作させる。動作は、
キーボード３０から指令信号を入力して数ステツ
プずつ動作させる。その間の動作不良に対して
は、キーボード３０からプログラムをマニユアル
で修正する。修正すべきプログラムリストは、コ
ントローラ３１によりCRT３５に表示される。
従つて、操作者はCRT３５に表示されたプログ
ラムシーケンスを見ながらプログラムを修正する
ことができる。
外部インターフエイス回路を通じてエミユレーシ
ヨン用RAM３２に取込まれる。取込まれた後、
エミユレーシヨン用RAM３２に格納されたプロ
グラムで被試験機器３６を動作させる。動作は、
キーボード３０から指令信号を入力して数ステツ
プずつ動作させる。その間の動作不良に対して
は、キーボード３０からプログラムをマニユアル
で修正する。修正すべきプログラムリストは、コ
ントローラ３１によりCRT３５に表示される。
従つて、操作者はCRT３５に表示されたプログ
ラムシーケンスを見ながらプログラムを修正する
ことができる。
このとき、コントローラ３１は、修正されたプ
ログラムの番地を修正管理メモリ３３に格納す
る。第３図は、この修正管理メモリとエミユレー
シヨン用RAMの対応関係を示す図である。同図
において、第１図と同一のものは同一の番号を付
して示す。同図の１１が前記した修正管理メモリ
である。該修正用管理メモリの縦方向の容量は、
エミユレーシヨン用RAMのそれと同じにとつて
ある。修正箇所P1〜P3を修正したときは、当該
プログラム番地が修正管理メモリ１１の対応する
位置に書込まれることになる。図中の“１”はプ
ログラム番地が書込まれたことを従つて修正が行
われたことを示す。“０”は、まだ修正が行われ
ていないことを示している。
ログラムの番地を修正管理メモリ３３に格納す
る。第３図は、この修正管理メモリとエミユレー
シヨン用RAMの対応関係を示す図である。同図
において、第１図と同一のものは同一の番号を付
して示す。同図の１１が前記した修正管理メモリ
である。該修正用管理メモリの縦方向の容量は、
エミユレーシヨン用RAMのそれと同じにとつて
ある。修正箇所P1〜P3を修正したときは、当該
プログラム番地が修正管理メモリ１１の対応する
位置に書込まれることになる。図中の“１”はプ
ログラム番地が書込まれたことを従つて修正が行
われたことを示す。“０”は、まだ修正が行われ
ていないことを示している。
再び第２図に戻つて、エミユレーシヨン用
RAM３２の内容をCRT３５へリスト表示させる
場合、あるいは実行中のプログラムをCRT３５
へ表示させる場合、修正管理メモリ３３の内容を
参照した後表示させる。このとき、プログラムリ
ストのわきに、既に修正が行われたかどうかを示
す符号が付される。符号の種類としては、区別が
つくようなものであればどのようなものであつて
もよい。
RAM３２の内容をCRT３５へリスト表示させる
場合、あるいは実行中のプログラムをCRT３５
へ表示させる場合、修正管理メモリ３３の内容を
参照した後表示させる。このとき、プログラムリ
ストのわきに、既に修正が行われたかどうかを示
す符号が付される。符号の種類としては、区別が
つくようなものであればどのようなものであつて
もよい。
このような識別表示は、新たにROM又は他の
インターフエイスから新たなプログラムがエミユ
レーシヨン用RAM３２に取込まれるまで、当該
プログラム番地に付随して行われる。例えば、一
時的に内蔵の二次メモリ３４に記憶し再生した時
にも識別表示が行われる。このように、修正管理
メモリを設けてプログラム修正の履歴を記憶し、
それを必要に応じて表示することができるように
すると、ソースプログラムから変更した箇所を明
瞭に識別することができるのでプログラムの修正
リストとの対応をつけやすくなる。従つて、プロ
グラム修正をまとめて一度に再アセンブルできる
ためデバツグソースプログラムの再修正の繰り返
しを少くすることができる。
インターフエイスから新たなプログラムがエミユ
レーシヨン用RAM３２に取込まれるまで、当該
プログラム番地に付随して行われる。例えば、一
時的に内蔵の二次メモリ３４に記憶し再生した時
にも識別表示が行われる。このように、修正管理
メモリを設けてプログラム修正の履歴を記憶し、
それを必要に応じて表示することができるように
すると、ソースプログラムから変更した箇所を明
瞭に識別することができるのでプログラムの修正
リストとの対応をつけやすくなる。従つて、プロ
グラム修正をまとめて一度に再アセンブルできる
ためデバツグソースプログラムの再修正の繰り返
しを少くすることができる。
以上の説明では、プログラムの修正番地を記憶
する場合について説明したが、修正した日時も記
憶させることができる。このようにすれば、更に
修正管理を徹底させることができる。この場合、
日時を管理するタイマを装置に内蔵させる必要が
ある。また、その時点までに修正を行つた部分の
選択表示及びプリントを行わせるようにすること
もできる。この場合、プログラムの変更作業が更
に確実に行える。なお、このリストをプリントす
る際に、修正箇所がプログラムのどこに位置する
かを明らかにするため、その修正箇所の前後のア
ドレスとプログラムも併せてプリントすることが
できる。
する場合について説明したが、修正した日時も記
憶させることができる。このようにすれば、更に
修正管理を徹底させることができる。この場合、
日時を管理するタイマを装置に内蔵させる必要が
ある。また、その時点までに修正を行つた部分の
選択表示及びプリントを行わせるようにすること
もできる。この場合、プログラムの変更作業が更
に確実に行える。なお、このリストをプリントす
る際に、修正箇所がプログラムのどこに位置する
かを明らかにするため、その修正箇所の前後のア
ドレスとプログラムも併せてプリントすることが
できる。
以上、詳細に説明したように、本発明によれば
エミユレーシヨン用RAMに取り込まれたプログ
ラムシーケンスの誤りをマニユアルで修正した場
合にその修正したという履歴を記憶する修正管理
メモリを設けて、ソースリストとの対応をつけや
すくしてデバツグの繰り返しを少くすることがで
きμPアナライザを実現することができる。
エミユレーシヨン用RAMに取り込まれたプログ
ラムシーケンスの誤りをマニユアルで修正した場
合にその修正したという履歴を記憶する修正管理
メモリを設けて、ソースリストとの対応をつけや
すくしてデバツグの繰り返しを少くすることがで
きμPアナライザを実現することができる。
第１図、第３図はデバツグのサイクルを示す
図、第２図は本発明の一実施例を示す構成図であ
る。 １…μPアナライザ、２，３６…被試験機器、
３…修正リスト、４…クロスアセンブラ装置、５
…オブジエクトテープ、６…ROM書込器、１
０，３２…エミユレーシヨン用RAM、１１，３
３…修正管理メモリ、２０…μP、２１…ROM、
３０…キーボード、３１…コントローラ、３４…
２次メモリ、３５…CRT。
図、第２図は本発明の一実施例を示す構成図であ
る。 １…μPアナライザ、２，３６…被試験機器、
３…修正リスト、４…クロスアセンブラ装置、５
…オブジエクトテープ、６…ROM書込器、１
０，３２…エミユレーシヨン用RAM、１１，３
３…修正管理メモリ、２０…μP、２１…ROM、
３０…キーボード、３１…コントローラ、３４…
２次メモリ、３５…CRT。
Claims (1)
- 【特許請求の範囲】 １ 被試験機器に内蔵されているプログラムの内
容をいつたんエミユレーシヨン用のRAMに取り
込み、取り込んだ内容を処理して不良シーケンス
を検出するマイクロプロセツサアナライザにおい
て、 前記エミユレーシヨン用RAMに取り込まれた
シーケンス中の誤りを手動修正したときに、修正
したという履歴を記憶しておくための修正管理メ
モリと、 修正管理メモリの内容を表示する場合に当該プ
ログラムリストのわきに前記履歴に基づいて修正
が行われたかどうかを示す符号を付して表示する
手段と を具備したことを特徴とするマイクロプロセツサ
アナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118640A JPS5819962A (ja) | 1981-07-29 | 1981-07-29 | マイクロプロセツサアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56118640A JPS5819962A (ja) | 1981-07-29 | 1981-07-29 | マイクロプロセツサアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5819962A JPS5819962A (ja) | 1983-02-05 |
| JPS6365982B2 true JPS6365982B2 (ja) | 1988-12-19 |
Family
ID=14741540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56118640A Granted JPS5819962A (ja) | 1981-07-29 | 1981-07-29 | マイクロプロセツサアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819962A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537345B2 (ja) * | 1974-04-24 | 1978-03-16 | ||
| JPS55163697A (en) * | 1979-06-05 | 1980-12-19 | Mitsubishi Electric Corp | Memory device |
| JPS5676853A (en) * | 1979-11-27 | 1981-06-24 | Omron Tateisi Electronics Co | Program debug device |
-
1981
- 1981-07-29 JP JP56118640A patent/JPS5819962A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5819962A (ja) | 1983-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
| JP2882192B2 (ja) | 印字装置 | |
| US20100312541A1 (en) | Program test device and program | |
| US7149943B2 (en) | System for flexible embedded Boundary Scan testing | |
| CN103678099B (zh) | 一种实现硬件平台与软件平台通讯的方法以及装置 | |
| JPS6365982B2 (ja) | ||
| US6125456A (en) | Microcomputer with self-diagnostic unit | |
| CA2193466C (en) | Game apparatus and method for debugging game program | |
| JP3315266B2 (ja) | 自己診断状況表示方式 | |
| JP4569011B2 (ja) | プログラマブルコントローラ及びその周辺装置 | |
| JPS6220579B2 (ja) | ||
| JPS63285633A (ja) | 情報処理装置システム | |
| JPH01162094A (ja) | ボタン電話装置 | |
| JPH0311432A (ja) | 情報処理装置の試験方式 | |
| JPH0353303A (ja) | プログラマブルコントローラのプログラム入力装置 | |
| JPH01177616A (ja) | キー操作手順記憶方式 | |
| JPS61138184A (ja) | テストプログラムによる試験機ハ−ドウエア確認方式 | |
| JPS63641A (ja) | 命令の入力方式 | |
| JPS629937B2 (ja) | ||
| JPH07147607A (ja) | 試験プログラムによる装置局データ自動作成方法 | |
| JP2002312188A (ja) | Ｒｏｍ制御装置 | |
| JPH03159774A (ja) | プリンタ | |
| JPS62103701A (ja) | シ−ケンス制御装置の再起動制御方法 | |
| JPH06168156A (ja) | ロボット用制御プログラムの検査方法および装置 | |
| JPH07333293A (ja) | パッケージ試験方式 |