JPS6366451B2 - - Google Patents
Info
- Publication number
- JPS6366451B2 JPS6366451B2 JP16176782A JP16176782A JPS6366451B2 JP S6366451 B2 JPS6366451 B2 JP S6366451B2 JP 16176782 A JP16176782 A JP 16176782A JP 16176782 A JP16176782 A JP 16176782A JP S6366451 B2 JPS6366451 B2 JP S6366451B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- loss
- equalized
- capacitor
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/02—Manually-operated control
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Amplifiers (AREA)
Description
この発明はスイツチトキヤパシタフイルタを用
いて線路損失を補償すると共に波形整形を行なう
等化増幅回路に関するものである。 ＜従来技術＞ 信号伝送における線路損失は一般に第１図に示
すように周波数ｆの平方根にほゞ比例し、かつ線
路の長さが長くなるほど同一周波数の損失が大き
くなる。第１図ではパラメータは線路の長さを示
し、l1＞l2＞l3である。このような線路損失をス
イツチトキヤパシタフイルタ（以下SCFと呼ぶ）
を用いて等化するためには一般に第２図に示すよ
うな構成がとられていた。線路損失補償用SCF１
００に波形整形用SCF２００が信号入力端子１及
び等化波形出力端子２間に縦続接続される。線路
損失補償用SCF１００において入力端子１は容量
素子６を通じて演算増幅器A1の反転入力側に接
続されると共にアナログスイツチS1，S2により容
量素子５が入力端子１及び演算増幅器A1の反転
入力側に接続され、この容量素子５の両端はスイ
ツチS1，S2により接地側に切替え接続することが
できる。演算増幅器A1の反転入力側及び出力側
間に容量素子４が接続されると共に、これらの間
にアナログスイツチS3，S4で容量素子７が接続さ
れ、またスイツチS3，S4を切替えて容量素子７の
両端を接地することができるようにされている。
演算増幅器A1の非反転入力側は接地され、出力
側は出力端子３に接続される。波形整形用SCF２
００において、線路損失補償用SCF１００の出力
端子３が容量素子１０を通じて演算増幅器A2の
反転入力側に接続され、容量素子９の一端はアナ
ログスイツチS5により端子３と演算増幅器A2の
反転入力側とに切替え接続され、他端は接地され
る。演算増幅器A2の反転入力側及び出力側間に
容量素子８が接続され、またこれら間に容量素子
１１の両端がアナログスイツチS6，S7により接続
されたり、接地される。演算増幅器A2の非反転
入力側は接地され、出力側は出力端子２に接続さ
れる。 なお第２図は１次のSCFで実現した例である
が、２次以上の高次のSCFで実現することも可能
である。 第２図の端子１から入力したサンプルホールド
された波形は、サンプリングクロツクと同期して
アナログスイツチS1〜S4がφ側、側に交互に切
り換えられて、線路損失補償用SCF１００で積分
され、端子３に出力される。端子１の入力電圧を
Vi、端子３の出力電圧をV3、容量素子４〜７の
容量値をC4〜C7、サンプリングクロツク周波数
をfsとすると、線路損失補償用SCF１００の伝達
関数は次式のようになる。 V3／Vi＝−（C5／C4＋C6／C4）−C6／C4Z-1／（１＋C
7／C4）−Z-1 Ｚ＝exp（j2πｆ／fs） (1) 容量値C5〜C7を変化させることにより任意の
極、零点、最大利得を得ることができる。容量値
C5〜C7が各種の容量５〜７をそれぞれ用意し、
スイツチでこれら容量素子を切り換えて使用する
ことにより第１図に示すような各種の線路損失を
等化することが可能となる。 また波形整形用SCF２００は低域通過フイルタ
として構成され、端子３の電圧はサンプリングク
ロツクと同期してスイツチS5〜S7がφ側、側に
交互に切り換えられて波形整形用SCF１００で積
分され、端子２に出力される。端子３の電圧V3
と端子２の出力V0の間の伝達関数は容量素子８
〜１１の容量値をC8〜C11とし、サンプリングク
ロツクの周波数をfsとすると次式で表わされる。 V0／V3＝−C10／C8＋（C9／C8−C10／C8）Z-1／（
１＋C11／C8）−Z-1 Ｚ＝exp（j2πｆ／fs） (2) 容量値C9〜C11を選択することにより、低域通
過フイルタのしや断周波数を変えることができる
ため、伝送速度にあわせたしや断周波数を選ぶこ
とができる。 ｍ種類の伝送速度に対して、最大Ｇデシベルの
線路損失を等化するため、従来は第２図中の容量
素子５〜７に対しては第３図に示すような形で、
また第２図の容量素子９〜１１に対しては第４図
に示すような形で実現し、それぞれの線路損失特
性を等化していた。最大損失Ｇデシベルを△Ｇデ
シベルステツプで等化することを考えると、各伝
送速度に対して等化すべき周波数特性の数ｎは次
式で示される。 ｎ＝Ｇ／△Ｇ (3) 第３図において、１番目の伝送速度に対してｎ
通りの線路等化特性を得るため、あらかじめC11
〜C1oのｎ個の容量素子からなる容量素子群を用
意し、それらの容量素子をその両端に対となつて
設けられたアナログスイツチS11〜S1oで切り換え
て実現する。またｍ種類の伝送速度に対して適用
するためには前記容量素子群をｍ組用意すればよ
い。このとき端子２１，２２の間の容量CTは CT＝n 〓q1 o 〓r=1 kqrCqr (4) たゞし、kqrは対となつたアナログスイツチSqr
が導通状態のとき１、非導通状態のとき０であ
る。 波形整形用SCF２００については伝送速度ごと
に低域通過フイルタのしや断周波数を変えればよ
い。そのため第４図においてｍ個の容量素子C1
〜Cnをあらかじめ用意しておき、伝送速度に応
じて容量素子の両端に対となつて設けられたアナ
ログスイツチSW1〜SWnで切り換え、しや断周
波数をかえることにより実現する。第３図、第４
図に示した方法を用いた場合の線路損失補償SCF
１００、波形整形フイルタ２００及び第２図の入
力端子１から等化波形出力端子２までの総合の周
波数特性を第５図に示す。第５図は２種類の伝送
速度に対して適用できるようにした場合の周波数
特性であり、１番目の伝送速度の特性を実線で、
２番目の伝送速度の特性を点線で示し、Ａは線路
損失補償用SCF１００、Ｂは波形整形用SCF２０
０、Ｃは総合の各周波数特性である。 第３図、第４図に示した方法でｍ種類の伝送速
度に対してそれぞれｎ通りの線路長の損失を等化
するための全容量素子の個数NTは NT＝α・ｍ・ｎ＋βm (4) たゞし、αは線路損失補償用SCF１００の積分
容量素子以外の容量素子の数、βは波形整形用
SCF２００の積分容量素子以外の容量素子の数で
ある。(4)式より明らかなように第３図、第４図に
よる従来回路では適用する伝送速度の数ｍが増え
るとそれに比例して容量素子の数を増やさなけれ
ばならないため、これをLSI化する場合にはチツ
プ占有面積が増大する欠点があつた。また第３
図、第４図に示したように容量素子の数と同数組
のアナログスイツチが付加されているため、その
浮遊容量が大きくなり特性が劣化し、高精度な等
化が困難となる欠点があつた。 ＜発明の目的＞ この発明はこれら欠点を除去し、LSI化を図つ
た場合、高精度かつチツプ占有面積の小さな等化
増幅回路を提供するものである。 ＜実施例＞ 第６図はこの発明の実施例を示し、第２図の場
合と同様に線路損失補償用SCF１００と波形整形
用SCF２００とが信号入力端子１と等化波形出力
端子２との間に縦続接続される。容量素子５とし
て容量素子C51〜C5oがアナログスイツチで選択的
に接続され、同様に容量素子６，７，９，１０，
１１はそれぞれ容量素子がアナログスイツチで選
択的に接続される。 線路補償用SCF１００、波形整形用SCF２００
の伝達関数は容量素子群５〜７，９〜１１の容量
値をCi（ｉ＝５〜７、９〜11）とすると、それぞ
れ前出の式(1)、式(2)であらわされる。またこのと
きCiは次式で表わされる。 Ci＝ 〓q kiqCiq（ｉ＝５〜７、９〜11） (5) この実施例では線路損失補償用SCF１００を構
成する容量素子群５〜７の容量値Ciq（ｉ＝５〜
７、ｑ＝１〜ｎ、ｋ、ｌ、…）を以下に示すよう
に決める。以下の説明ではｍ種類の伝送速度に対
して、すべて等化すべき最大損失をＧデシベル、
等化ステツプを△Ｇデシベルとするが、同様にし
て等化すべき最大損失、等化ステツプが伝送速度
ごとに変わる場合にも適用できる。また最も高周
波域まで等化すべき伝送速度のものを第１の伝送
速度と呼び、第ｍ番目に高周波域まで等化すべき
伝送速度のものを第ｍの伝送速度と呼ぶ。 (1) まず第１の伝送速度に対して△Ｇステツプで
等化するためｎ個（ｎ＝Ｇ／△Ｇ）の容量素子を 用意する。 (2) 次に第１の伝送速度の周波数特性で第２伝送
速度の周波数特性を等化できない分について容
量素子５〜７に対する容量素子を用意する。第
２の伝送速度で等化すべき最大周波数が、第１
の伝送速度で等化すべき最大周波数の１／P2
であるとすると、一般に線路損失は周波数の平
方根にほゞ比例するため第１の伝送速度を等化
する周波数特性で第２の伝送速度の最大線路損
失Ｇの１／√2までを等化できる。そのため
第２の伝送速度で未等化の損失範囲Ｇ／√2
〜Ｇまでを等化するための容量素子を用意す
る。新たに用意すべき容量素子の数をN2とす
ると次式で表わされる。 (3) 以下第３〜第ｍの伝送速度についても同様に
第（ｑ−１）番目（ｑ＝３〜ｍ）までの周波数
特性で未等化の部分を△Ｇデシベル以下のステ
ツプで等化できるように容量素子を用意する。 波形整形用SCF２００については伝送速度ごと
に低域通過フイルタのしや断周波数を変えればよ
いため、第６図に示したように容量素子群９〜１
１にあらかじめｍ個ずつの容量素子Cir（ｉ＝９〜
11、ｒ＝１〜ｍ）を用意しておき、容量素子Cir
の両端に対となつて設けられたアナログスイツチ
Sir（ｉ＝９〜11、ｒ＝１〜ｍ）で切り換えてｍ種
類のしや断周波数を得る。 この実施例を用いた場合の線路損失補償用SCF
（第６図１００）、波形整形用SCF（第６図２００）
及び第６図の入力端子１から等化波形出力端子２
までの総合の周波数特性をそれぞれ第７図に示
す。第７図は２種類の伝送速度に対して適用でき
るようにした場合の例であり、Ａは線路損失補償
用SCF、Ｂは波形整形用SCF、Ｃは総合の周波数
特性である。 第ｑ番目の伝送速度で等化すべき最大周波数が
第１の伝送速度で等化すべき最大周波数の１／
Prであるとし、線路損失補償用SCF１００及び
波形整形用SCF２００の積分容量素子以外の容量
素子の数をそれぞれα，βとすると、ｍ種類の伝
送速度に対して、△Ｇデシベル以下のステツプで
線路損失を等化するための積分容量素子以外の全
容量素子の個数NTは次式で表わされる。 ＜効果＞ この実施例では線路損失補償用SCF１００に必
要とする容量素子の数が適用対象となる伝送速度
の数ｍに比例して増加させる必要がないため、従
来よりも少ない容量素子の数、少ないアナログス
イツチの数で複数の伝送速度の等化増幅器として
機能させることができる。 一例として２種類及び３種類の伝送速度に適用
可能とした場合の容量素子及びアナログスイツチ
の必要とする組数を表１に示す。
いて線路損失を補償すると共に波形整形を行なう
等化増幅回路に関するものである。 ＜従来技術＞ 信号伝送における線路損失は一般に第１図に示
すように周波数ｆの平方根にほゞ比例し、かつ線
路の長さが長くなるほど同一周波数の損失が大き
くなる。第１図ではパラメータは線路の長さを示
し、l1＞l2＞l3である。このような線路損失をス
イツチトキヤパシタフイルタ（以下SCFと呼ぶ）
を用いて等化するためには一般に第２図に示すよ
うな構成がとられていた。線路損失補償用SCF１
００に波形整形用SCF２００が信号入力端子１及
び等化波形出力端子２間に縦続接続される。線路
損失補償用SCF１００において入力端子１は容量
素子６を通じて演算増幅器A1の反転入力側に接
続されると共にアナログスイツチS1，S2により容
量素子５が入力端子１及び演算増幅器A1の反転
入力側に接続され、この容量素子５の両端はスイ
ツチS1，S2により接地側に切替え接続することが
できる。演算増幅器A1の反転入力側及び出力側
間に容量素子４が接続されると共に、これらの間
にアナログスイツチS3，S4で容量素子７が接続さ
れ、またスイツチS3，S4を切替えて容量素子７の
両端を接地することができるようにされている。
演算増幅器A1の非反転入力側は接地され、出力
側は出力端子３に接続される。波形整形用SCF２
００において、線路損失補償用SCF１００の出力
端子３が容量素子１０を通じて演算増幅器A2の
反転入力側に接続され、容量素子９の一端はアナ
ログスイツチS5により端子３と演算増幅器A2の
反転入力側とに切替え接続され、他端は接地され
る。演算増幅器A2の反転入力側及び出力側間に
容量素子８が接続され、またこれら間に容量素子
１１の両端がアナログスイツチS6，S7により接続
されたり、接地される。演算増幅器A2の非反転
入力側は接地され、出力側は出力端子２に接続さ
れる。 なお第２図は１次のSCFで実現した例である
が、２次以上の高次のSCFで実現することも可能
である。 第２図の端子１から入力したサンプルホールド
された波形は、サンプリングクロツクと同期して
アナログスイツチS1〜S4がφ側、側に交互に切
り換えられて、線路損失補償用SCF１００で積分
され、端子３に出力される。端子１の入力電圧を
Vi、端子３の出力電圧をV3、容量素子４〜７の
容量値をC4〜C7、サンプリングクロツク周波数
をfsとすると、線路損失補償用SCF１００の伝達
関数は次式のようになる。 V3／Vi＝−（C5／C4＋C6／C4）−C6／C4Z-1／（１＋C
7／C4）−Z-1 Ｚ＝exp（j2πｆ／fs） (1) 容量値C5〜C7を変化させることにより任意の
極、零点、最大利得を得ることができる。容量値
C5〜C7が各種の容量５〜７をそれぞれ用意し、
スイツチでこれら容量素子を切り換えて使用する
ことにより第１図に示すような各種の線路損失を
等化することが可能となる。 また波形整形用SCF２００は低域通過フイルタ
として構成され、端子３の電圧はサンプリングク
ロツクと同期してスイツチS5〜S7がφ側、側に
交互に切り換えられて波形整形用SCF１００で積
分され、端子２に出力される。端子３の電圧V3
と端子２の出力V0の間の伝達関数は容量素子８
〜１１の容量値をC8〜C11とし、サンプリングク
ロツクの周波数をfsとすると次式で表わされる。 V0／V3＝−C10／C8＋（C9／C8−C10／C8）Z-1／（
１＋C11／C8）−Z-1 Ｚ＝exp（j2πｆ／fs） (2) 容量値C9〜C11を選択することにより、低域通
過フイルタのしや断周波数を変えることができる
ため、伝送速度にあわせたしや断周波数を選ぶこ
とができる。 ｍ種類の伝送速度に対して、最大Ｇデシベルの
線路損失を等化するため、従来は第２図中の容量
素子５〜７に対しては第３図に示すような形で、
また第２図の容量素子９〜１１に対しては第４図
に示すような形で実現し、それぞれの線路損失特
性を等化していた。最大損失Ｇデシベルを△Ｇデ
シベルステツプで等化することを考えると、各伝
送速度に対して等化すべき周波数特性の数ｎは次
式で示される。 ｎ＝Ｇ／△Ｇ (3) 第３図において、１番目の伝送速度に対してｎ
通りの線路等化特性を得るため、あらかじめC11
〜C1oのｎ個の容量素子からなる容量素子群を用
意し、それらの容量素子をその両端に対となつて
設けられたアナログスイツチS11〜S1oで切り換え
て実現する。またｍ種類の伝送速度に対して適用
するためには前記容量素子群をｍ組用意すればよ
い。このとき端子２１，２２の間の容量CTは CT＝n 〓q1 o 〓r=1 kqrCqr (4) たゞし、kqrは対となつたアナログスイツチSqr
が導通状態のとき１、非導通状態のとき０であ
る。 波形整形用SCF２００については伝送速度ごと
に低域通過フイルタのしや断周波数を変えればよ
い。そのため第４図においてｍ個の容量素子C1
〜Cnをあらかじめ用意しておき、伝送速度に応
じて容量素子の両端に対となつて設けられたアナ
ログスイツチSW1〜SWnで切り換え、しや断周
波数をかえることにより実現する。第３図、第４
図に示した方法を用いた場合の線路損失補償SCF
１００、波形整形フイルタ２００及び第２図の入
力端子１から等化波形出力端子２までの総合の周
波数特性を第５図に示す。第５図は２種類の伝送
速度に対して適用できるようにした場合の周波数
特性であり、１番目の伝送速度の特性を実線で、
２番目の伝送速度の特性を点線で示し、Ａは線路
損失補償用SCF１００、Ｂは波形整形用SCF２０
０、Ｃは総合の各周波数特性である。 第３図、第４図に示した方法でｍ種類の伝送速
度に対してそれぞれｎ通りの線路長の損失を等化
するための全容量素子の個数NTは NT＝α・ｍ・ｎ＋βm (4) たゞし、αは線路損失補償用SCF１００の積分
容量素子以外の容量素子の数、βは波形整形用
SCF２００の積分容量素子以外の容量素子の数で
ある。(4)式より明らかなように第３図、第４図に
よる従来回路では適用する伝送速度の数ｍが増え
るとそれに比例して容量素子の数を増やさなけれ
ばならないため、これをLSI化する場合にはチツ
プ占有面積が増大する欠点があつた。また第３
図、第４図に示したように容量素子の数と同数組
のアナログスイツチが付加されているため、その
浮遊容量が大きくなり特性が劣化し、高精度な等
化が困難となる欠点があつた。 ＜発明の目的＞ この発明はこれら欠点を除去し、LSI化を図つ
た場合、高精度かつチツプ占有面積の小さな等化
増幅回路を提供するものである。 ＜実施例＞ 第６図はこの発明の実施例を示し、第２図の場
合と同様に線路損失補償用SCF１００と波形整形
用SCF２００とが信号入力端子１と等化波形出力
端子２との間に縦続接続される。容量素子５とし
て容量素子C51〜C5oがアナログスイツチで選択的
に接続され、同様に容量素子６，７，９，１０，
１１はそれぞれ容量素子がアナログスイツチで選
択的に接続される。 線路補償用SCF１００、波形整形用SCF２００
の伝達関数は容量素子群５〜７，９〜１１の容量
値をCi（ｉ＝５〜７、９〜11）とすると、それぞ
れ前出の式(1)、式(2)であらわされる。またこのと
きCiは次式で表わされる。 Ci＝ 〓q kiqCiq（ｉ＝５〜７、９〜11） (5) この実施例では線路損失補償用SCF１００を構
成する容量素子群５〜７の容量値Ciq（ｉ＝５〜
７、ｑ＝１〜ｎ、ｋ、ｌ、…）を以下に示すよう
に決める。以下の説明ではｍ種類の伝送速度に対
して、すべて等化すべき最大損失をＧデシベル、
等化ステツプを△Ｇデシベルとするが、同様にし
て等化すべき最大損失、等化ステツプが伝送速度
ごとに変わる場合にも適用できる。また最も高周
波域まで等化すべき伝送速度のものを第１の伝送
速度と呼び、第ｍ番目に高周波域まで等化すべき
伝送速度のものを第ｍの伝送速度と呼ぶ。 (1) まず第１の伝送速度に対して△Ｇステツプで
等化するためｎ個（ｎ＝Ｇ／△Ｇ）の容量素子を 用意する。 (2) 次に第１の伝送速度の周波数特性で第２伝送
速度の周波数特性を等化できない分について容
量素子５〜７に対する容量素子を用意する。第
２の伝送速度で等化すべき最大周波数が、第１
の伝送速度で等化すべき最大周波数の１／P2
であるとすると、一般に線路損失は周波数の平
方根にほゞ比例するため第１の伝送速度を等化
する周波数特性で第２の伝送速度の最大線路損
失Ｇの１／√2までを等化できる。そのため
第２の伝送速度で未等化の損失範囲Ｇ／√2
〜Ｇまでを等化するための容量素子を用意す
る。新たに用意すべき容量素子の数をN2とす
ると次式で表わされる。 (3) 以下第３〜第ｍの伝送速度についても同様に
第（ｑ−１）番目（ｑ＝３〜ｍ）までの周波数
特性で未等化の部分を△Ｇデシベル以下のステ
ツプで等化できるように容量素子を用意する。 波形整形用SCF２００については伝送速度ごと
に低域通過フイルタのしや断周波数を変えればよ
いため、第６図に示したように容量素子群９〜１
１にあらかじめｍ個ずつの容量素子Cir（ｉ＝９〜
11、ｒ＝１〜ｍ）を用意しておき、容量素子Cir
の両端に対となつて設けられたアナログスイツチ
Sir（ｉ＝９〜11、ｒ＝１〜ｍ）で切り換えてｍ種
類のしや断周波数を得る。 この実施例を用いた場合の線路損失補償用SCF
（第６図１００）、波形整形用SCF（第６図２００）
及び第６図の入力端子１から等化波形出力端子２
までの総合の周波数特性をそれぞれ第７図に示
す。第７図は２種類の伝送速度に対して適用でき
るようにした場合の例であり、Ａは線路損失補償
用SCF、Ｂは波形整形用SCF、Ｃは総合の周波数
特性である。 第ｑ番目の伝送速度で等化すべき最大周波数が
第１の伝送速度で等化すべき最大周波数の１／
Prであるとし、線路損失補償用SCF１００及び
波形整形用SCF２００の積分容量素子以外の容量
素子の数をそれぞれα，βとすると、ｍ種類の伝
送速度に対して、△Ｇデシベル以下のステツプで
線路損失を等化するための積分容量素子以外の全
容量素子の個数NTは次式で表わされる。 ＜効果＞ この実施例では線路損失補償用SCF１００に必
要とする容量素子の数が適用対象となる伝送速度
の数ｍに比例して増加させる必要がないため、従
来よりも少ない容量素子の数、少ないアナログス
イツチの数で複数の伝送速度の等化増幅器として
機能させることができる。 一例として２種類及び３種類の伝送速度に適用
可能とした場合の容量素子及びアナログスイツチ
の必要とする組数を表１に示す。
【表】
こゝで第２の伝送速度で等化すべき最大周波数
は第１の伝送速度の１／２、第３の伝送速度で等
化すべき最大周波数は第３の伝送速度の１／３と
し、式(4)、式(6)におけるパラメータでＧ＝40dB、
△Ｇ＝2dB、ｎ＝20、α＝３、β＝３とした。表
１の例の場合、この実施例を用いれば20〜40％程
度の容量素子の数の低減が可能であり、同様にし
て前記パラメータPr，Ｇ，△Ｇ，α，βが異な
る場合についてもこの実施例によれば容量素子及
びアナログスイツチの数の低減が可能である。 以上説明したように、この発明によれば従来と
比べ少ない容量素子数、アナログスイツチ数で複
数の伝送速度に適用できるSCF化等化増幅回路を
構成でき、集積回路化を図つた場合、占有面積の
低減を図れる利点がある。またこの発明ではアナ
ログスイツチ配線を少なくできるため、浮遊容量
による精度劣化が小さく、高精度な等化が可能な
利点がある。
は第１の伝送速度の１／２、第３の伝送速度で等
化すべき最大周波数は第３の伝送速度の１／３と
し、式(4)、式(6)におけるパラメータでＧ＝40dB、
△Ｇ＝2dB、ｎ＝20、α＝３、β＝３とした。表
１の例の場合、この実施例を用いれば20〜40％程
度の容量素子の数の低減が可能であり、同様にし
て前記パラメータPr，Ｇ，△Ｇ，α，βが異な
る場合についてもこの実施例によれば容量素子及
びアナログスイツチの数の低減が可能である。 以上説明したように、この発明によれば従来と
比べ少ない容量素子数、アナログスイツチ数で複
数の伝送速度に適用できるSCF化等化増幅回路を
構成でき、集積回路化を図つた場合、占有面積の
低減を図れる利点がある。またこの発明ではアナ
ログスイツチ配線を少なくできるため、浮遊容量
による精度劣化が小さく、高精度な等化が可能な
利点がある。
第１図は線路損失の周波数特性曲線図、第２図
はSCFを用いた等化増幅回路の一般的な構成例を
示す回路図、第３図及び第４図はそれぞれ複数の
伝送速度に対して適用可能な等化増幅回路に用い
られる従来の容量素子群の構成を示す図、第５図
は第３図及び第４図の構成を用いた場合の周波数
特性例を示す図、第６図はこの発明の実施例を示
す回路図、第７図は第６図の回路の周波数特性例
を示す図である。 １００：線路損失補償用SCF、２００：波形整
形用SCF、１：信号入力端子、２：等化波形出力
端子、３：線路損失補償用SCF出力端子、４〜１
１：容量素子、A1，A2：演算増幅器、S1〜S7：
アナログスイツチ、Cij（ｉ＝５〜７、９〜11、ｊ
＝１〜ｎ）：容量、Sij（ｉ＝５〜７、９〜11、ｊ
＝１〜ｎ）：アナログスイツチ。
はSCFを用いた等化増幅回路の一般的な構成例を
示す回路図、第３図及び第４図はそれぞれ複数の
伝送速度に対して適用可能な等化増幅回路に用い
られる従来の容量素子群の構成を示す図、第５図
は第３図及び第４図の構成を用いた場合の周波数
特性例を示す図、第６図はこの発明の実施例を示
す回路図、第７図は第６図の回路の周波数特性例
を示す図である。 １００：線路損失補償用SCF、２００：波形整
形用SCF、１：信号入力端子、２：等化波形出力
端子、３：線路損失補償用SCF出力端子、４〜１
１：容量素子、A1，A2：演算増幅器、S1〜S7：
アナログスイツチ、Cij（ｉ＝５〜７、９〜11、ｊ
＝１〜ｎ）：容量、Sij（ｉ＝５〜７、９〜11、ｊ
＝１〜ｎ）：アナログスイツチ。
Claims (1)
- １ 信号伝送路の線路損失及び歪を適応的に補償
するPCM信号用AGC等化器を、線路の持つ√
ｆ損失特性（周波数ｆにおける損失が√に比例
する）を補償するため、√特性に近似した離散
的な複数の利得特性を有し、これら特性を半導体
スイツチとキヤパシタと演算増幅器からなるスイ
ツチトキヤパシタ回路で構成し、前記複数の離散
的特性を、使用するキヤパシタをスイツチで切り
換えて実現する損失等化器と、スイツチトキヤ
パシタ回路で構成し、等化の障害になる高周波成
分を取り除く波形整形用低域通過フイルタとの両
者で実現する等化増幅回路において、複数の伝送
システムに適用できるようにするため、等化すべ
き複数の伝送システムの伝送速度のうちで、最も
高い伝送速度を持つシステムの周波数範囲０〜f1
（Hz）に対し、周波数f1にて一定の利得ステツプ
△Ｇ（dB）で等化損失範囲０〜Ｇ（dB）を等化す
るための第一のキヤパシタ群と、２番目に高い伝
送速度のシステムの周波数範囲０〜f2（Hz）に対
して上記第一のキヤパシタ群で等化不可能な損失
範囲、即ち周波数f2にて損失Ｇ／√1〜Ｇ（dB）
を周波数f2にて一定の利得ステツプ△Ｇ（dB）で
等化する第二のキヤパシタ群と、以下ｉ番目に高
い伝送速度のシステムの周波数範囲０〜fi（Hz）
に対し第ｉ―１番目までのキヤパシタ群で等化不
可能な損失範囲、即ち周波数fiにて損失Ｇ／√i-1
〜Ｇ（dB）を周波数fiにて一定の利得ステツプ△
Ｇ（dB）で等化する第ｉ番目のキヤパシタ群とよ
りなる損失等化器と、カツトオフ周波数がf1′，
f2′…fi′（Hz）（fk′は第ｋ番目に高い伝送速度を
持つシステムのためのカツトオフ周波数）のｉ通
りに切り換えられるように、ｉ種類のキヤパシタ
群を持つ波形整形用低域通過フイルタとからなる
等化増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16176782A JPS5950607A (ja) | 1982-09-16 | 1982-09-16 | 等化増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16176782A JPS5950607A (ja) | 1982-09-16 | 1982-09-16 | 等化増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5950607A JPS5950607A (ja) | 1984-03-23 |
| JPS6366451B2 true JPS6366451B2 (ja) | 1988-12-20 |
Family
ID=15741507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16176782A Granted JPS5950607A (ja) | 1982-09-16 | 1982-09-16 | 等化増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950607A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62167221A (ja) * | 1986-01-17 | 1987-07-23 | Showa Denko Kk | レピッドクロサイトの製造方法 |
| JP2009530897A (ja) * | 2006-03-17 | 2009-08-27 | Ｎｓｃ株式会社 | コンポジットｂｐｆおよび直交信号のフィルタリング方法 |
-
1982
- 1982-09-16 JP JP16176782A patent/JPS5950607A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5950607A (ja) | 1984-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (ja) | ユニバーサルフィルタ | |
| JP2001519107A (ja) | 自動ケーブル等化器、ａｇｃシステム、及び、ｄｃレストアラが改良された、直列デジタル・データ通信用受信機 | |
| DE102017214765A1 (de) | Digitales Siliciummikrofon mit konfigurierbarer Empfindlichkeit, konfigurierbarem Frequenzgang und konfigurierbarer Rauschübertragungsfunktion | |
| JP2008511207A (ja) | Ｑエンハンスメントを低減するための補償を備える能動ｒｃフィルタ | |
| US6184748B1 (en) | Magnitude and group delay shaping circuit in continuous-time read channel filters | |
| US6492865B1 (en) | Band pass filter from two filters | |
| JPS61198909A (ja) | スイツチトキヤパシタ自動線路等化器 | |
| JP3304359B2 (ja) | 周波数依存抵抗器 | |
| US4122417A (en) | Variable equalizer | |
| JPS6366451B2 (ja) | ||
| US4185250A (en) | Voice frequency RC active filter | |
| US4920325A (en) | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components | |
| US4315229A (en) | Bandstop filters | |
| US4764938A (en) | Circuit and method for correcting distortion in a digital audio system | |
| US5793264A (en) | LAN equalizer | |
| Perez-Aloe et al. | Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations | |
| CN116248137B (zh) | 信号接收装置及其具有模式切换机制的可编程增益放大器 | |
| CN112769412A (zh) | 一种双运放椭圆函数、反切比雪夫有源低通滤波器电路 | |
| JPS62149000A (ja) | 音声分析装置 | |
| US20250253827A1 (en) | High pass filter and acoustic device including the same | |
| JP3232856B2 (ja) | アナログフィルタ | |
| JPH0638509Y2 (ja) | 自動等化器 | |
| US6828893B2 (en) | Transformer circuit arrangement | |
| Jurišić et al. | Low-sensitivity active-rc allpole filters using optimized biquads | |
| Chen | Active Filters |