JPS636652A

JPS636652A - 情報処理システム

Info

Publication number: JPS636652A
Application number: JP15076786A
Authority: JP
Inventors: Yoshiaki Sugiyama; 良秋杉山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-06-27
Filing date: 1986-06-27
Publication date: 1988-01-12
Also published as: JPH0560624B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は主情報処理機器と優先順位をもたない複数のア
ダプタ機器とを接続して構成した情報処理システムに関
し、特にアダプタ機器と主情報処理機器との間の制御ン
こ関する。

（従来の技術）従来、この種の情報処理システトでは、要求元のアダプ
タ機器番号をデータ転送要求時に主情報処理機器によっ
て判断できず、ポーリングにより各アダプタ機ｒ　をア
クセスすることによって要求元アダプタ機器を検出し、
そのアダブタ機器が応答可能であるか否かを表わす情報
を送ってくるまで、ポーリング機能をもたせるという動
作を行っていた。

次に、図面により従来技術を詳細に説明する。

第２図は、上述の従来技術による情報処理システムを示
すブロック図である。第２図において１００，２００は
、それぞれ第１および第２のアダプタ機器である。１０
１．１０２は、それぞれ主情報処理機器（図示してない
）に対してデータ転送が可能であることを知らせるため
の第１および第２のアダプタ制御回路である。

２１．２２は、それぞれ主情報処理機器に対してデータ
転送が可能であることを知らせるための第１および第２
のアダプタ承諾回路である。

３１．３２は、それぞれアダプタ機器から主情報処理機
器に対してデータ要求を知らせるための第１および第２
のデータ要求回路である。５１゜５２はそれぞれ主情報
処理機器に対してデータ転送が不可能であることを知ら
せるための第１および第２のビジー報告回路である。ア
ダプタ制御回路１０１，１０２はそれぞれデータ要求指
示信号線１１３Ｃ，２１３Ｃによりデータ要求回路３１
．３２に接続されている。また、第１および第２のアダ
プタ制御回路Ｌｏｔ、１０２は、それぞれビジー指示信
号線１１５６．２１５６によりそれぞれ第１および第２
のビジー報告回路５１．５２に接続され、さらにアダプ
タ承諾指示信号線１１２ａ、２１２ａによりそれぞれ第
１および第２のアダプタ承諾回路２１．２２に接続され
ている。第１および第２のデータ要求回路３１．３２は
それぞれデータ要求信号線１ｆ。

２ｆにより、主情報処理機器およびそれぞれのアダプタ
制御回路１０１，１０２に接続されている。第１および
第２のビジー報告回路５１゜５２はそれぞれビジー信号
１１ｅｔ２ｅにより主情報処理機器に接続されている。

同様に、第１および第２のアダプタ承諾回路２１．２２
はそれぞれアダプタ承諾信号線１ｄ　、　２ｄにより主
情報処理機器に接続されている。

いま、第１のアダプタ機器１００および第２アダプタ機
器２００からデータ要求が送出されていて、主情報処理
機器が第１のアダプタ機器１００により選択されるもの
とすれば、主情報処理機器は第１のアダプタ機器１００
を選択すると、データ要求信号線１ｆＪこよりデータ要
求が存在することを確認する。次に、第１のアダプタ機
器１００が応答可能であるか否かの判断を待つ。このと
き、第１のアダプタ機器１００が主情報機器からの選択
に気づかなければ、主情報処理機器は待ち状態となる。

しばらく待った後、第１のアダプタ機器１００より信号
線１ｅの上のビジー信号が報告されると、主情報処理機
器は接続を拒否されたものとみなし１次の第２のアダプ
タ機器２００を新たに選択する。データ要求信号線１ｆ
によりデータ要求が存在することを知ると、主情報処理
機器は再び待ち状態となる。つまり、平均としてアダプ
タ機器の待ちループの大きさの半分に相当する時間は、
主情報処理機器の待ち時間となる。

（発明が解決しようとする問題点）上述した従来の情報処理システムにおいて、アダプタ機
器は主情報処理機器からの選択に対して受動的であり、
他のアダプタ機器の状態を知ることができないため、主
情報処理機器における待ち時間がアダプタ機器自身の待
ちループに左右されるという欠点がある。

本発明の目的は、排他強制ビジー手段を実現する論理和
ゲート回路を主情報処理機器の選択順位に対して逆方向
となるように、相互のアダプタ機器のアダプタ制御回路
間に接続することにより上記欠点を除去し、主情報処理
機器における待ち時間がアダプタ機器自身の待ちループ
に依存することがないように構成した情報処理システム
を提供することにある。

（問題点を解決するための手段）本発明による情報処理システムは、主情報処理機器と複
数のアダプタ機器とが優先順位をもたないように接続さ
れ、複数のアダプタ機器のひとつから主情報処理機器に
対してデータを転送することができるものである。

上記構成において、各アダプタ機器はアダプタ承諾回路
と、データ要求回路と、強制ビジー報告回路と、アダプ
タ制御回路と、論理和ゲート回路とを具備して構成した
ものである。

アダプタ承諾回路は、主情報処理機器に対してデータ転
送が可能であることを知らせるためのものである。

データ要求回路は、自身のデータ要求を主情報処理機器
に対して送出するためのものである。

強制ビジー報告回路は、ビジー信号および排他強制ビジ
ー信号により強制ビジー状態を主情報処理機器に知らせ
るためのものである。

アダプタ制御回路は、選択順位で前に選択された他のア
ダプタ機器に対して応答不可能であることを主情報処理
機器に報告するために排他強制ビジー信号を出力すると
ともに制御を司るためのものである。

論理和ゲート回路は、排他強制ビジー信号が主情報処理
機器の選択順位に対して逆方向になるように、アダプタ
制御回路の出力と後で選択されるアダプタ機器の排他強
制ビジー信号との間で論理和を求めるためのものである
。

（実施例）次に、本発明について図面を参照して説明する。

第１図は、本発明による情報処理システムの一実施例を
示すブロック図である。第１図において、１００，２０
０はそれぞれ第１および第２のアダプタ機器、１０１，
１０２はそれぞれ第１および第２のアダプタ機器の制御
を行うための第１および第２のアダプタ制御回路、２１
゜２２はそれぞれ主情報処理機器に対してデータ転送が
可能であることを知らせるための第１および第２のアダ
プタ承諾回路、３１．３２はそれぞれ第１および第２の
アダプタ機器１００゜２００からのデータ要求を主情報
処理機器に対して知らせるための第１および第２のデー
タ要求回路、４１．４２はそれぞれ第１および第２の強
制ビジー報告回路、６１．６２はそれぞれ第１および第
２の論理和ゲート回路である。

第１および第２のアダプタ制御回路１０１゜１０２はア
ダプタ承諾回路指示信号線１１２ａ。

２１２ａ　と、ビジー指示信号線１１４ｂ、２１４ｂと
、データ要求指示信号線１１３Ｃ，２１３Ｃとにより、
それぞれ第１および第２のアダプタ承諾回路２１．２２
と、第１および第２の強制ビジー報告回路４１．４２と
、第１および第２のデータ要求回路３１．３２とに対し
て接続されている。第１および第２の論理和回路６１．
６２はそれぞれ排他強制ビジー信号線１６４ｇ。

２６４ｇと、強制ビジー信号線１ｈ、２ｈとに対して接
続され、強制ビジー信号を出力する。

第１の強制ビジー報告回路４１は、強制ビジー信号線２
ｈおよび排他強制ビジー信号線２６４ｇから後で選択さ
れるアダプタ機器の論理和ゲート回路６２を介して第１
の強制ビジー報告回路４１に対して接続されている。

い才、第１のアダプタ機器１００および第２の機機２０
０からデータ要求が送出されていて、主情報処理機器が
第１のアダプタ機器１００により選択されるものとする
。主情報処理機器は第１のアダプタ機器１００を選択す
ると、データ要求信号線１ｆ６Ｃよりデータ要求が存在
することを確認する。次に、第１のアダプタ機器１００
が応答可能であるか否かを待つ待ち状態に入るが、第１
のアダプタ機器１００の待ちループ（こより主情報処理
機器に待ち状態が発生する。ここで第２のアダプタ機器
２００の待ちループが選択を検出しやすい場所にあり、
主情報処理機器に対して応答可能であるものとすれば、
第２のアダプタ機器２００は排他強制ビジー信号線２ｈ
を前に選択されたアダプタ機器に対して出力する。これ
により、第１のアダプタ機器１００は自己の排他強制ビ
ジー信号が出力されていなければ、主情報処理機器は第
２のアダプタ機器２００を選択することになる。第２の
アダプタ機器２００はすでに応答可能状態にあり、信号
線２ｄ上にアダプタ承諾信号を出力してデータを転送す
ることができる。

（発明の効果）以上説明したように本発明は、排他強制ビジー手段を実
現する論理和ゲート回路を主情報処理機器の選択順位に
対して逆方向になるように、相互のアダプタ機器のアダ
プタ制御回路間を接続することにより、アダプタ機器に
よる選択タイミングの検出にかける時間を他のアダプタ
機器の選択時間の範囲内とすることができ、選択タイミ
ングの検出時間が蝮いアダプタ機器との間でデータ転送
を効率よく行うことができるという効果がある。

【図面の簡単な説明】

第１図は、本発明による情報処理シヌテムの一実施例を
示すブロック図である。第２図は、従来技術による情報処理システムの一例を示
すブロック図である。１００．２００・・・アダプタ１０１．１０２・・・アダプタ制御回路２１．２２・・
・アダプタ承諾回路３１．３２・・・データ要求回路４１．４２・・・強制ビジー報告回路５１．５２・・・ビジー回路６１．６２・・・論理和ゲート回路１１２ａ、２１２ａ、１１３Ｃ，２１３Ｃ，１１４ｂ、
２１４ｂ。

Claims

【特許請求の範囲】

主情報処理機器と複数のアダプタ機器とが優先順位をも
たないように接続され、前記複数のアダプタ機器のひと
つから前記主情報処理機器に対してデータを転送するこ
とができる情報処理システムにおいて、前記アダプタ機
器のそれぞれは前記主情報処理機器に対してデータ転送
が可能であることを知らせるためのアダプタ承諾回路と
、自身のデータ要求を前記主情報処理機器に対して送出
するためのデータ要求回路と、ビジー信号および排他強
制ビジー信号により強制ビジー状態を前記主情報処理機
器に知らせるための強制ビジー報告回路と、選択順位で
前に選択された他のアダプタ機器に対して応答不可能で
あることを前記主情報処理機器に報告するために前記排
他強制ビジー信号を出力するとともに制御を司るための
アダプタ制御回路と、前記排他強制ビジー信号が前記主
情報処理機器の選択順位に対して逆方向になるように、
前記アダプタ制御回路の出力と後で選択されるアダプタ
機器の排他強制ビジー信号との間で論理和を求めるため
の論理和ゲート回路とを具備して構成したものであるこ
とを特徴とする情報処理システム。