JPS6367643A

JPS6367643A - パリテイ生成方法

Info

Publication number: JPS6367643A
Application number: JP61211864A
Authority: JP
Inventors: Yasuhiro Niwa; 丹羽　康弘; Yasuteru Takei; 泰照武居
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1986-09-09
Filing date: 1986-09-09
Publication date: 1988-03-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ディジタルデータの誤り検出などに用いる
パリティ生成方法に係り、特に、データの確度などの改
善に関する。

〔従来の技術〕

従来、ＴＶ、ＶＴＲなどの機器のチャンネル切換えなど
を遠隔操作によって行う場合、エンコーダからチャンネ
ル切換えなどの特定の機能を表わすコードを赤外線など
の搬送媒体を用いて送信し、その送信コードを機器側の
デコーダで受信してデコードする方法が採られている。

このような遠隔制御において、特定の機能を表わすディ
ジタルデータは、真のデータコードにそのデータの誤り
検出のためのパリティコード、を付加して１ワードとし
ている。

たとえば、８ビツトからなるデータを表わすコードＡ、
Ｂを送信する場合に、第８図に示すように、コードＡ、
Ｂを４ビツトずつの上位側ビットおよび下位側ビットに
当て、パリティコードとしてコードＡの反転コードτと
コードＢの反転コード丁を付加してｌワードを１６ビツ
トとしており、デコード側では各コードＡ、Ｂと各反転
コードτ、■とを用いてデータの誤り検出を行う。

〔発明が解決しようとする問題点〕

ところで、このようなパリティチェックでは、真のデー
タを表わすコードのビット数と、パリティチェックのた
めのコードを表わすビット数とが等しいため、第８図に
示した例では１６ビツトとデータ長が長く、１ワード当
りの送信に必要な電力損失が大きく、また、記憶手段に
記憶するデータ量も大きくなる。

また、この場合、コードＡ、Ｈのデータの確度は反転コ
ードＡ、Ｂの付加によって、１ワードが２つの冗長度で
措成されているため、信頼性が低く、単位データの送受
速度が低い欠点がある。

そこで、この発明は、データ長を短縮化するとともに、
データの確度向上を図ったパリティ生成方法の提供を目
的とする。

〔問題点を解決するための手段〕

この発明のパリティ生成方法は、第１図に示すように、
任意のビット数を持つデータのビット数をＮ分割し、Ｎ
分割によって得られたパートＤｉ（＝Ｄ１　、　　Ｄ２
　　・・・ＤＮ）中の任意のパートをＤｓ、パートＤｉ
からパートＤｓ　　（Ｓ＝１．２　・・・Ｎ）を除いた
パートの２進加算値をＸとすると、パリティｐをｐ　＝　Ｄｓ　＋　ｎ　Ｘ　（ただしｎは整数）・・・
（１）から求め、かつ、パリティｐのビット数を各パートＤｉ
のビット数と等しく設定したことを内容とする。

〔作　　　用〕

この発明のパリティ生成方法は、第２図に示すように、
データＤのビット数ＬＧＮ分割し、このＮ分割によって
得られたパートをＤｉ（”Ｄｌ。

Ｄ２　・・・ＤＮ）とすると、ステップＳ２でパートＤ
ｉからパートＤｉの中の任意のパートＤＳを除いた後の
Ｄｉ−Ｄｓを加算し、その２進加算値をＸとし、この２
進数加算値Ｘを３倍し、その演算結果ｎＸと、任意のパ
ー）Ｄｓとを加算し、式（１）に示したパリティｐを得
る。そして、ｎＸの項のビット数をパートＤＳのビット
数と等しく設定している。

したがって、このようなパリティ生成方法によると、各
パートＤ　ｉ　　（＝Ｄ１　、　　Ｄ２　・・・ＤＮ）
が持つビット数ｍは、Ｎに比例して小さくなり、データ
Ｄのビット数りの１／２以下のビット数となる。

そルて、ｎＸの項のビット数をパー）Ｄｓのビット数と
等しく設定することにより、パリティｐのビット数は各
パートＤｉのビット数ｍと等しくなり、パリティコード
のビット数は、パリティコード以外の真のデータのビッ
トｐの１／２以下になり、データ長が減少し、冗長度の
低減によってデータの確度向上が図られる。

〔実　施　例〕

以下、この発明の実施例を図面を参照して説明する。

第１図は、この発明のパリティ生成方法の実施例を示す
。

このパリティ生成方法は、パリティ演算手段２に対して
パリティ演算プログラムおよびその演算結果を記憶する
記憶手段４を設置することによって実現され、第２図は
、パリティ生成プログラムを示し、パリティ演算手段２
に任意のビット数りを持つデータＤが加えられるものと
する。

第２図に示すように、パリティ演算手段２において、ス
テップＳ１でデータＤのビット数りをＮ分割し、このＮ
分割によって得られたパートをＤｉ　　（＝Ｄ＋　、Ｄ
２　　・・・ＤＮ）とすると、ステップＳ２でパートＤ
ｉからパートＤｉの中の任意のパートＤＳを除いた後の
パー）Ｄｉ−Ｄｓを加算し、その２進加算値をＸとし、
そのＸを記憶手段４に格納する。

次に、ステップＳ３で加算値Ｘを３倍し、その演算結果
ｎＸを記憶手段４に再び格納する。ここで、ｎは、たと
えば、ａｘ１５＋３．ａＸ１６＋５、ａｘ１５＋５．ａ
Ｘ１６＋７．ａｘ１５＋９゜ａｘ１６＋１０．ａＸ１６
＋１１．ａｘ１６＋１３などのイ直を取り、ａは整数で
ある。

次に、記憶手段４に格納されている演算結果ｎＸと、任
意のパートＤＳとを加算し、式（１）に示したパリティ
ｐを得る。そして、ｎＸの項のビット数をパートＤＳの
ビット数と等しくする。

したがって、このようなパリティ生成方法によると、各
パー）Ｄｉ　　（＝Ｄ＋　、Ｄ２　　・・・ＤＮ）が持
つビット数ｍは、Ｎに比例して小さくなる。

たとえば、Ｎ＝２．３・・・Ｋとすると、このＮに対応
して各パートＤｉのビット数ｍは、ｍ＝Ｌ／２．Ｌ／３
・・・Ｌ／にとなり、データＤのビット数りに比較して
１／２以下のビット数になる。

そして、ｎＸの項のビット数をパートＤｓのビット数と
等しくすることで、パリティｐのビット数は各パートＤ
ｉのビット数と等しくなり、パリティコードのビット数
は、真のデータのビット数の１／２以下になり、１ワー
ドを表わすデータ長は、Ｎ＝２とした場合、真のデータ
のビット数の１／２のビット数を加えたものが最大であ
り、Ｎに比例してビット数が減少する。

たとえば、データＡ、Ｂのビット数を８ビツト、Ｎ＝２
とした場合、パリティｐは、ｐ＝４となり、第３図に示
すように、１ワードをデータコードＡ、Ｂおよびパリテ
ィコードＰで構成した場合、１ワードのビット数は１２
ビツト構成となり、第８図に示した例に比較して４ビツ
トの削；成となるとともに、冗長度の低減によってデー
タの誼度向上が図られる。

第４図は、この発明のパリティ生成方法の具体的な実施
例である遠隔操作用エンコーダを示す。

第４図に示すように、このエンコーダは、遠隔操作の対
象となるＴＶ、ＶＴＲなどのａＨに対して遠隔操作用コ
ントローラに設置されるものであり、キーマトリクス１
０は、コントローラの操作パネル面のキーボードに対応
する。

そして、エンコーダユニット１２は１チツプのＩＣで構
成されており、キーマトリクス１０からのキー人力に対
応したコード出力を発生する。このエンコーダユニット
１２において、入力検出回路１２０は、キーマトリクス
１０からのキー人力を検出するものであるが、その場合
、発振器１２１からのキースキャン信号をキーマトリク
ス１０に与えてキー人力データやスライドスイッチによ
るデータ入力を電気信号として検出し、データ入力信号
を発生する。

このデータ入力信号は、発振器１２１からのクロックパ
ルスＣＬＫとともにパターン信号発生回路１２２に加え
られ、パターン信号発生回路１２２は、クロックパルス
ＣＬＫに同期してデータ人力信号に対応したパターン信
号を、第１図に示した記憶手段４として設置されたメモ
リ・１０から読み出して変調回路１２３に加える。メモ
リ４０から読み出されるパターン信号は、たとえば、第
５図のＡに示すように、スタートコードＳＴ、機器ごと
に設定された識別コードを表わすＩＤコード下位ビット
ＩＤＬ（たとえば４ビツト）およびＩＤコード上位ビッ
トＩＤＭ（たとえば４ビツト）、機器の機能を表わす機
能コードＰおよび機器を指定するデバイスコードＱを表
わすデータコード下位ビットＤＡＴＡＬ（たとえば４ビ
ツト）およびデータコード上位ビットＤＡＴＡＭ　（た
とえば４ビツト）からなる。

変調回路１２３は、たとえば、パルス幅変調回路で構成
されており、メモリ４０から読み出した殿送パルスを変
調し、その変調出力を第１図に示したパリティ演算手段
２としてのパリティ演算回路２０に加える。

パリティ演算回路２０は、変調回路１２３がら加えられ
た任意のピッ１−ＢＬを持つデータＤとして（ａｌＩＤコード下位ビットＩＤＬおよびＩＤコード上
位ビットＩＤＭ（ｂ）データコード下位ビットＤ　Ａ　Ｔ　Ａ　Ｌおよ
びデータコード上位ビットＤ　Ａ　Ｔ　Ａ　Ｍを取り込
み、式（１１の演算によって、第５図の八に示すように
、（ａｌ、（ｂ）について、ＩＤコードに対応して１０
コードパリティＩＤＰ、データコードＤＡ　Ｔ　Ａ　Ｌ
　、　Ｄ　Ａ　Ｔ　Ａ　Ｍに対応してデータコードパリ
ティＤ　ＡＴ　Ａ　Ｐを生成する。

各パリティＩＤＰ、ＤＡＴＡＰの生成は、弐（１）から
次のような算出方法に換算して行うことができる。たと
えば、ｆａｌ、（ｂｌのデータにおいて、４ビツトの上
位ビットをＭとし、下位ビットをＬとすると１．以下の
各式（２）〜（８）によって、Ｍ　　＋Ｌ　　＝Ａ＋　
　　　　・・・・（２）Ａ１　＋Ｍ　−Ａｚ　　　　・
・・・（３）Ａ２　十Ｍ＝へ３　　　　・・・・（４）
Ａ３＋Ｍ＝Ａ４　　　　　　・　・　・　・（５）Ａ４
　　＋Ｍ　　　”Ａ５　　　　　　・　・　・　・（６
）Ａ５＋Ｍ＝Ａ６　　　　　　・　・　・　・（７）Ａ
６＋Ｍ＝Ｐ　　　　　　　・　・　・　・（８）パリテ
ィＰが得られる。

第１表は、データコード下位ビットＤ　Ａ　Ｔ　Ａ　Ｌ
、データコード上位ピントＤＡＴＡＭおよびパリティコ
ードの一例を表わす。

（この頁以下余白）第　　１　　表この第１表から明らかなように、８ビツト措成のデータ
に対して４ビツトのパリティＰによって同時に３ビツト
以上のビット誤りが生じない限り、データの一致が生じ
ないため、データの確度が飛躍的に向上することが分か
る。

そして、（ａｌ、（ｂｌごとに求めたパリティＰを表わ
すコードを、第５図のＡに示すように、ＩＤコードパリ
ティＩＤＰをＩＤコード上位ビットＩＤＭの後方部に、
また、データコードパリティＤＡＴＡＰをデータコード
上位ビットＤＡＴＡの後方部に置くことによって、１ワ
ードのデータを構成する。この場合、１ワードは、スタ
ートビットＳＴに続く２４ビツト構成であり、第５図の
Ｂは具体的なデータパルスを示す。この実施例では、メ
モリ４０にＩＤＬとしてｒｏ　１０１ｊ、ＩＤＭとして
ｒｌｏｏｌＪ、ＩＤＰとしてｒｏｌｏｏＪ、デバイスコ
ードＱとしてｒｏ　１００」が固定データとして格納さ
れており、１ワードのデータの形成ごとに読み出される
。これらの固定データは、たとえば、ＩＣの製造時にメ
モリ４０にデバイスに対応する識別データとして四き込
む。

ところで、データ中の論理「１」は、第６図のＣに示す
ように、低（Ｌ）レベル区間がＴ、高（）■）レベル区
間が２Ｔとなるパルス、論理「０」は、第６図のＤに示
すように、Ｌレベル区間およびＩ］レベル区間が共にＴ
であるパルス、また、スタートビットＳＴおよびエンド
ビットＥＮＤは、第６図の已に示すように、Ｌレベル区
間２Ｔを持つパルスで与えられる。ただし、Ｔはクロッ
クパルスＣＬＫで与えられる単位時間を表わす。このよ
うなパルス幅関係から明らかなように、パリティのビッ
ト数の低減によって、１ワードのビット数が少なくなる
ので、メモリ４０の記憶８最の低減およびその記憶エリ
ヤの狭小化が図られ、しかも、ビット数の削減の分だけ
電力損失が抑えられるため省電力化が図られる。

そして、このようなパルスの組み合わせからなるスター
トビットＳＴに続く１ワードのデータは、タイミング回
路１２４に加えられて、メモリ４０から読み出されたタ
イミング信号に応じて１ワードごとに区分されて遠隔制
御信号として出力され、エンコーダユニット１２から出
力段に設置されたトランジスタエ４のベースに加えられ
る。

トランジスタ１４は、１ワードのデータを表わすパルス
によってスイッチング動作を行い、トランジスタ１４の
導通時に赤外線発光ダイオード１６に電流を流す。この
結果、発光ダイオード１６は、断続する赤外線発光によ
って、１ワードのデータを機器側のデコーダに向けて送
信することができ、１８は送出赤外線を示す。

第７図は、遠隔操作の対象である機器側に設置されて、
送出赤外線１８を受光してデータコードを復号化するデ
コーダを示す。

このデコーダは、それぞれ単一のＩＣからなる受信回路
ユニット２２と、デコーダユニット２４とから構成され
ている。

受信回路ユニット２２の入力部には、エンコーダからの
送出赤外線１８を受光する受光素子としての受光ダイオ
ード２６が設置されている。受光ダイオード２６は赤外
′ａ１８の受光時、内部抵抗が低減して抵抗２８に受光
電流を流す。この受光電流によって、抵抗２８にデータ
を表わす電圧降下が生じ、この電圧降下は送出されるパ
ルスデータに対応して断続したものとなり、パルス電圧
となる。

このパルス電圧は、入力信号として受信回路ユニット２
２の前段部に設置された入力段増幅器２２０によって増
幅された後、検波回路２２１によって検波される。この
検波出力は、波形成形回路２２２を経て波形された後、
受信回路ユニット２２からデコーダユニット２４に加え
られる。

デコーダユニット２４に加えられる受信回路ユニット２
２の出力信号は、復調回路２４２に加えられて、エンコ
ーダユニット１２での変調処理に対応した復調処理をメ
モリ２４３からの搬送信号を読出して行う。

そして、復調信号であるデータコードを、誤り検出手段
としてのパリティチェック回路２４４に加えてデータコ
ードの誤り検出を行う。

このデータコードの誤り検出は、メモリ２４３に予め送
出される総てのデータコードと、そのパリティＰを格納
して置き、各データコードとパリティＰの双方から比較
判別を行った後、誤りが無いと判断した場合、そのデー
タコードのみをデコード回路２４５に加える。

デコード回路２４５では、データコードを復号化して特
定の遠隔操作を表わす制御データをメモＩＪ　２４３か
ら読出し、その読み出した制御データを出力回路２４６
に加える。したがって、出力回路２４６は、制御データ
を表わす信号を振り分けて出力端子０１．０２　・・・
Ｏｎからｊａ器の本体回路側の制御用マイクロコンピユ
ータなどに向けて出力し、エンコーダからの遠隔制御デ
ータに応じて必要な遠隔操作を実現する。

そして、この送出されたデータのパリティＰを含めたビ
ット数が少なく、データ長が短いので、デコーダ側でも
メモリ２４３の記・ｔｑエリヤの狭小化および電力損失
の低減を図ることができるとともに、送出されたデータ
の認識確度が高められ、迅速かつ信頼性の高い遠隔操作
が得られる。

なお、実施例ではＴＶ、、ＶＴＲなどの機器の遠隔制御
を例に取って説明したが、この発明のパリティ生成方法
は、各種のデータの誤り検出に用いることができるもの
であり、遠隔操作に限定されるものではない。

〔発明の効果〕

以上説明したように、この発明によれば、データのビッ
ト数をＮ分割して得たパートのビットを基準にしてパリ
ティを形成するため、パリティのビット数が少なくなる
ので、パリティビットを含めたデータのビット数が少な
くなり、冗畏度の低減によってデータの確度向上が図ら
れ、しかも、データ長の短縮化によって記・ｔα手段の
データ量の低減および記憶エリヤの狭小化が実現でき、
さらに、データ長の短縮化によって省電力化が図られ、
電池駆動時の電池寿命が長くなるなどの効果が得られる
。

【図面の簡単な説明】

第１図はこの発明のパリティ生成方法の実施例を示すブ
ロック図、第２図は第１図に示したブロツク図における
パリティ生成方法を示すフローチャート、第３図は１ワ
ードのデータ構成を示す図、第４図はこの発明のパリテ
ィ生成方法の具体的な実施例であるエンコーダを示すブ
ロック図、第５図は第４図のエンコーダから送出される
１ワードのデータコードを示す図、第６図は第５図に示
したデータコードの論理パルスを表わす図、第７図は第
４図に示したエンコーダから送出されるデータコードを
復号化するデコーダを示すブロック図、第８図は従来の
パリティを示す図である。２・・・パリティ演算手段、４・・・記憶手段。第１図

Claims

【特許請求の範囲】任意のビット数を持つデータのビット数をＮ分割し、Ｎ
分割によって得られたパートＤｉ（＝Ｄ＿１．Ｄ＿２・
・・Ｄ＿Ｎ）中の任意のパートをＤｓ（Ｓ＝１、２・・
・Ｎ）、パートＤｉからパートＤｓを除いたパートの２
進加算値をＸとすると、パリティｐをｐ＝Ｄｓ＋ｎＸ（ただしｎは整数）から求め、かつ、パリティｐのビット数を各パートＤｉ
のビット数に等しく設定したことを特徴とするパリティ
生成方法。