JPS6367644A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPS6367644A
JPS6367644A JP62221237A JP22123787A JPS6367644A JP S6367644 A JPS6367644 A JP S6367644A JP 62221237 A JP62221237 A JP 62221237A JP 22123787 A JP22123787 A JP 22123787A JP S6367644 A JPS6367644 A JP S6367644A
Authority
JP
Japan
Prior art keywords
code
bytes
data processing
module
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62221237A
Other languages
English (en)
Other versions
JP2612000B2 (ja
Inventor
ウィリブロルダス・ヨハネス・ファン・ヒルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS6367644A publication Critical patent/JPS6367644A/ja
Application granted granted Critical
Publication of JP2612000B2 publication Critical patent/JP2612000B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Hardware Redundancy (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 衾1且宣盈 本発明はほぼ同一構成の4つのデータ処理モジュールか
ら成り、複数個のデータ処理モジュールにおける時を同
じくする単一ビットの故障及び単一のデータ処理モジュ
ールにおける任意のデータ故障の双方に対して保護する
データ処理装置に関するものである。
斯種の装置は本願人の出願に係る米国特許第45120
20号から既知である。この従来の装置は4ビットから
成る所謂シンボル(記号)に基づいて作動し、斯かる特
許に提示しであるような最適コードは、所謂「正規モー
ド」にて2つの任意の単一ビット誤りを5の最小ハミン
グ距離で訂正可能にする。消失(イレージヤ)モードで
は、3つの4ビットシンボルに関するコードが3のハミ
ング距離を有する間は残りの1つのデータ処理モジュー
ルを無視し、1つの追加のビット誤りを訂正可能にする
。いずれか2つのデータ処理モジュールが同時に故障し
、それらのアイデンティティが判る場合には、2つの残
りのデータ処理モジュールに他の誤りがなければ、これ
らの残りのモジュールは機能し続け、正しい結果を達成
する。上記誤り保護能力は、100%の冗長度で斯かる
コードの最小距離プロフィールにて(5,3,1)とL
7表すことができる。なお、最小距離プロフィールにつ
いては後に定義する。
又里■景I データ処理技術はビット幅を増大させたプロセッサに発
展している。
本発明の目的は8ビットのシンボルを用いて同じ量の冗
長度で前述した誤り保護能力を改善し、(7,4,1)
の最小距離プロフィールを最適に実現することにある。
即ち、正規モードでの距離を7とし、3つの任意の単一
ビット誤りを訂正可能とする。この程度の保護は2つの
任意の単一ビット誤りまで訂正し、かつ4つの任意の単
一ビット誤りまでを検出するのにも使用し得ることは従
来既知である。ビット誤りの訂正と検出との間の取り決
めは周知である。消失モードでは、4のハミング距離に
よって単一ビットの補正、2ビットの誤り検出又は3ビ
ットの誤り検出もする。他のいずれもの誤りがなければ
、2つのデータ処理モジュールのいずれも組合せを無視
して、残りの2つのデータ処理モジュールで正しい結果
を得ることができる。
本発明は4つのデータ処理モジュールから成り、これら
の各モジュールが、データ路の幅が少なくとも2nバイ
トの各データ処理手段と、関連するデータ処理手段によ
って供給される2nバイトの処理結果をnバイトの符号
結果にバイト状に符号化する各エンコーダ・モジュール
と、関連するエンコーダ・モジュールによって供給され
る符号化結果を記憶する各メモリ・モジュールと、各デ
ータ処理モジュールによって供給される符号化結果を他
の全てのデータ処理モジュールにそれぞれ供給する相互
ネットワークと、該相互ネットワークによって供給され
る前記符号化結果を4バイトのそれぞれのグループで受
信すると共に、これらのグループから前記処理結果を表
す2バイトのデータワードを再構成して、関連するデー
タ処理手段に与えるための各入力デコーダとを具えてい
るデータ処理装置にあって、該データ処理装置がモード
・レジスタ手段も具え、該モード・レジスタ手段により
前記入力デコーダをそれぞれ第1・第2及び第3の各モ
ードに制御し、第1モードでは前記4バイトのグループ
の全バイトを受入れると共に、これらの全バイトを整理
し、4つの各第2モードでは前記グループの3バイトを
受入れて、整理するも、該グループの関連する第4番目
のバイトを除去し、かつ6つの各第3モードでは前記グ
ループの2バイトを受入れると共に整理するも、該グル
ープの残りの2ハイドの関連する組合せを除去するよう
にし、前記エンコーダ・モジュールはデータワードの各
バイトに正則マトリ・ンクスを乗算し、かつこれらの乗
算バイトを加算してコードバイトを生成し、斯くして各
エンコーダ・モジュールによって生成される4コードバ
イトが、7ビットにわたる最小ハミング距離のコードか
ら成るコードワードを構成し、いずれもの第2モードで
受入れられる3つのコードバイトが4ビットにわたる最
小ハミング距離を有する部分コードワードを構成し、い
ずれもの第3モードで受入れられる2バイトが、関連す
る処理結果の全ビットを表現するようにしたことを特徴
とする。
実施例の説明 第1図は本発明によるデータ処理装置の一例を示したも
のである。データはワードから成り、これらの各ワード
は16ビットを有しており、しかも後に説明するガロア
体(Galois field)の2つのシンボルを表
す。データワードはライン62.64.66゜68に現
れる。これらのデータワードはそれぞれプロセッサ素子
12.14.16.18にて処理される。プロセッサ素
子は斯かる各処理に応答して、ライン90、92.94
.96にデータの処理結果ワードを発生するか、又はラ
イン70.72.74.76にアドレスワードを発生す
る。各メモリモジュールには既知のメモリ管理ユニット
(図示せず)を設けることができる。局部メモリ28.
30.32.34はアドレス・デコーダ27.29.3
1.33を介してアドレスされる。
各コード・ジェネレータ20.22.24.26では、
受信された16ビットのデータワードから8ビットのコ
ード・シンボルを形成するため、1つのデータワードか
ら形成されるコード・シンボルが一緒になって1つのコ
ードワードを形成する。これらのコード・シンボルは、
記憶させるためにメモリ28゜30、32.34に供給
する。これらのメモリがら読取った後のコード・シンボ
ルは読取増幅器36.38゜40、42にて再生する。
このコード・シンボルの再生は、局部メモリに中間記憶
させないでも行うことができる。コード・シンボルは、
いずれも全てのレジスタ46.48.50.52に供給
することができる。これらのレジスタは、コードワード
からデータワードを再構成して、これらのデータワード
をライン62.64.66、68に出力させるために再
構成装置又はデコーダ54.56.58.60に接続す
る。素子46.54.12.20.28及び36の組合
わせは、単一の個別誤り分離領域(データ処理モジュー
ル)100内に含まれ、他の素子の組合せも同様にそれ
ぞれ別個の誤り分離領域102.104.106に含ま
れる。
2つの異なる誤り分離領域における誤りは独立している
ものと見なす。多くの場合に、各誤り分離領域が例えば
別個のプリント回路板と、その回路板の部品か、或いは
部品に代わる集積回路をカバーするものとする場合には
、多くの誤りのカテゴリーに対して斯かる要件は満足さ
れる。図示の回路は4つの各誤り分離領域を形成する。
しかし、これら4つの誤り分離領域における動作の同期
化については図面の明瞭化のために省いである。各プロ
セッサ素子は、それぞれプログラムに従って作動する。
関連する誤り分離領域内のサブシステムの構成は、コー
ド・ジェネレータ(20,22,24゜26)以外は同
一構成である。コード・ジェネレータは各々異なるアル
ゴリズムを実行し、16ビットのデータワードから4つ
の各コード・シンボルを形成する。また、データ再構成
装置54.56.58゜60もコンピュータシステムの
制御モードに応じて別々に制御することができる。任意
に位置する3つまでのビット誤り、又は1つのシンボル
誤すの訂正し得る正規モードは、メモリ内に生ずる誤り
を訂正するのに極めて好適であることを確かめた。
これらメモリに生ずる誤りは通常相互に独立しており、
「ソフトエラー」と称されることもある。
全てのシンボルを信頼できなくするシンボル誤りは通常
欠陥プロセッサによって起生される。これらのシンボル
誤りは消失モードで処理することができ、このモードで
は選択可能な誤り分離領域、即ちデータ処理モジュール
により発生される全てのデータ及び/又は制御信号を無
視する。斯様なシンボル誤りは通常永久的なものである
ことを確かめた。しかし、このコンピュータシステムで
はシンボル誤りを直ちに修復させる必要はない。その理
由は、デコーダは消失モードに切り換えることができる
からである。なお、斯様なシンボル誤りが生ずる場合に
は、消失モードに直ちに切り換えるのが有利であること
を確かめた。第1図の各誤り分1ttl ’RI域は各
別の誤りレジスタ(148,150゜152、154)
も具えており、これらのレジスタは関連するデコーダ(
54,56,58,60)からの出力信号によって制御
され、また上記各レジスタの出力信号は中央制御装置4
4に供給される。なお、第1図には中央制御ユニット4
4から各誤りレジスタへのリセットラインも示しである
。しかし、これらの制御ラインの多様性は図示してない
。各誤り分離領域は、それぞれ4ビットのモードレジス
タ140゜142、144.146も具えている。これ
らのモードレジスタの制御は、関連するデコーダ(54
,56,58゜60)からの出力信号によって行なう。
各モードレジスタの内容は関連するデコーダの動作モー
ドを制御する。誤りレジスタの整定は、関連するモード
レジスタの内容によって共働制御される。この関係をモ
ードレジスタと誤りレジスタとの間に矢印にて示しであ
る。各モードレジスタは中央制御装置からの制御lIl
信号を受信する。中央制御は4つのデータ処理モジュー
ルに分配させることもできる。これらの分配させた制御
モジュール(図示せず)間に制御メツセージを通信させ
る通信システムは本願人の先の出願に係るオランダ国特
許出願第8402472号、又はこれに対応する米国特
許出願第758932号に従って実行させることができ
る。この通信方法は1つのデータ処理モジュールの任意
の故障を考慮する。
第1図の装置で、誤りのない状態では、全ての誤り分離
領域にて同じプログラムを実行させる。
このことは正規モードについても言えることである。し
かし、所定の分離領域にて系統的な妨害が生ずる場合に
は、この妨害に起因するビット重み8までのシンボル誤
りが他の分離領域にて検出され、これらの分M領域が消
失モードに切り換えられるため、障害分離領域は最早考
慮されなくなる。
障害分離領域そのものではシグナリングを補正する必要
はなく、(例えばモードレジスタの故障により)全く異
なる制御が行われることさえもある。
しかし、装置は3つの他の誤り分離領域があるために全
体として正しく作動し続ける。
可能なコードの構成 この節では最小距離プロフィールが(7,4゜1)のガ
ロア体GF(2s)にわたる〔4,2〕コードの構成に
つき説明する。
アルファベットとしてGF (2”)=0.1.  α
α2.・・・・・・α234をとり、ここにαは原始多
項式x” +x ’+x ’+x” +1(7)原始ネ
艮トする。なお、ガロア体の展開処理については、エフ
・ジ工−・マックウィリアムス(F、J、MacWil
liams)と、ディー・ディー・ニー・スローネ(D
、J、A、5loane)による「誤り訂正コードの理
論」 (北オランダ州アムステルダム1977年)に記
載されている。
G F (2) ニ5itルGF (2”)(7)基t
< ex””。
αゝ(1)、・・・・・・αゝ(7)〉に対するCF(
2”)の要素(元)は長さが8の2進ベクトルとして表
すことができる。r(CF(2”)に対し、γ= Σa
i αk (41 とすれば、(ao l  a I +・・・・・・a、
)はγの2進表現となる。
CF (2’)にわたる(4,2)D−)’はっぎの形
態の系統的なパリティ・チェック・マトリックスを有す
る。
しかし、パリティ・チェック・マトリックスHを有する
(4,2)コードが基底くαゝ(0)、αb(1)。
・・・・・・αb (?) )に対して「大きな」最小
距離プロフィールを有するような8つの元の集合(8−
tuple)(b (0)、  b (1)、・・・・
・・b (7) )及び4つの元の集合(Pz、Pt□
+  Pz++  p2□)を見つけるのに問題がある
。0F(2’)における任意の(4,2)コードの最小
距離プロフィールが、プロフィール(8,4,1)の元
よりも高い元を持たないことを証明することができる。
しかし、実際に達成し得る最小距離プロフィールに対す
る解析式は存在していない。最小距離プロフィールの元
は減少級数を成す。
ガロア体GF(2’)は極めて大きな数(〜10”)の
基底を有するため、それらをすべて評価することは実行
不可能である。さらに、後に説明する例から明らかなよ
うに、各々異なる基底は適当な数の異なるコードのちと
となる。他方、最適な距離プロフィールを有している小
数部のコードは極めて少ないが、本来これら最適コード
の数は大きい。
これかため、つぎのような探索戦略が与えられる。
先ず、0F(2”)の正規基に限定した。これは僅か1
6個あるだけである。即ち、 Bj :=<α” 、i=0.1,2.・・・・・・、
7〉ここに、j =5. 9.11.15.21.29
.39.43゜47、53.55.61.63.87.
91.95である。本来、これらの正規基は既知である
。これらの各正規基について「良好」なコードを与える
4つの元の集合(Pz+  P+z+  Pz++  
Pzz)について探索した。
これらの正規基は2554個の可能な4つの元の集合と
相俟って、255’ X 16個の候補コードのちとと
なる。この多数のコードの各々は成る特定の最小距離プ
ロフィールのちととなる。良好コードを生成する4つの
元の集合を見つける探索演算を要求することができ、こ
れについては後に説明する。この探索結果は全部で4つ
の元の集合について求めたものであり、これらの元の集
合に対する対応する(4,2)コードは所定の正規基に
対して(7゜4.1)の最小距離プロフィールを呈する
基底B1′=・・・・・・i−5,9,15,21,2
9,39゜53.55161.63,87.91につい
て、最小距離プロフィール(7,4,1)又は(8,4
,1)を有するCF(28)におけるC4,2:lコー
ドは存在しない。
基底Bll及びB47に対しては、本来最小距離プロフ
ィール(7,4,1)を有する僅か1個の(4,2)コ
ード、即ちパリティ・チェック・マトリックスHが、 である(4,2)コードが存在するだけであり、ここに
、β:=α17(従ってβεC,F(2’):βは部分
体(サブフィールド)の元である)。
基底B43及びB 95に対しては本来最小距離プロフ
ィール(7,4,1)の9つのコードが存在し、これら
のコードは第2図に示すパリティ・チェック・マトリッ
クスを有するものである。
他の等価コードは関連するマトリックスHの行を入れ替
えるか、及び/又はこれらのマトリックスHにGF(2
’)における2行2列の正則マトリックスを予め乗算す
ることによって得ることができる。
CF(2”)の正規基に対しては、最小距離プロフィー
ル(8,4,1)を有する(4.2)コードは存在しな
い、上述したことはコードを求める載略の限られた論証
である。要するに、他のコードは提示しておらず、(8
,4,1)コードが実際上任意の他の基底に存在すると
言うことは到底あり得ないと考えられる。
デコーダの構成 以下デコーダの構成例につき考察する。
つぎのパリティ・チェック・マトリックス、即ち を有するガロア体F:C,F(2’)における〔4゜2
〕コードCにつき考察するものとする。
マトリックス は上記コードの生成マトリックスであり、これは基底B
、、=<α43.α66、α1″、α89.α178゜
αIn、αto!、α′1〉に対して最小距離のプロフ
ィール(7,4,1)を有している0Mを8行8列の2
進マトリツクスとし、このマトリックスのi番目の列は
基底B 43に対するβ。as’z” の2進表現であ
る。基底B43に対するC;F(28)=0.1.α、
α2.・・・・・・α254(αはx” +x’+x2
+1=Oの根である)の元の2進表現は第3a、3b、
3c図に示す通りである。従って、マトリックスG、の
2進像は、 となり、H5の2進像は、 となる。
復号化に当たっては、第3d図に示すような「冗長」パ
リティ・チェク・マトリックスを用いる。
GF(2”)にわたるI:4.2) コ−4C’(D:
y’−ドワード土=(且、、土2.互1.且、)は各々
8ビットの4つのシンボルCi l  i  ””It
  2゜3.4から成る。不正コードワードr=(rl
+工2.工3.工4)=(互!、工2.且コ・工4)十
(”I +  ez I  ez 1  ’4 )のシ
ンドロームはつぎのように規定される。
土=(≦1計1旦3I巨4)= 2進ベクトルXに対し、この工の重みw t (x)は
、(0とは異なる)1に等しい五の構成要素の数に規定
する。
そこで、多数の集合を規定する。集合(000)は((
工、■、0.O:工EF、工≠0))によって規定する
。これはコードワードの第1シンボルだけが不正となる
誤りパターンに相当する。
同様に、集合(0” 00)、(00“0)及び(00
0”)を規定する。
集合(ijkm)、i、j、に、mε (0,1゜2)
を((且、ヱ、見、工):且、ヱ、工、五〔F、wt 
(u)=t、wt (v)=j、wt (w)−に、w
t (x)=m)により規定する。これらの集合は、任
意のコードシンボルにおける最大でも2ビットを乱すこ
とになる誤りパターンを規定する。消去、即ち訂正でき
ないほどに故障した既知のデータ処理モジュールを“E
”にて示す。集合(Ejkm)、 j、 k、 mε(
0,1)を((且。
ヱ・工・工)−主・叉・工・工εF・wt(ヱ)=j、
wt (w)=に、wt (x)=m)によって規定す
る。
この集合には且に関する制約はない。その理由は、この
集合は抹消されるものと見なし、完全に無視するからで
ある。これらの集合は、消失コード・シンボル以外のせ
いぜい単一ビット誤りを有している誤りパターンを規定
する。同様に、集合(iEjk)、(i jEk)及び
(ijkE)を規定する。上記全部で4つの元集合体に
よって規定される集合を誤り族と称する。訂正可能な誤
りパターンの集合Uは、第5a、5b図の第1行に示し
た誤り族の和集合である。なお、ここに星印(*)は任
意のシンボル誤りであり、Eは消失シンボルであり、整
数は関連するシンボルにおけるビット誤りの個数である
訂正可能な誤りパターンの集合Uにおける成る所定の誤
り族に対し、この族の元のシンドロームは共通の成る特
性を呈する。例えば、誤り族(”000)における全て
の誤りパターン旦は、それらのシンドローム上=(土1
1SZ1i+土、)が、土1 ””O+  S□≠O2
土、≠O2土。
≠0となることを満足すると云うことを共通に有してい
る。誤り族(iojO)におけるすべての誤りパターン
±は、それらのシンドローム上=(El + 52 +
 ”2 r ”4 )がwt (s、 M−’)=j及
びwt(土x M−&)= iを満足すると云うことを
共通に有している。そこで、復号化処理には誤りにおけ
る元によって分配される斯様な特性を使用する。これが
ため、−組のプール式を組立て、これらのプール式が相
対的に排他的となり、かつ訂正可能な誤りパターンの集
合Uからの成る誤り族における各誤りパターンが、その
誤り族に対応するプール式を満足するように各誤り族に
対するものを集合Uに含ませた。これらのプール式は例
えば、それらの弐が前記特定コード(多くある内の1つ
)に関連するために最初に与えられ、他の組のプール式
は斯かる特定コードに対して選定し得ることからして第
2番目に与えられる。
少な(とも2つのシンボルが正しい元を含んでいるすべ
ての誤り族に対しては、斯かるプール式の選定を簡単に
行うことができる。そこで、誤りパターンが斯様な誤り
族にあると予想される場合ニハ、メツセージの評価も簡
単である。その理由は、(4,2〕コードの不正コード
ワードの少なくとも2つのシンボル(正しいもの)が対
応するメツセージを独特に決定するからである。
3つのシンボルが重み付けしたものを有している元を含
んでいる誤り族に対しては、それらのシンボルの内の1
つのシンボルにおけるビット誤りを決定する必要がある
。これを行う場合には、2つの正しいコード・ワード・
シンボルを有するようにする。これらのシンボルから、
送給されるメツセージを評価する。
上述したプール変数を組立てるには、つぎの定義を必要
とする。なお、且jは、1番目の位置に1を有し、その
他の位置には0を有する長さが8の2進ベクトルを示す
ものである。
定義 先ず第4a図は復号化における一組の定義を表したもの
である。デコーダのモードはつぎのように規定する。
RM=1  :これは、デコーダがランダムモードで作
動している場合、即ち4つのス ライス(データ処理モジュール)の すべての出力を復号化処理にて考慮 する場合及びそのような場合だけで ある。
EMi=1:これは、デコーダが消失モードで作動して
いる場合、即ちスライスiを 故障しているもの(消失させる)と 見なす場合、及びそのような場合だ けである。
SMHj=l:これは、デコーダが単一モードで作動し
ている場合、即ちスライスi及 びjを正確に機能しているものとみ なす場合、及びそのような場合だけ である。
第4b図はメツセージに対する一組の評価を示したもの
である。
第5a、第5b図は全ての訂正可能な誤り族(EC)と
、これに使用する対応するプール式(BE)と、訂正可
能な誤りパターンのすべての誤り族に対する関連するメ
ツセージの評価(ME)を表にしたものである。ここで
も、星印は任意のシンボル誤りを示すものとする。「E
」は位置が判っている消失シンボルを示す、整数0.1
は関連するシンボルにおけるビット誤りの数を示す。
(なお、0は正しいシンボルを示す)、整数3゜4は星
印によって表される。1つの(非消失)シンボルにおけ
る3つ以上のビット誤りは他のシンボルにおけるいずれ
かのゼロ以外の誤りパターンと組合わさって、100%
有効に補正されなくなる。
例えば、(1100)における誤りパターン且はプール
式RMf、、f、=1を満足し、メツセージをi34に
よって評価することができる(なお、論理積(AND)
をとるドツトは図示してない)。
(IOEO)における誤りパターンはプール式EM、h
3.=1を満足し、そのメツセージは分24によって評
価することができる。(1101)における誤りパター
ンエは、(1,・・・・・・、8)における確実に1の
jに対してプール式RM t aj= 1を満足し、そ
のメツセージはi4jで評価することができる。
第5a、5b図から明らかなように、デコーダは第6図
に示した論理式を満たすべきである。ここに、第6図の
最後の式は検出フラグを満足さすべき条件を示し、斯か
るフラグは生成シンドロームが訂正可能な誤りパターン
に対応しない0以外のシンドロームである場合に生成さ
れる。
第7図はデコーダの全体的な構成を示したものであり、
このデコーダはi、j=1.2,3,4゜1≠jに対し
てRM、EMi及びSM、の値を含むモードレジスタ2
02を有している。復号化工程の後にはモードレジスタ
も更新させる。単一のシンボル誤りが単一ビット誤りで
な(生ずる場合には、可能な戦略の内の1つをランダム
モードから消去モードに切り換えることができる。他の
切り換え戦略は装置全体の誤り統計学に依存する。これ
らの他の切り換え戦略についての説明は省略する。
デコーダのレジスタは他の種類のレジスタ、例えばビッ
ト誤りの位置及び周波数を記憶するレジスタとすること
もできる。
特に、第7図の入力端子210には4つの有り得る不正
コードシンボルrl+r2+工3.r4が現れる。ブロ
ック200のネットワークは2進景f ij+  gi
j+  hij+  L=jを決定するために設ける。
ブロック204のネットワークは、これら60の値に基
づいて信号DSEL”″及びl5EL−をとる判定を下
し、かつ先に名付けたモードレジスタ及び他のレジスタ
を更新するためにも設ける。このために、ブロック20
4はモードレジスタ202からのモード制御信号も受信
する。ブロック208では、4つのコードシンボルエ1
.・・・・・・L4に基づいて、2つの正しいシンボル
に基づく6つの可能評価を生成し、かつ位Wjに1ビッ
ト訂正を有する各シンボルに対する32の評価も生成す
る。ライン212にはライン214に選択信号が現れて
いる間にこれら38個の可能評価を発生させる。ブロッ
ク206のネットワークはライン218に現れる(この
選択は必ずしも常に特異的なものとする必要はない)正
しい評価をゲートするために設け、またこのネットワー
クにより出力端子216に訂正できない検出誤り(検出
できない誤りを発生させることもできる)を知らせる検
出フラグを発生させる。上述した形では、処理ワードを
16ビット(即ち、2バント)とし、コードワードを3
2ビットとした。 (マイクロ)プロセッサにおけるデ
ータ路をさらに広くする場合には、一方では16ビット
のシンボルに対する遷移を直視でき、誤り検出能力を一
層向上させることができ、他方では装置を4つのシンボ
ルから成るコードワードで作動させることもでき、この
場合の各コードワードはコンピュータ・ワードの僅か1
72に関連するコードワードとする。この後者の利点は
、16ビットのシンボルに対して8ビットのシンボルを
処理すれば良いため、処理が簡単となることにある。
良好コードに対する探索部 以下良好コードに対する探索処理につき説明する。基底
を〈αb to>、αb (1)、・・・・・・αb 
(?) )とすると、探索アルゴリズムは、パリティ・
チェック・マトリックスHC2即ち を有する(4.2)コードが、基底くαb (0)。
αゝ(1)、・・・・・・αb (?) )に対して少
なくとも(7゜4.1)の最小距離プロフィールを呈す
るように、前部で4つの項Pz+  P+z+  T’
z++  Pzzを、O≦ p、 ≦ 254 plr  ≦  P+z  ≦ 254pz  ≦  
Pg+  ≦ 254 P++  ≦  22□ ≦ 254 P+++Pz□又は(+)ll=P2□及びpat≦2
2.)となるように決定する。これは4項(P If 
 P 1!+Pz++Pz□)に関する多数の条件をチ
ェックすることによって行うことができる。これがため
、つぎのように定義する必要がある。即ち、Vt :=
 (i:wt (cri)□ 1 ) = (b(0)
、b(1)、・・・、b(7) ’k 。
Vt := (i:賀t(α1)・2)。
1+l+ := ((v+−v+’ )mod255:
 Vt−V+’ E L) +Wz := ((vz−
vz’ )mod255: v2−V2’ E Vt)
 +J、H= ((v+−vz)  mod255: 
VI EV++Vz E Vz)U : −((Vt−
Vl)  mod255: VI Ev+、vz E 
Vz)すべてのVE Vtに対して、 χv: = ((u−v)sod 255  : u(
Vt )が成立するものとする。
集合XE  (0,1,2,・・・・・・、 254 
)に対し、Xは(0,1,2,・・・・・・、 254
 )に対するXの補集合、即ち、デーx/lo、1,2
.・・・・・・、 254 )を示す。関数Z(・)は
ゼッヒ(Zech)の対数を示し、これはn (0,1
,2,・・・・・・、 254 )に対し、 1+α4=α2 (n)・ により規定される。
パリティ・チェック・マトリックスHeを有する(4,
2)コードは基底くαb (01,αゝ(1)、・・・
・・・、αb (71)に対して最小距離プロフィール
mdpを呈し、これはつぎのようなことを満足する。即
ち、 ”mdp≧(3,1)  ;これは(A)’P++  
PIt≠Pz+  P2□の場合、及び このような場合だけである。
”mdp≧(4,3,1)  ;これは上記(A)と、
(Bl):Pz、P+z+Pz□P2□εW、;(B2
) :P t + −P +□、pH−P2□+PZg
−P12+Pz□−PHIεW、;(B3) 二P+ 
z+Z(P+ ++Pzz−P+ z−Pz+)。
Pzl+Z(P+ ++Pz□−P+z−Pz+)。
Pz+Z(−Pz−Pzz+P+z+Pz+)+P22
+Z(−PII+P22+P12+PZl) f ’i
¥+  ;が成立する場合及びそのよ うな場合だけである。
”mdp≧(5+3+1)  ;これは上記(A)及び
(B+、Bz、B、)が成 立し、かつ(C):すべて のi、jεV、xV、に対 し、 i+P+++Z(j−i+P+z−Pz)t: Vt 
又ハi+Pr++Z(j−i+Pzz−P2+)E V
 +  ;が成立する場合、又はその ような場合だけである。
”mdp≧(6,4,1)  ;これは上記(A)及び
(B+ 、 Bz 、 Bx )と (C)が成立し、かつ (DI):P+、P+□+P2□P2□(:’#+z;
(D2):P++−P+□+PIl−PZ□P2□−P
1□+P2□−PalεW1□;(p3);P+□+Z
(P+++Pz□−P+2−P21)。
Pz++Z(Pz+Pz□−P1□−Pz+)。
P目+Z←Pz−hz+PIz+P+)・Pzz+Z(
−P++−Pzz+Plz+Pz+)εWlz;(B4
) :すべて(7)i、j(V、xV、 に対し、i+
Pzl+Z(j−i+Pzz−h+)+i+P+ ++
Z(j−i+P+□−PII)li−P+z−Z(P+
 ++P2z−hz−P!+)+Z(j−i+h +−
PII)。
i−P目−Z(−P目−Pzz+P+z+P2+)+Z
(j−i+P+z−Pzz)〔■宜 ; が成立する場合及びそのような場合だ けである。
”mdp≧(7,4,1)  ;これは前記(A)と、
(B1゜B2 、  Bs )と(C)と、 (D+ 、Dz 、B3 )が成 立し、かつ (Elン:すべでのu(” V、に対し、及び((P+
z+Z(PIIhz−P+z−Pgl)εXu又はPz
z−Pgl E Xu) 及び((hz+Z(−PII−hz+P+z+Pz+)
εX。
又はP+z−PII E X、 ); (B2) :すべての(i、j)εV、XV、に対し二 i+P+++Z(j−i+P+z−PII)ε■2又は
i+Pz++Z(j−i+P+z−Pgl)εv2 ;
(B3):すべての(u、V)E V2 xv2に対し
: (u−v=P+z−P目) 又は(u−V=Pzz−Pgl) 又は((u−v≠P+r−PII)及び(u−v≠P2
2−Pgl)及び(u+P+++Z(v−u+P+z−
Pz) E V r又はu+Pz++Z(v−u+Pz
z−Pgl)(V +));(B4):すべてのiε■
、及びUε■2に対し:(i+P+++Z(u−i+P
+z−PII)ε■1又はi+Pg、+Z(u−i+P
zz−Pgl)εVz)及び(i+P+z+Z(u7i
+P++−P+z) E V +又はi+Ptz+Z(
u−i+Pz+−Pzz)(vz)及び(i+Pz++
Z(u−i+Pzz−Pgl)ε■1又はi+P+++
Z(u−i+P+z−PII)(vt)及び(i+Pz
z+Z(u−i+Pz+−Pzz)ε■。
又はi+P+z+Z(u−i+P++−P+z)(Hv
z)コードの最小距離プロフィールの 義 び特性ここ
ではコードの最小距潴プロフィールについて正確な定義
及びそのいくつかの特性について説明する。
最小(シンボル)距離Sを有するガロア体F:=GF 
(2K)における長さがnで、寸法がmの線形(n、m
)コードにつき考察する。Fの元はシンボルである。い
ずれのシンボルCも2進にベクトル上にて表すことがで
きる。選定ベクトル表示に対するシンボルCεFの(2
進)重みwt(且)はCの2進ベクトル表示における1
の数と定義する。シンボルのベクトルの(2進)重みは
その成分の(2進)重みの和と規定する。ワードと称さ
れるFのシンボルのnベクトルc=(cot±1.・・
・・・・且□、)の重みプロフィールはベクトルhp(
c):= (wp(c O)、wp(c 1)、 −・
・・wp(c 5−1))と規定され、ここに成分wp
 (c l j)はつぎのように規定される。
wp(c j):=最小(Σ4GAjtnt(ct )
:八4 ε (0,1,=n−1)、  l AJ I
 ”n−31i=o+1+  ++従ってwp (c 
l j)は且からj成分を削除することによってCから
得られる長さがn−jの全ベクトルの重みの最小値であ
る。例えば、C=(1001,1101,0010)は
重みプロフィールwp(且)=(6,3,1)を有する
。線形コードCの最小距離プロフィールd (c)はd
(c):=((d(clo)、d(cll)、 −=、
d(cls−1))によって規定され、ここに d(clj):=最小(hp(clj):cεC,ct
Q)。
j=0.1.・・・・・・、5−1 1がコードCにおける任意の0でないコードワードのn
−j個の任意の成分をとる場合に、これらn−j個の成
分の重みの和は少なくとも(clj)となる。コードC
には確実に重みをd (c l j)まで加えたn−j
個の成分を有するコードワードもある。
残りの成分の重みの和がtに等しくなるように1から3
個のゼロでない成分を削除し得る場合には、対(s、t
)はワードエEF’ と表すことができる。Xについて
のあらゆる可能な記述の集合を五の記述集合と称する。
例えば、(1001゜1101.0010)の記述集合
は((0,6)。
(1,3)、  (1,4)、  (1,5)、  (
2,1)。
(2,2)、  (2,3)、  (3,O))となり
、(0000,1001,1000)の記述集合は((
0,3)、  (1,1)、  (1,2)、  (2
゜0))となる。
自然数の対の有限集合A:= <(at 、bl )。
(az 、  b2) 、 ・・”・・、  (alA
l 、  b(,1) )は、Aにおける対の全ての第
1成分ai+  i=1.・・・・・・、IAIが相対
的に異なる場合に対のリストと称される。そこで、ワー
ドXはAによってカバーされ、Aの記述(s、t)の少
なくとも1つがへの少なくとも一対によってカバーされ
る場合、即ち、Aの少なくとも一対(ai、bi)がa
i  ≧S、b、≧Lを満足する場合に、Aは対のリス
トであると称する。
T及びUは対の2つのリストであるとする。コードCは
、それがTによってカバーされる全ての誤り二を訂正す
る場合で、しかもそれがUによってカバーされ、かつT
によってカバーされない全ての誤り二を検出する場合に
、同時にT−訂正とU−検出をすると言える。U=φの
場合に、CはT−訂正と称され、T=φの場合に、Cは
U−検出と称される。つぎのような場合及びこのような
場合にのみCが同時にT−訂正及びU−検出をすること
は自明なことである。即ち、 1、Cの剰余類のいずれもがTによってカバーされるワ
ードを1個以上包含しない。
2、剰余類がTによってカバーされるワードを含む場合
に、それがUによってカバーされるも、Tによってはカ
バーされないワードを含まない。
このことは、一方がTによってカバーされ、他方がTに
よってカバーされない2つの異なるワード間に差がない
か、又はUがコードワードであると云うことに等しい。
つぎの特性は、これらの注意事項についての直接的な結
論である。
Tにおける任意対(s、t)及びTとUの和集合におけ
る任意対(u、v)に対し、d (c)の成分d (c
 1s+u)がつぎの不等式を満足する場合及びそのよ
うにする場合にのみ、コードCはT−訂正及びU−検出
を同時にする。即ち、d (c l s+u)≧t +
 v +1任意のコードワードにおけるe成分(ここに
e≦5−1)を消去すれば、0F(2”)に関し、最小
距離プ0フィー/l/がd (c’ ) = (d (
c’  I O)。
−−・・−、d (c’  l rl:ye−1)であ
る[:n、e。
m〕コードC′のコードワードの集合が得られ、ここに
d(c’N)はつぎの不等式を満足する。
即ち、 d(c’lj)≧d  (c l j+e)
【図面の簡単な説明】
第1図は本発明によるデータ処理装置の一例を示すブロ
ック線図、 第2図は基底B43及びB95に対して(7,4゜1)
の最小距離プロフィールを有する9つのコードのパリテ
ィ・チェック・マトリックスを示す説明図、 第3a、3b、3c図は特定ガロア体CF (21′)
の元の2進表現を示す説明図、 第3d図は所謂冗長パリティ・チェック・マトリックス
を示す説明図、 第4a図は復号化定義の集合を示す説明図、第4b図は
メツセージ評価の集合を示す説明図、第5a、5b図は
訂正可能な誤り族と、それらの検出及びメツセージ評価
選択をすべて表にして示す説明図、 第6図はデコーダが果たすべき法則を示す説明図、 第7図はデコーダの全体的な構成の一例を示すブロック
線図である。 12、’14.16.18・・・プロセッサ素子20.
22,24.26・・・コード・ジェネレータ2日、g
o、sz、34・・・局部メモリ27.29,31.3
3・・・アドレス・デコーダ36.38,40.42・
・・読取増幅器44・・・中央制御装置 44.48..50.52・・・レジスタ54.56,
58.60・・・デコーダ62.64,66.68・・
・データワード出力ライン?0,72.74.76・・
・アドレスワード出力ライン90,92,94.96・
・・処理結果ワード出力ライン100、102.104
.106・・・データ処理モジュール140.142,
144.146・・・モード・レジスタ148、150
.152.154・・・誤りレジスタ200・・・第1
デコーダ・モジュール202・・・モード・レジスタ 204・・・第2デコーダ・モジュール206・・・選
択モジュール 208・・・第3デコーダ・モジュールf、フ=1  
:<=>  wt(S工1=j           
      1=L2+3+L  j=O+L2−0〕
            −□   );コ     
       i=1.2,3,4.  フ=1,2h
工〕=1  :<=)  wtfs、M−21=j  
            i=2.4.       
j=1.2゜hエフ=1  :<=)  讐t(旦、M
−6]=j             i=1.3. 
      j=1.2゜t1フ=1  :<=>  
wt(5,3+u)M6)=1  and  wt(H
4+u]M)=1  j=1.2.、、、.8゜t2〕
=1   :<=>  wtfz3+u、M)=1  
and  wtfs4+uコM21=1t3フ=1  
:<=>  Wtf旦1+M5M6)=1  and 
 wt(,2+u、M)=1        “   
 。 t、〕=1:<=> Wtf!、+!u、Ml=1an
d Wt(旦2+u、M2)=1FI[3,4CI 色348(盃3tK4) Δ3つ、=(靭↓1)44)j=1,2.、、、、ε。 ム4〕 :”  (K3シ4+見っ)        
           フ=I、2....,8FIG
、4b etr        bocl cl        expr 0000     RM f、Of2゜’Coo   
  RM ’+0120’30’400tOORMf1
0f2of3of40■”0” fIO’20’30’
40 000”     ” flo’20’30’4011
00     RM fnf21 +040    RM h、、h〕。 +001RM 9..94゜ 0110     RM g、g31 0101     RM h2.h4゜0011   
  RM f3.f412400    RM ’Nf
22 2010RMh1.h32 2001RM9,1q42 1200     RM f、2f2゜0210   
  RM q2.q320201     RM h2
.h42+020     RM h12h3゜o+2
o     RM 9229310021     R
M f3.f、21002     ” q12941 0102     RM h22h4゜0012   
  RM f32fu +110    RM t3〕 11o1        RI′I t4コToll 
   RM t、] 0111       RM t2フ f125  FIO,5a 1即・膨ミ1−〔ミド日1・駈ヨj−目・目・rヨ11
1it・εヨト1ミ11・1ミシ1曽紀ヨト白・ooo
−ooo−ooo −ww oo−o  oo−o  !JJuuw  o。 w −+  O= OOW W LJ Q  OO−0
00u(J  lAl1jWlj  0−00 0−0
0 0−ジ ・已1 αコ 一   仁フ 7  −1噂 二    亀。−L

Claims (1)

  1. 【特許請求の範囲】 1、4つのデータ処理モジュール(100、102、1
    04、106)から成り、これらの各モジュールが、デ
    ータ路の幅が少なくとも2nバイトの各データ処理手段
    (12、14、16、18)と、関連するデータ処理手
    段によって供給される2nバイトの処理結果をnバイト
    の符号結果にバイト状に符号化する各エンコーダ・モジ
    ュール(20、22、24、26)と、関連するエンコ
    ーダ・モジュールによって供給される符号化結果を記憶
    する各メモリ・モジュール(28、30、32、34)
    と、各データ処理モジュールによって供給される符号化
    結果を他の全てのデータ処理モジュールにそれぞれ供給
    する相互ネットワーク(82、84、86、88)と、
    該相互ネットワークによって供給される前記符号化結果
    を4バイトのそれぞれのグループで受信すると共に、こ
    れらのグループから前記処理結果を表す2バイトのデー
    タワードを再構成して、関連するデータ処理手段に与え
    るための各入力デコーダ(54、56、58、60)と
    を具えているデータ処理装置にあって、該データ処理装
    置がモード・レジスタ手段も具え、該モード・レジスタ
    手段により前記入力デコーダをそれぞれ第1、第2及び
    第3の各モードに制御し、第1モードでは前記4バイト
    のグループの全バイトを受入れると共に、これらの全バ
    イトを整理し、4つの各第2モードでは前記グループの
    3バイトを受入れて、整理するも、該グループの関連す
    る第4番目のバイトを除去し、かつ6つの各第3モード
    では前記グループの2バイトを受入れると共に整理する
    も、該グループの残りの2バイトの関連する組合せを除
    去するようにし、前記エンコーダ・モジュールはデータ
    ワードの各バイトに正則マトリックスを乗算し、かつこ
    れらの乗算バイトを加算してコードバイトを生成し、斯
    くして各エンコーダ・モジュールによって生成される4
    コードバイトが、7ビットにわたる最小ハミング距離の
    コードから成るコードワードを構成し、いずれもの第2
    モードで受入れられる3つのコードバイトが4ビットに
    わたる最小ハミング距離を有する部分コードワードを構
    成し、いずれもの第3モードで受入れられる2バイトが
    、関連する処理結果の全ビットを表現するようにしたこ
    とを特徴とするデータ処理装置。 2、コードシンボルが正規基を有するガロア体内に規定
    されるようにしたことを特徴とする特許請求の範囲第1
    項に記載のデータ処理装置。 3、前記デコーダが: −コードワードのいずれものコードバイトを受信する入
    力端子と; −前記入力端子によって供給されるコードバイトからシ
    ンドローム・シンボルを決定し、かつ該シンボルにγ−
    マトリックスのベキ を種々に乗算することにより、コードワー ドを特徴付けるプール量(f_i_j、S_i_j,h
    _i_j、t_i_j)を生成する第1デコーダ・モジ
    ュール(200)と; −前記第1デコーダ・モジュールによって前記プール量
    が供給され、かつモードレジス タ(202)に双方向に相互接続され、モード・レジス
    タの内容と前記コードワードを特 徴付けるプール量の制御下にて選択信号 (DSEL^*^*、ISEL^*^*)を生成する第
    2デコーダ・モジュール(204)と; −前記入力端子により前記第1デコーダ・モジュールと
    並列にコードワードのコードバ イトが供給され、32個の評価を多数の単一ビット誤り
    として訂正することによりエミ ュレートする第3のデコーダ・モジュール (208)と; −前記入力端子により、しかも前記第3デコーダ・モジ
    ュールにより、また前記第2デ コーダ・モジュールによっても供給される コードワードの全て実数で、しかもエミュ レートされたコード・シンボルを、一連の 排他的に「偽」選択する少なくとも1個の 正しい非エミュレート・コード・シンボル と1個の他の正しいコード・シンボルとの 真中の単一の「真」の選択信号の制御下に て受信し、前記後者の他の正しいコード・ シンボルはエミュレートするか、又はしな いものとし、かつ前記2つのコード・シン ボルをユーザ出力端子(218)に出力させる選択モジ
    ュール(206); とを具えることを特徴とする特許請求の範囲第1又は2
    項のいずれかに記載のデータ処理装置。 4、前記選択モジュールが、排他的に受信される「偽」
    選択信号の制御下で誤り検出フラグを出力するも、いず
    れものコード・シンボルの出力は阻止する誤り出力端子
    を有することを特徴とする特許請求の範囲第3項に記載
    のデータ処理装置。
JP62221237A 1986-09-05 1987-09-05 データ処理装置 Expired - Lifetime JP2612000B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8621469A GB2194850B (en) 1986-09-05 1986-09-05 Data processing device
GB8621469 1986-09-05

Publications (2)

Publication Number Publication Date
JPS6367644A true JPS6367644A (ja) 1988-03-26
JP2612000B2 JP2612000B2 (ja) 1997-05-21

Family

ID=10603758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62221237A Expired - Lifetime JP2612000B2 (ja) 1986-09-05 1987-09-05 データ処理装置

Country Status (7)

Country Link
US (1) US4882731A (ja)
JP (1) JP2612000B2 (ja)
CA (1) CA1297590C (ja)
DE (1) DE3727586C2 (ja)
FR (1) FR2604542A1 (ja)
GB (1) GB2194850B (ja)
SE (1) SE466368B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69033834T2 (de) * 1989-07-13 2002-04-25 Canon K.K., Tokio/Tokyo Für das Kopieren von Daten geeignete Kodierungs- und Dekodierungsvorrichtung
JPH0458619A (ja) * 1990-06-28 1992-02-25 Canon Inc 誤り訂正システム
DE69031947T2 (de) * 1990-10-16 1998-07-16 Koninkl Philips Electronics Nv Datenverarbeitungssystem basierend auf einem (N,K)-Symbolkode und mit Symbolfehler-Korrigierbarkeit und mehrfacher Fehlerreparierbarkeit
US5339404A (en) * 1991-05-28 1994-08-16 International Business Machines Corporation Asynchronous TMR processing system
US5375127A (en) * 1992-03-25 1994-12-20 Ncr Corporation Method and apparatus for generating Reed-Soloman error correcting code across multiple word boundaries
US6367046B1 (en) * 1992-09-23 2002-04-02 International Business Machines Corporation Multi-bit error correction system
US5432801A (en) * 1993-07-23 1995-07-11 Commodore Electronics Limited Method and apparatus for performing multiple simultaneous error detection on data having unknown format
JP3412349B2 (ja) * 1994-12-28 2003-06-03 株式会社日立製作所 制御装置
US5576197A (en) * 1995-04-07 1996-11-19 Molecular Bio-Products Polymerase chain reaction container and methods of using the same
US7283380B1 (en) 2001-08-03 2007-10-16 Netlogic Microsystems, Inc. Content addressable memory with selective error logging
US7257763B1 (en) 2001-08-03 2007-08-14 Netlogic Microsystems, Inc. Content addressable memory with error signaling
US7301961B1 (en) 2001-12-27 2007-11-27 Cypress Semiconductor Corportion Method and apparatus for configuring signal lines according to idle codes
US6971053B1 (en) 2002-07-30 2005-11-29 Cypress Semiconductor Corp. Method for initiating internal parity operations in a CAM device
US7304873B1 (en) 2005-01-25 2007-12-04 Netlogic Microsystems, Inc. Method for on-the-fly error correction in a content addressable memory (CAM) and device therefor
IE20050277A1 (en) * 2005-05-04 2006-11-29 Nat Univ Ireland Method and apparatus for generating error-correcting and error-detecting codes using zero-divisors and units in group rings
US8042029B2 (en) * 2006-05-21 2011-10-18 Ramot At Tel Aviv University Ltd. Error correction decoding by trial and error
US8990631B1 (en) 2011-03-03 2015-03-24 Netlogic Microsystems, Inc. Packet format for error reporting in a content addressable memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4512020A (en) * 1981-09-21 1985-04-16 U.S. Philips Corporation Data processing device for processing multiple-symbol data-words based on a symbol-correcting code and having multiple operating modes
JPS6198450A (ja) * 1984-10-16 1986-05-16 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン データ処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593396A (en) * 1982-10-08 1986-06-03 August Systems Process for a fault-tolerant data processing system with error detection and resistance to fault propagation
US4698814A (en) * 1984-02-06 1987-10-06 U.S. Philips Corporation Arrangement for checking the parity of parity-bits containing bit groups
JPS60212048A (ja) * 1984-04-06 1985-10-24 Nec Corp 符号修正型切替方式
US4648091A (en) * 1984-07-02 1987-03-03 General Electric Company Apparatus and method for decoding error correction coded information

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4512020A (en) * 1981-09-21 1985-04-16 U.S. Philips Corporation Data processing device for processing multiple-symbol data-words based on a symbol-correcting code and having multiple operating modes
JPS6198450A (ja) * 1984-10-16 1986-05-16 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン データ処理装置

Also Published As

Publication number Publication date
SE8703405D0 (sv) 1987-09-02
GB2194850B (en) 1990-10-31
GB8621469D0 (en) 1986-10-15
SE466368B (sv) 1992-02-03
DE3727586C2 (de) 1997-12-11
DE3727586A1 (de) 1988-03-10
GB2194850A (en) 1988-03-16
SE8703405L (sv) 1988-03-06
FR2604542A1 (fr) 1988-04-01
JP2612000B2 (ja) 1997-05-21
CA1297590C (en) 1992-03-17
FR2604542B1 (ja) 1994-12-16
US4882731A (en) 1989-11-21

Similar Documents

Publication Publication Date Title
JPS6367644A (ja) データ処理装置
US4512020A (en) Data processing device for processing multiple-symbol data-words based on a symbol-correcting code and having multiple operating modes
US7370264B2 (en) H-matrix for error correcting circuitry
US7398449B1 (en) Encoding 64-bit data nibble error correct and cyclic-redundancy code (CRC) address error detect for use on a 76-bit memory module
US6675349B1 (en) Error correction coding of data blocks with included parity bits
EP1839394B1 (en) Error protection for groups of data words
EP0026516B1 (en) Apparatus for the processing of an information stream with the aid of an error-correcting convolutional code and for the detection of an error still irremediable in this processing
US5768294A (en) Memory implemented error detection and correction code capable of detecting errors in fetching data from a wrong address
US6457154B1 (en) Detecting address faults in an ECC-protected memory
JPH0449139B2 (ja)
US5691996A (en) Memory implemented error detection and correction code with address parity bits
JP2589957B2 (ja) 単一サブブロック・エラーと単一ビット・エラー検出のための符号化方法及びメモリ・システム
US7093183B2 (en) Symbol level error correction codes which protect against memory chip and bus line failures
JPH01158698A (ja) 半導体メモリ
CN109257049B (zh) 一种修复二进制阵列码校验矩阵的构造方法及修复方法
JPH0823862B2 (ja) マルチプロセッサ・コンピュータ・システム
US5488617A (en) Data processor system based on an (n, k) symbol code having symbol error correctibility and plural error mendability
JPH06232770A (ja) ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置
US3504340A (en) Triple error correction circuit
US4727546A (en) Data processing system composed of three data processing modules
US9520899B2 (en) Method for generating a maximized linear correcting code, method and device for decoding such a code
JP2013198140A (ja) 誤り訂正が可能な符号化・復号化方式
Patel et al. An adaptive error correction scheme for computer memory system
JPS583195A (ja) イメ−ジ処理のためのメモリ・システム
RU2210805C2 (ru) Самокорректирующееся устройство

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 11