JPS6367676B2 - - Google Patents
Info
- Publication number
- JPS6367676B2 JPS6367676B2 JP56030143A JP3014381A JPS6367676B2 JP S6367676 B2 JPS6367676 B2 JP S6367676B2 JP 56030143 A JP56030143 A JP 56030143A JP 3014381 A JP3014381 A JP 3014381A JP S6367676 B2 JPS6367676 B2 JP S6367676B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- switch signal
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
- G04G5/02—Setting, i.e. correcting or changing, the time-indication by temporarily changing the number of pulses per unit time, e.g. quick-feed method
- G04G5/022—Setting, i.e. correcting or changing, the time-indication by temporarily changing the number of pulses per unit time, e.g. quick-feed method quick-feed method
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明はデジタル電子時計における、リユーズ
操作に応じた時刻修正回路に関する。
操作に応じた時刻修正回路に関する。
従来、デジタル電子時計の時刻修正手段として
は、ボタンスイツチを２個用いて、修正桁の選択
と、その桁の早送りを行う、いわゆるセレクトア
ンドセツト方式が一般的である。
は、ボタンスイツチを２個用いて、修正桁の選択
と、その桁の早送りを行う、いわゆるセレクトア
ンドセツト方式が一般的である。
ところが、従来の針式電子時計を使い慣れてい
る人にとつてこの方法は、修正桁の選択を行つ
て、それからその桁だけを早送りするというもの
であり、非常にわずらわしく、また、修正方法が
わからなくなる恐れがあつた。
る人にとつてこの方法は、修正桁の選択を行つ
て、それからその桁だけを早送りするというもの
であり、非常にわずらわしく、また、修正方法が
わからなくなる恐れがあつた。
本発明はかかる欠点を除くため、デジタル電子
時計の修正スイツチにリユーズを用い、そのリユ
ーズの回転速さに応じて、修正スピードを段階的
に加速できるように構成することを目的とする。
時計の修正スイツチにリユーズを用い、そのリユ
ーズの回転速さに応じて、修正スピードを段階的
に加速できるように構成することを目的とする。
以下、図面に従つて本発明の詳細な説明をす
る。第１図は、本発明の概念的な動作図であり第
３図は本発明のブロツク構成図である。
る。第１図は、本発明の概念的な動作図であり第
３図は本発明のブロツク構成図である。
１は発振分周回路であり、２は秒カウンタであ
り、３は１分カウンタであり、４は10分カウンタ
であり、５は時間カウンタであり、６と７はオア
回路であり、８はデコーダドライバであり、９は
修正回路である。
り、３は１分カウンタであり、４は10分カウンタ
であり、５は時間カウンタであり、６と７はオア
回路であり、８はデコーダドライバであり、９は
修正回路である。
第２図のブロツク構成は公知であるため、各ブ
ロツクの接続、及び動作は省略する。
ロツクの接続、及び動作は省略する。
本発明のポイントである修正回路９は、Ｃ＋と
Ｃ−という２個のスイツチが接続されている。こ
のＣ＋はリユーズの右回転操作が行われた時に動
作するスイツチであり、また、Ｃ−は同様に左回
転操作に対応している。
Ｃ−という２個のスイツチが接続されている。こ
のＣ＋はリユーズの右回転操作が行われた時に動
作するスイツチであり、また、Ｃ−は同様に左回
転操作に対応している。
修正回路９からは、X1信号（図示する）と
X10信号とUP信号が発生し、それぞれオア回路
６と７と、カウンタ列３と４と５のアツプダウン
制御端子に接続されている。
X10信号とUP信号が発生し、それぞれオア回路
６と７と、カウンタ列３と４と５のアツプダウン
制御端子に接続されている。
ここで、X1信号は１分カウンタ３を修正する
ための早送り信号であり、X10信号は10分カウン
タ４を修正するための早送り信号である。また、
UP信号は、Ｃ＋入力か、Ｃ−入力かによつて制
御されるアツプダウン制御信号である。
ための早送り信号であり、X10信号は10分カウン
タ４を修正するための早送り信号である。また、
UP信号は、Ｃ＋入力か、Ｃ−入力かによつて制
御されるアツプダウン制御信号である。
次に、この修正回路９の詳細な説明を、第３図
以降に基づいて行う。
以降に基づいて行う。
第３図は修正回路の回路図である。
１１はチヤタリング防止回路であり、１２はフ
リツプフロツプ（以下、Ｆ／Ｆと略す）であり、
１３と１４と１５はオア回路であり、１６はタイ
マー回路であり、１７はワンシヨツトマルチであ
り、１８はＦ／F5段から構成されるシフトレジ
スタであり、１９はインバータであり、２０と２
１と２２と２３と２４はアンド回路である。
リツプフロツプ（以下、Ｆ／Ｆと略す）であり、
１３と１４と１５はオア回路であり、１６はタイ
マー回路であり、１７はワンシヨツトマルチであ
り、１８はＦ／F5段から構成されるシフトレジ
スタであり、１９はインバータであり、２０と２
１と２２と２３と２４はアンド回路である。
Ｃ＋とＣ−の両スイツチはチヤタリング防止回
路１１へ接続され、チヤタリング防止回路１１の
出力Ｃ＋Ｐ（図示する）信号はオア回路１３の一
方の入力端とＦ／Ｆ１２のセツト入力端にそれぞ
れ接続される。
路１１へ接続され、チヤタリング防止回路１１の
出力Ｃ＋Ｐ（図示する）信号はオア回路１３の一
方の入力端とＦ／Ｆ１２のセツト入力端にそれぞ
れ接続される。
また、Ｃ−Ｐ（図示する）信号は、オア回路１
３の他の一方の入力端とＦ／Ｆ１２のリセツト入
力端にそれぞれ接続される。
３の他の一方の入力端とＦ／Ｆ１２のリセツト入
力端にそれぞれ接続される。
オア回路１３の出力は、シフトレジスタ１８の
クロツク入力端とオア回路１４と１５のそれぞれ
の入力端に接続される。
クロツク入力端とオア回路１４と１５のそれぞれ
の入力端に接続される。
シフトレジスタ１８のＤ入力端はVDD端に接地
され、Q1出力はインバータ１９の入力端へ、Q2
出力はアンド回路２０の入力端へ、Q3出力はア
ンド回路２１の入力端へ、Q4出力はオア回路１
５の入力端へ、Q5出力はアンド回路２２の入力
端へそれぞれ接続される。
され、Q1出力はインバータ１９の入力端へ、Q2
出力はアンド回路２０の入力端へ、Q3出力はア
ンド回路２１の入力端へ、Q4出力はオア回路１
５の入力端へ、Q5出力はアンド回路２２の入力
端へそれぞれ接続される。
32Hz信号はチヤタリング防止回路１１とタイ
マー回路１６のφ端子にそれぞれ接続され、タイ
マー回路の最終出力はワンシヨツトマルチ１７の
入力端へ接続され、ワンシヨツトマルチ１７の出
力（図ではRST信号で示す）はシフトレジスタ
１８のリセツト端子とＦ／Ｆ１２のクロツク入力
端にそれぞれ接続される。
マー回路１６のφ端子にそれぞれ接続され、タイ
マー回路の最終出力はワンシヨツトマルチ１７の
入力端へ接続され、ワンシヨツトマルチ１７の出
力（図ではRST信号で示す）はシフトレジスタ
１８のリセツト端子とＦ／Ｆ１２のクロツク入力
端にそれぞれ接続される。
インバータ１９の出力はオア回路１４の入力端
に接続され、オア回路１４の出力はタイマー回路
１６のリセツト入力端へ接続される。
に接続され、オア回路１４の出力はタイマー回路
１６のリセツト入力端へ接続される。
また、16Hz信号はアンド回路２０と２１と２
２のそれぞれの入力端に接続され、8Hz信号はア
ンド回路２０と２２のそれぞれの入力端に接続さ
れる。
２のそれぞれの入力端に接続され、8Hz信号はア
ンド回路２０と２２のそれぞれの入力端に接続さ
れる。
アンド回路２０と２１のそれぞれの出力信号は
オア回路１５の入力端に接続され、オア回路１５
の出力はアンド回路２３の入力端へ、アンド回路
２２の出力はアンド回路２４の入力端へそれぞれ
接続される。
オア回路１５の入力端に接続され、オア回路１５
の出力はアンド回路２３の入力端へ、アンド回路
２２の出力はアンド回路２４の入力端へそれぞれ
接続される。
また、ストローブ信号（STBで図示する）が
アンド回路２３と２４のそれぞれの入力端へ接続
される。
アンド回路２３と２４のそれぞれの入力端へ接続
される。
以下、修正のための動作を説明するが、ここで
タイマー回路１６は、0.5秒を計測するタイマー
である。
タイマー回路１６は、0.5秒を計測するタイマー
である。
本発明の意図するところは、リユーズをゆつく
り回転した場合は１分単位での修正、また、１回
目の入力が発生してから0.5秒以内にもう一度回
転入力が発生した場合には約６分修正、また、２
回目の入力が発生してから0.5秒以内にもう一度
回転入力が発生した場合には10数分〜20分の修正
ということで、回転入力が発生する毎に、その時
点から分カウンタを所定のパルスでカウントする
という、いわゆる自走タイプの修正である。そし
て、回転入力の履歴に応じて、短時間内に多くの
回転入力が発生した場合は、修正スピードを加速
するというものである。
り回転した場合は１分単位での修正、また、１回
目の入力が発生してから0.5秒以内にもう一度回
転入力が発生した場合には約６分修正、また、２
回目の入力が発生してから0.5秒以内にもう一度
回転入力が発生した場合には10数分〜20分の修正
ということで、回転入力が発生する毎に、その時
点から分カウンタを所定のパルスでカウントする
という、いわゆる自走タイプの修正である。そし
て、回転入力の履歴に応じて、短時間内に多くの
回転入力が発生した場合は、修正スピードを加速
するというものである。
さらには、１分カウンタでの早送りだけでな
く、多くの回転入力が発生した場合は10分単位で
の早送りも可能とする。
く、多くの回転入力が発生した場合は10分単位で
の早送りも可能とする。
シフトレジスタ１８は、回転入力の履歴を保持
するレジスタであり、これはタイマー回路１６か
ら発生する0.5秒信号（RST信号に置き換える）
によりリセツトされる。
するレジスタであり、これはタイマー回路１６か
ら発生する0.5秒信号（RST信号に置き換える）
によりリセツトされる。
第４―Ａ図から第４―Ｄ図は第３図におけるタ
イミング図である。
イミング図である。
以下、修正動作は第４―Ａ図以降を用いて説明
する。
する。
第４―Ａ図は、Ｃ＋Ｐ信号が0.5秒以内に２回
発生した時のタイミング図である。（斜線で示す）
まず、１回目のＣ＋Ｐ信号でシフトレジスタ１８
のQ1出力がレベル１になり、タイマー回路１６
を計数可能とする。同時に、Ａ信号がＣ＋Ｐと同
じタイミングで発生し、X1信号が１個発生する。
ここで、ストローブ信号STBは、32Hz毎に発生
するパルスであり、そのタイミングは図のとおり
である。
発生した時のタイミング図である。（斜線で示す）
まず、１回目のＣ＋Ｐ信号でシフトレジスタ１８
のQ1出力がレベル１になり、タイマー回路１６
を計数可能とする。同時に、Ａ信号がＣ＋Ｐと同
じタイミングで発生し、X1信号が１個発生する。
ここで、ストローブ信号STBは、32Hz毎に発生
するパルスであり、そのタイミングは図のとおり
である。
２回目のＣ＋Ｐ信号により、シフトレジスタ１
８のQ2出力もレベル１になる。同時に、タイマ
ー回路１６がリセツトされ、そこから再び0.5秒
を計測する。
８のQ2出力もレベル１になる。同時に、タイマ
ー回路１６がリセツトされ、そこから再び0.5秒
を計測する。
シフトレジスタ１８のQ2出力により、アンド
回路２０が開き、図示するタイミングでＢ信号、
及びX1信号が発生する。そして、２回目のＣ＋
Ｐ信号が発生してから0.5秒後にRST信号が発生
する。その間、0.5秒間はシフトレジスタ１８の
Q2出力が有効になつているため、X1信号は４個
発生する。つまり、合計６個のX1信号が発生す
る。そしてこのX1信号により、１分カウンタ３
が自走修正される。以上で、６分の修正が行われ
る。
回路２０が開き、図示するタイミングでＢ信号、
及びX1信号が発生する。そして、２回目のＣ＋
Ｐ信号が発生してから0.5秒後にRST信号が発生
する。その間、0.5秒間はシフトレジスタ１８の
Q2出力が有効になつているため、X1信号は４個
発生する。つまり、合計６個のX1信号が発生す
る。そしてこのX1信号により、１分カウンタ３
が自走修正される。以上で、６分の修正が行われ
る。
次に、第４―Ｂ図は、回転入力が連続的に３回
入力した例である。
入力した例である。
この場合は、２回目のＣ＋Ｐ信号が発生してか
ら0.5秒以内に再びＣ＋Ｐ信号が発生するため、
シフトレジスタ１８のQ3出力までがレベル１に
なる。このQ3信号によりアンド回路２１が開き、
図示するようなX1信号が発生する。この例では
11分の早送りが行われたことになる。
ら0.5秒以内に再びＣ＋Ｐ信号が発生するため、
シフトレジスタ１８のQ3出力までがレベル１に
なる。このQ3信号によりアンド回路２１が開き、
図示するようなX1信号が発生する。この例では
11分の早送りが行われたことになる。
第４―Ｃ図は、Ｃ−Ｐ信号が連続して４回発生
した例である。動作的には、分桁は減算修正され
る。
した例である。動作的には、分桁は減算修正され
る。
シフトレジスタ１８のQ4出力に応じて、22分
の減算修正が行われる。
の減算修正が行われる。
第４―Ｄ図は、Ｃ＋Ｐ信号が連続して５回発生
した場合の例である。
した場合の例である。
この場合は、シフトレジスタ１８のQ5出力が
レベル１になるため、アンド回路２２が開く。そ
して、X10信号が0.5秒間に５回発生する。すな
わち、10分桁への早送りも、１分桁への早送りと
並行して行われ、74分（１時間14分）の早送りで
ある。
レベル１になるため、アンド回路２２が開く。そ
して、X10信号が0.5秒間に５回発生する。すな
わち、10分桁への早送りも、１分桁への早送りと
並行して行われ、74分（１時間14分）の早送りで
ある。
ところで、Ｆ／Ｆ１２の働きは、正方向への修
正か、負方向への修正かを判別を行うものであ
り、例えば、Ｃ−Ｐ信号（負方向への修正信号）
が発生した場合に、UP信号がレベル０になる。
そして、自走中（0.5秒間）はカウンタ列をダウ
ンさせる。そして、自走修正が終了（RST信号
発生）すれば、再びカウンタ列をアツプコントロ
ールする。これは、通常の時計はすべてアツプ動
作であるからである。
正か、負方向への修正かを判別を行うものであ
り、例えば、Ｃ−Ｐ信号（負方向への修正信号）
が発生した場合に、UP信号がレベル０になる。
そして、自走中（0.5秒間）はカウンタ列をダウ
ンさせる。そして、自走修正が終了（RST信号
発生）すれば、再びカウンタ列をアツプコントロ
ールする。これは、通常の時計はすべてアツプ動
作であるからである。
以上説明したように、本発明は、デジタル電子
時計にもかかわらず針式電子時計の感覚で時刻修
正することができ、かつ迅速なる修正が可能であ
る。また、リユーズの回転入力が発生する毎にタ
イマーをリセツトするため、何時間もの修正を行
うときにリユーズ回転を連続して操作すればよ
い。したがつて、リユーズ操作にマツチした早送
り具合が得られる。
時計にもかかわらず針式電子時計の感覚で時刻修
正することができ、かつ迅速なる修正が可能であ
る。また、リユーズの回転入力が発生する毎にタ
イマーをリセツトするため、何時間もの修正を行
うときにリユーズ回転を連続して操作すればよ
い。したがつて、リユーズ操作にマツチした早送
り具合が得られる。
第１図は本発明の概念図、第２図は本発明のブ
ロツク構成、第３図は本発明の回路図、第４―Ａ
図から第４―Ｄ図は第３図におけるタイミング図
である。 １…発振分周回路、２…秒カウンタ、３…１分
カウンタ、４…10分カウンタ、５…時間カウン
タ、６，７…オア回路、８…デコーダドライバ、
９…修正回路、１１…チヤタリング防止回路、１
２…フリツプフロツプ、１３，１４，１５…オア
回路、１６…タイマー回路、１７…ワンシヨツト
マルチ、１８…シフトレジスタ、１９…インバー
タ、２０，２１，２２，２３，２４…アンド回
路。
ロツク構成、第３図は本発明の回路図、第４―Ａ
図から第４―Ｄ図は第３図におけるタイミング図
である。 １…発振分周回路、２…秒カウンタ、３…１分
カウンタ、４…10分カウンタ、５…時間カウン
タ、６，７…オア回路、８…デコーダドライバ、
９…修正回路、１１…チヤタリング防止回路、１
２…フリツプフロツプ、１３，１４，１５…オア
回路、１６…タイマー回路、１７…ワンシヨツト
マルチ、１８…シフトレジスタ、１９…インバー
タ、２０，２１，２２，２３，２４…アンド回
路。
Claims (1)
- １ 時刻計数回路と、リユーズの回転に応じたス
イツチ信号を出力するスイツチを有するリユーズ
機構と、前記リユーズ機構から出力される前記ス
イツチ信号を入力してスイツチ信号の出力回数を
記憶する記憶回路と、前記スイツチ信号をリセツ
ト端子に入力して前記スイツチ信号入力から所定
時間以内に再びスイツチ信号の入力が無かつた場
合に前記記憶回路のリセツト端子に信号を出力し
記憶回路の記憶内容をリセツトするタイマー回路
と、前記記憶回路の出力を入力し、記憶回路が記
憶するスイツチ信号の出力回数の増加に従つて前
記時刻計数回路を修正するパルス信号のパルス数
を多くするパルス選択回路を備えたことを特徴と
する電子時計の修正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56030143A JPS57144486A (en) | 1981-03-03 | 1981-03-03 | Correcting circuit for electronic timepiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56030143A JPS57144486A (en) | 1981-03-03 | 1981-03-03 | Correcting circuit for electronic timepiece |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57144486A JPS57144486A (en) | 1982-09-07 |
| JPS6367676B2 true JPS6367676B2 (ja) | 1988-12-27 |
Family
ID=12295539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56030143A Granted JPS57144486A (en) | 1981-03-03 | 1981-03-03 | Correcting circuit for electronic timepiece |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57144486A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6335332U (ja) * | 1986-08-22 | 1988-03-07 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52155576A (en) * | 1976-06-21 | 1977-12-24 | Toshiba Corp | Input control circuit |
| JPS5932759B2 (ja) * | 1977-05-11 | 1984-08-10 | 株式会社精工舎 | 信号発生装置 |
| JPS55103491A (en) * | 1979-02-02 | 1980-08-07 | Seiko Epson Corp | Time correction mechanism of electronic watch |
-
1981
- 1981-03-03 JP JP56030143A patent/JPS57144486A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57144486A (en) | 1982-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4358837A (en) | Time correcting method | |
| US4152887A (en) | Digital electronic alarm timepiece | |
| HK83193A (en) | Electronic time piece having time-setting means | |
| US4188776A (en) | Electronic watch | |
| JPS6361631B2 (ja) | ||
| JPS6367676B2 (ja) | ||
| JP3937026B2 (ja) | 指針式電子時計 | |
| US4110969A (en) | Digital electronic alarm timepiece | |
| JPS6030913B2 (ja) | キ−ボ−ド付電子時計 | |
| US4279029A (en) | Electronic timepiece | |
| US4367958A (en) | Correction signal generating system for an electronic timepiece | |
| JPS6133149B2 (ja) | ||
| JPS6045388B2 (ja) | 報知機能付電子機器 | |
| JPS5944600B2 (ja) | 電子時計 | |
| JPH0616360Y2 (ja) | デジタル時計の修正回路 | |
| JPS6055787B2 (ja) | 多機能電子時計 | |
| JPH0915356A (ja) | 多重指示システム | |
| JPS6025594Y2 (ja) | 電子腕時計 | |
| JPS637918Y2 (ja) | ||
| US4043114A (en) | Circuits for setting the display mode and the correction mode of electronic timepieces | |
| JPH04314Y2 (ja) | ||
| JPS6126954Y2 (ja) | ||
| JPH037834Y2 (ja) | ||
| JPS6110227Y2 (ja) | ||
| JPH041515Y2 (ja) |