JPS637637B2 - - Google Patents
Info
- Publication number
- JPS637637B2 JPS637637B2 JP56007488A JP748881A JPS637637B2 JP S637637 B2 JPS637637 B2 JP S637637B2 JP 56007488 A JP56007488 A JP 56007488A JP 748881 A JP748881 A JP 748881A JP S637637 B2 JPS637637 B2 JP S637637B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- timing
- switch
- mode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
- G04G5/04—Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Description
本発明は、電子時計の調時回路に関するもので
特に、３つの調時スイツチにより、時、分、秒を
調時する方式の改良に関するものである。 従来デジタル表示の電子時計の時計モードの調
時方式として、調時スイツチを３ケ備え、それぞ
れを、時、分、秒の修正スイツチとする方式が提
案されている。この方式は、使用者にとり比較的
わかりやすく、便利な方式ではあるが、分修正が
やりにくいという欠点がある。一般に押しボタン
スイツチにより修正する場合には、１回押すと、
＋１される方式と、スイツチを押している間、表
示が早送りされる方式とがあるが、前者の方式で
00分か59分まで修正することは、最大59回スイツ
チを押さなければならず非実用的といえる。後者
の方式では、押しボタンスイツチを離すタイミン
グが少し遅れると行き過ぎてしまうし、また早送
り速度が遅いと修正に時間がかかりすぎこれも不
便である。 本発明の目的は、上記欠点を除去し、使用者に
とつて便利な調時方式を実現することにある。 本発明では、時計モードの調時スイツチを３ケ
備え、各々により、時桁、10分桁、１分桁の修正
を行なう。そして、秒の修正は、これらの調時ス
イツチの機能の有効あるいは無効を決定するロツ
クスイツチがロツク状態（調時スイツチが押され
ても修正されない状態）からアンロツク状態（調
時スイツチが押されると修正される状態）にされ
た後、あるいは、ロツクスイツチがアンロツク状
態にされた状態で、モードが他のモードから時計
モードに選択された後の、１分桁の第１回目の入
力で行なう。このような本発明の方式によれば、
分修正が10分と１分に分割されているため、容易
に時刻修正が可能となる。 以下図面により本発明について詳細に説明す
る。第１図は、本発明の一実施例を示す図で、第
２図は、第１図示の実施例の動作を示すタイミン
グチヤートであり、以下第２図を併用しながら説
明する。 １は調時スイツチの有効あるいは無効を決める
ロツクスイツチであり、後述するように、ロツク
スイツチ１がオンになると調時スイツチ２，３，
４の入力が有効となる。５はモード選択スイツチ
であり、本実施例では、時計、アラーム、カレン
ダ、タイマー、ストツプウオツチの５つのモード
を有しており、それぞれのモードは、図面に示
す、CL，AL，CA，TM，STWの端子が選択さ
れた時、そのモードとなる。（また、調時スイツ
チは、後述するように、選択されたモードに従
い、その機能は変わる。） 今、第２図に示すように、ロツクスイツチ１
は、オフの状態で、モード切換スイツチ５によ
り、他の端子からCL端子が選択されると、この
端子が“Ｈ”（VDD）レベルとなる。この信号は、
第１図のように、Ｄ型フリツプフロツプ（以下Ｄ
−FFと略す）６，７に順次伝達されるため、そ
れらの出力信号Q21，Q22は、クロツク信号CLK
に従い、第２図に示すように変化する。そのため
イクスクルーシブオア回路（以下EX−OR回路
と略す）８の出力ａも第２図に示すように変化す
る。この信号ａは、OR回路９を介して、JKフリ
ツプフロツプ回路（以下JK−FFと略す）１０の
リセツト端子Reに入力され、JK−FFをリセツト
し、その出力Q31は、以前の状態にかかわらず
“Ｌ”（Vss）レベルとなる。この時、ロツクスイ
ツチ１は、オフであるため、第２図から明らかな
ように、AND回路１４の出力Ｃも“Ｌ”であり、
したがつて調時スイツチ２〜４を入力信号とする
AND回路１５〜１７は閉じられており、この時
調時スイツチがオンしても無効となる。 次にロツクスイツチがONになると、第２図に
示すようにＤ−FF１１，１２の出力Q11，Q12は
クロツク信号CLKに従い順次、“Ｈ”となる。こ
の時、EX−OR回路１３の出力ｂは、第２図の
ような信号となり、OR回路９を介して、JK−
FF１０をリセツトするが、上述したようにすで
にリセツトされているので出力Q31の状態は変わ
らない。また、AND回路１４の出力Ｃは、“Ｌ”
から“Ｈ”となるため、AND回路１５〜１７に
接続されている各調時スイツチ２〜４の信号は、
入力可能な状態となる。 今、モードは時計モードに選択され、またロツ
クスイツチ１は、アンロツク状態になつたため、
時刻修正が可能となつた。ここで調時スイツチ２
が押されると、AND回路１５の出力ｄは、第２
図に示すように、“Ｈ”となる。そして、この信
号は、Ｄ−FF１６，１７に順次入力される。こ
れによりＤ−FFの出力Q41，Q42、AND回路１８
の出力ｅは、第２図に示すように変化する。この
信号はAND回路２０，２１に入力されているが、
信号ｅが“Ｌ”から“Ｈ”になつた状態では、
JK−FF１０の出力Q31は“Ｌ”のままであるた
め、この時の信号は、AND回路２１だけを通過
する。AND回路２１の出力ｆは、図示しない時
計回路の秒リセツト回路に伝達され、秒をリセツ
トする。（この時、秒のリセツトは、分に桁上げ
して“00”表示としても、単に桁上げせずに、
“00”秒にしても良い。）次いで、調時スイツチ２
が離されて、オフになると、前述の場合と同様
に、Ｄ−FF１６，１７の出力Q41，Q42は第２図
示のように順次変化し、AND回路１８の出力ｅ
は“Ｌ”となる。この“Ｈ”から“Ｌ”への信号
変化は、インバーター１９を介してJK−FF１０
のクロツク入力CLに入力されるため、その出力
Q31は、“Ｌ”から“Ｈ”に変化する。なお、秒
リセツト後に再び、調時スイツチ２が押される
と、再びAND回路１５の出力ｄは“Ｈ”となる。
この信号は、上述した場合と同様にＤ−FF１６，
１７、AND回路１８を第２図のように変化させ、
AND回路２０，２１に入力されるが、AND回路
２１は、JK−FF１０の出力31が“Ｌ”となつ
ているため、閉じられており、今度は、AND回
路２０を通過し、その出力ｇを“Ｌ”とする。こ
の信号は、図示されない時計回路の１分桁の修正
回路に伝達され、表示を＋１分する。次いで、再
び調時スイツチ２が離されオフすると、上述した
場合と同様にＤ−FF１６，１７AND回路１８は
第２図に示すように変化する。この時、JK−FF
のクロツク入力CLは、再び“Ｈ”から“Ｌ”に
変化するが、第１図のような接続をされた場合に
は、２回目以降の信号変化は無視され、状態は変
化しない。従つて、調時スイツチ２が何回押され
ても、ロツクスイツチ１または、モード切換えス
イツチ５が変化しない限り、１分桁の修正のみが
行なわれる。 調時スイツチ３が押された場合は、調時スイツ
チ２と同様に、Ｄ−FF２２，２３AND回路２４
が接続されており、この間の動作は同じである。
調時スイツチ３の入力信号は、AND回路２５を
介して、図示しない時計回路の10分桁の修正回路
に伝達され、表示を＋10分する。調時スイツチ４
が押された場合も同様にＤ−FF２６，２７AND
回路２８，２９を介して伝達され、図示しない時
計回路の時桁の修正回路に伝達され、表示を＋１
時間にする。（もちろん、１分桁の修正の場合で
は、表示が９分に達した時には、次の入力では０
分となる。以下、各桁についても同様にサイクリ
ツクに変化する。） 以上においては、時計モードが先に選択され、
次いで、ロツクスイツチがオンした場合の動作に
ついて説明したが、先にロツクスイツチがオン
し、次いで時計モードが選択された場合でも同様
である。上述したように、ロツクスイツチがオン
した直後、および時計モードが選択された直後に
は、必らずEX−OR回路１３，８の出力ｂ，ａ
は一定時間“Ｈ”となるため、JK−FFはリセツ
トされるため、その後の調時スイツチ２の入力信
号は、必らずAND回路２１を通過して、時計回
路の秒をリセツトする。 なお、モード選択スイツチの信号により、区分
されたＡ、Ｂ、Ｃ、Ｄ、Ｅの５つのAND回路群
は、調時スイツチ２〜４を、各モードにおいて共
通に使用するための、各回路への切換え回路であ
る。すなわち、時計モードが選択され、CL端子
が“Ｈ”になつた場合には、AND回路群はＡ以
外は全て遮断され、アラームモードが選択され、
AL端子が“Ｈ”になつた場合には、Ｂ以外の
AND回路群は全て遮断される。以下、カレンダ
ータイマー、ストツプウオツチの場合も同様であ
る。各AND回路群の出力は、図示しない各々の
モードの修正あるいは操作命令等を行なう回路に
接続される。なお選択されたモードと調時スイツ
チの機能の関係の一例を下表に示す。
特に、３つの調時スイツチにより、時、分、秒を
調時する方式の改良に関するものである。 従来デジタル表示の電子時計の時計モードの調
時方式として、調時スイツチを３ケ備え、それぞ
れを、時、分、秒の修正スイツチとする方式が提
案されている。この方式は、使用者にとり比較的
わかりやすく、便利な方式ではあるが、分修正が
やりにくいという欠点がある。一般に押しボタン
スイツチにより修正する場合には、１回押すと、
＋１される方式と、スイツチを押している間、表
示が早送りされる方式とがあるが、前者の方式で
00分か59分まで修正することは、最大59回スイツ
チを押さなければならず非実用的といえる。後者
の方式では、押しボタンスイツチを離すタイミン
グが少し遅れると行き過ぎてしまうし、また早送
り速度が遅いと修正に時間がかかりすぎこれも不
便である。 本発明の目的は、上記欠点を除去し、使用者に
とつて便利な調時方式を実現することにある。 本発明では、時計モードの調時スイツチを３ケ
備え、各々により、時桁、10分桁、１分桁の修正
を行なう。そして、秒の修正は、これらの調時ス
イツチの機能の有効あるいは無効を決定するロツ
クスイツチがロツク状態（調時スイツチが押され
ても修正されない状態）からアンロツク状態（調
時スイツチが押されると修正される状態）にされ
た後、あるいは、ロツクスイツチがアンロツク状
態にされた状態で、モードが他のモードから時計
モードに選択された後の、１分桁の第１回目の入
力で行なう。このような本発明の方式によれば、
分修正が10分と１分に分割されているため、容易
に時刻修正が可能となる。 以下図面により本発明について詳細に説明す
る。第１図は、本発明の一実施例を示す図で、第
２図は、第１図示の実施例の動作を示すタイミン
グチヤートであり、以下第２図を併用しながら説
明する。 １は調時スイツチの有効あるいは無効を決める
ロツクスイツチであり、後述するように、ロツク
スイツチ１がオンになると調時スイツチ２，３，
４の入力が有効となる。５はモード選択スイツチ
であり、本実施例では、時計、アラーム、カレン
ダ、タイマー、ストツプウオツチの５つのモード
を有しており、それぞれのモードは、図面に示
す、CL，AL，CA，TM，STWの端子が選択さ
れた時、そのモードとなる。（また、調時スイツ
チは、後述するように、選択されたモードに従
い、その機能は変わる。） 今、第２図に示すように、ロツクスイツチ１
は、オフの状態で、モード切換スイツチ５によ
り、他の端子からCL端子が選択されると、この
端子が“Ｈ”（VDD）レベルとなる。この信号は、
第１図のように、Ｄ型フリツプフロツプ（以下Ｄ
−FFと略す）６，７に順次伝達されるため、そ
れらの出力信号Q21，Q22は、クロツク信号CLK
に従い、第２図に示すように変化する。そのため
イクスクルーシブオア回路（以下EX−OR回路
と略す）８の出力ａも第２図に示すように変化す
る。この信号ａは、OR回路９を介して、JKフリ
ツプフロツプ回路（以下JK−FFと略す）１０の
リセツト端子Reに入力され、JK−FFをリセツト
し、その出力Q31は、以前の状態にかかわらず
“Ｌ”（Vss）レベルとなる。この時、ロツクスイ
ツチ１は、オフであるため、第２図から明らかな
ように、AND回路１４の出力Ｃも“Ｌ”であり、
したがつて調時スイツチ２〜４を入力信号とする
AND回路１５〜１７は閉じられており、この時
調時スイツチがオンしても無効となる。 次にロツクスイツチがONになると、第２図に
示すようにＤ−FF１１，１２の出力Q11，Q12は
クロツク信号CLKに従い順次、“Ｈ”となる。こ
の時、EX−OR回路１３の出力ｂは、第２図の
ような信号となり、OR回路９を介して、JK−
FF１０をリセツトするが、上述したようにすで
にリセツトされているので出力Q31の状態は変わ
らない。また、AND回路１４の出力Ｃは、“Ｌ”
から“Ｈ”となるため、AND回路１５〜１７に
接続されている各調時スイツチ２〜４の信号は、
入力可能な状態となる。 今、モードは時計モードに選択され、またロツ
クスイツチ１は、アンロツク状態になつたため、
時刻修正が可能となつた。ここで調時スイツチ２
が押されると、AND回路１５の出力ｄは、第２
図に示すように、“Ｈ”となる。そして、この信
号は、Ｄ−FF１６，１７に順次入力される。こ
れによりＤ−FFの出力Q41，Q42、AND回路１８
の出力ｅは、第２図に示すように変化する。この
信号はAND回路２０，２１に入力されているが、
信号ｅが“Ｌ”から“Ｈ”になつた状態では、
JK−FF１０の出力Q31は“Ｌ”のままであるた
め、この時の信号は、AND回路２１だけを通過
する。AND回路２１の出力ｆは、図示しない時
計回路の秒リセツト回路に伝達され、秒をリセツ
トする。（この時、秒のリセツトは、分に桁上げ
して“00”表示としても、単に桁上げせずに、
“00”秒にしても良い。）次いで、調時スイツチ２
が離されて、オフになると、前述の場合と同様
に、Ｄ−FF１６，１７の出力Q41，Q42は第２図
示のように順次変化し、AND回路１８の出力ｅ
は“Ｌ”となる。この“Ｈ”から“Ｌ”への信号
変化は、インバーター１９を介してJK−FF１０
のクロツク入力CLに入力されるため、その出力
Q31は、“Ｌ”から“Ｈ”に変化する。なお、秒
リセツト後に再び、調時スイツチ２が押される
と、再びAND回路１５の出力ｄは“Ｈ”となる。
この信号は、上述した場合と同様にＤ−FF１６，
１７、AND回路１８を第２図のように変化させ、
AND回路２０，２１に入力されるが、AND回路
２１は、JK−FF１０の出力31が“Ｌ”となつ
ているため、閉じられており、今度は、AND回
路２０を通過し、その出力ｇを“Ｌ”とする。こ
の信号は、図示されない時計回路の１分桁の修正
回路に伝達され、表示を＋１分する。次いで、再
び調時スイツチ２が離されオフすると、上述した
場合と同様にＤ−FF１６，１７AND回路１８は
第２図に示すように変化する。この時、JK−FF
のクロツク入力CLは、再び“Ｈ”から“Ｌ”に
変化するが、第１図のような接続をされた場合に
は、２回目以降の信号変化は無視され、状態は変
化しない。従つて、調時スイツチ２が何回押され
ても、ロツクスイツチ１または、モード切換えス
イツチ５が変化しない限り、１分桁の修正のみが
行なわれる。 調時スイツチ３が押された場合は、調時スイツ
チ２と同様に、Ｄ−FF２２，２３AND回路２４
が接続されており、この間の動作は同じである。
調時スイツチ３の入力信号は、AND回路２５を
介して、図示しない時計回路の10分桁の修正回路
に伝達され、表示を＋10分する。調時スイツチ４
が押された場合も同様にＤ−FF２６，２７AND
回路２８，２９を介して伝達され、図示しない時
計回路の時桁の修正回路に伝達され、表示を＋１
時間にする。（もちろん、１分桁の修正の場合で
は、表示が９分に達した時には、次の入力では０
分となる。以下、各桁についても同様にサイクリ
ツクに変化する。） 以上においては、時計モードが先に選択され、
次いで、ロツクスイツチがオンした場合の動作に
ついて説明したが、先にロツクスイツチがオン
し、次いで時計モードが選択された場合でも同様
である。上述したように、ロツクスイツチがオン
した直後、および時計モードが選択された直後に
は、必らずEX−OR回路１３，８の出力ｂ，ａ
は一定時間“Ｈ”となるため、JK−FFはリセツ
トされるため、その後の調時スイツチ２の入力信
号は、必らずAND回路２１を通過して、時計回
路の秒をリセツトする。 なお、モード選択スイツチの信号により、区分
されたＡ、Ｂ、Ｃ、Ｄ、Ｅの５つのAND回路群
は、調時スイツチ２〜４を、各モードにおいて共
通に使用するための、各回路への切換え回路であ
る。すなわち、時計モードが選択され、CL端子
が“Ｈ”になつた場合には、AND回路群はＡ以
外は全て遮断され、アラームモードが選択され、
AL端子が“Ｈ”になつた場合には、Ｂ以外の
AND回路群は全て遮断される。以下、カレンダ
ータイマー、ストツプウオツチの場合も同様であ
る。各AND回路群の出力は、図示しない各々の
モードの修正あるいは操作命令等を行なう回路に
接続される。なお選択されたモードと調時スイツ
チの機能の関係の一例を下表に示す。
【表】
また、調時スイツチ２〜４に接続されたＤ−
FF１６，１７，２２，２３，２６，２７は、そ
れぞれのスイツチのチヤタリングを除去するため
のものである。 以上に述べたように、本発明によれば、従来時
間がかかつたり、操作しにくかつた時刻修正が、
簡単な回路を付加することにより、容易に改良さ
れる。また、この方式によると、時計モード以外
の他のモードの修正や操作命令等も、３つの調時
スイツチにより、整合性を損なわず、また使い易
すさを維持したまま実現することができ、使用者
にとつては、大変便利なデジタル時計となる。
FF１６，１７，２２，２３，２６，２７は、そ
れぞれのスイツチのチヤタリングを除去するため
のものである。 以上に述べたように、本発明によれば、従来時
間がかかつたり、操作しにくかつた時刻修正が、
簡単な回路を付加することにより、容易に改良さ
れる。また、この方式によると、時計モード以外
の他のモードの修正や操作命令等も、３つの調時
スイツチにより、整合性を損なわず、また使い易
すさを維持したまま実現することができ、使用者
にとつては、大変便利なデジタル時計となる。
第１図は本発明の１実施例を示す図であり、第
２図は、その動作を説明するためのタイミングチ
ヤートであり、１はクロツクスイツチ、２〜４は
調時スイツチ、５はモード選択スイツチ、１０は
JKフリツプフロツプ。
２図は、その動作を説明するためのタイミングチ
ヤートであり、１はクロツクスイツチ、２〜４は
調時スイツチ、５はモード選択スイツチ、１０は
JKフリツプフロツプ。
Claims (1)
- 【特許請求の範囲】 １ 複数のモードを切換えるためのモード切換え
手段と、 時計モードが選択されたとき、時桁、10分桁、
１分桁を調時するための各々の調時スイツチと、 前記調時スイツチの機能の有効あるいは無効を
選択するロツクスイツチ手段を備えた電子時計に
おいて、 前記ロツクスイツチ手段により、前記調時スイ
ツチの機能を無効から有効にされた直後にパルス
を発生する第１のパルス発生手段と、 前記モード切換え手段により、他のモードから
時計モードに切換えられた直後にパルスを発生す
る第２のパルス発生回路と、 前記第１、第２のパルス発生回路より発生する
パルスをリセツト信号とし、前記１分桁を調時す
るための調時スイツチの信号を入力とする保持回
路と、 前記１分桁を調時する調時スイツチの信号を、
前記保持回路の出力により、秒リセツト回路ある
いは１分桁修正回路に切換え入力するためのゲー
ト回路と からなる電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56007488A JPS57120880A (en) | 1981-01-21 | 1981-01-21 | Time adjusting circuit for electronic clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56007488A JPS57120880A (en) | 1981-01-21 | 1981-01-21 | Time adjusting circuit for electronic clock |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57120880A JPS57120880A (en) | 1982-07-28 |
| JPS637637B2 true JPS637637B2 (ja) | 1988-02-17 |
Family
ID=11667145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56007488A Granted JPS57120880A (en) | 1981-01-21 | 1981-01-21 | Time adjusting circuit for electronic clock |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57120880A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007064514A (ja) * | 2005-08-29 | 2007-03-15 | Usui Kokusai Sangyo Kaisha Ltd | 熱交換器用伝熱管および該伝熱管が組込まれた熱交換器 |
-
1981
- 1981-01-21 JP JP56007488A patent/JPS57120880A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57120880A (en) | 1982-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0546730B2 (ja) | ||
| JPS6361631B2 (ja) | ||
| JPS6023317B2 (ja) | 電子時計 | |
| JPS637637B2 (ja) | ||
| JP2754170B2 (ja) | 位相調整可能なプログラマブル周波数タイミング・ジェネレータ | |
| US4210776A (en) | Linear digital phase lock loop | |
| US4138841A (en) | Electronic timepiece | |
| JPS5535545A (en) | Digital phase synchronous circuit | |
| JP3485449B2 (ja) | クロック分周切替回路 | |
| SU566230A1 (ru) | Электронные часы | |
| JPS6227912Y2 (ja) | ||
| JPH041515Y2 (ja) | ||
| JPS642362Y2 (ja) | ||
| JPS5944600B2 (ja) | 電子時計 | |
| JPH0516547Y2 (ja) | ||
| JPS62230224A (ja) | 位相同期発振回路 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| JPS634673B2 (ja) | ||
| JPH04311Y2 (ja) | ||
| JPS58113884A (ja) | タイマ−付電子時計 | |
| JPH04314Y2 (ja) | ||
| JPH0738879Y2 (ja) | アナログ時計 | |
| SU1007202A1 (ru) | Синтезатор частоты | |
| JPH0831850B2 (ja) | フレ−ム同期クロツク作成回路 | |
| JPS6051671B2 (ja) | 電子時計の修正信号発生装置 |