JPS6367685A - 並列レイトレーシングの負荷分散処理方法 - Google Patents
並列レイトレーシングの負荷分散処理方法Info
- Publication number
- JPS6367685A JPS6367685A JP21220386A JP21220386A JPS6367685A JP S6367685 A JPS6367685 A JP S6367685A JP 21220386 A JP21220386 A JP 21220386A JP 21220386 A JP21220386 A JP 21220386A JP S6367685 A JPS6367685 A JP S6367685A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- pixel
- processing
- sub
- picture element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Multi Processors (AREA)
- Image Processing (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［慨要〕
本発明は光源から発せられた光が物体に当たって反射し
、視点に至る際に、物体と視点との間の通路上に設けた
２次元スクリーン上に当該光の輝度に対応する明るさを
持つ点を描くことにより物体の２次元像を得る所謂レイ
トレーシング（光線追跡法）に係り、並列コンピュータ
におけるアンチエイリアツシング処理（表示画像におけ
る境界部分のギザギザした表示を滑かにする画像処１！
ｌ）を含むレイトレーシングの分散実行において、並列
コンピュータ各プロセッサ上の負荷のばらつきを解決す
るため、アンチエイリアツシング処理で行われる１画素
における数３点のサブ画素の算出処理を、数個のプロセ
ッサで分担しあうことにより各プロセッサ上の負荷の均
等化を図るものである。
、視点に至る際に、物体と視点との間の通路上に設けた
２次元スクリーン上に当該光の輝度に対応する明るさを
持つ点を描くことにより物体の２次元像を得る所謂レイ
トレーシング（光線追跡法）に係り、並列コンピュータ
におけるアンチエイリアツシング処理（表示画像におけ
る境界部分のギザギザした表示を滑かにする画像処１！
ｌ）を含むレイトレーシングの分散実行において、並列
コンピュータ各プロセッサ上の負荷のばらつきを解決す
るため、アンチエイリアツシング処理で行われる１画素
における数３点のサブ画素の算出処理を、数個のプロセ
ッサで分担しあうことにより各プロセッサ上の負荷の均
等化を図るものである。
［産業上の利用分野］
本発明は並列コンピュータにおけるアンチエイリアツシ
ング処理を含むレイトレーシングの分散処理方式に関す
る。
ング処理を含むレイトレーシングの分散処理方式に関す
る。
アンチエイリアツシング処理を含むレイトレーシングは
現実感温れる画像を生成する層れたアルゴリズムである
が、膨大な処理時間を要Ｊるのが欠点とされている。そ
のため近年レイトレーシング処理の画素間独立性に着目
し、複数のプロセッサ処理を分散させる並列レイトレー
シングが試みられるようになってきた。
現実感温れる画像を生成する層れたアルゴリズムである
が、膨大な処理時間を要Ｊるのが欠点とされている。そ
のため近年レイトレーシング処理の画素間独立性に着目
し、複数のプロセッサ処理を分散させる並列レイトレー
シングが試みられるようになってきた。
この場合各プロセッサに分散される処理が均一となるよ
うな分散方法が必要とされる。
うな分散方法が必要とされる。
［従来の技術］
従来の並列コンピュータ上のアンチエイリアツシング処
理を含むレイトレーシングの分散処理方式を第４図に示
づ。図中、（イ）はスクリーン画面を示し、分割された
画素を１６台の並列コンピュータで分担している様子を
示している。同図（ロ）はＯから１５番までの番号が付
された１６台の並列コンビコータを示し、（イ）図中の
数字は該当コンピュータを示している。同図（ハ）は１
画素を４分割し、Ａ、Ｂ、Ｃ，Ｄの４つのサブ画素とし
た場合を示１図である。
理を含むレイトレーシングの分散処理方式を第４図に示
づ。図中、（イ）はスクリーン画面を示し、分割された
画素を１６台の並列コンピュータで分担している様子を
示している。同図（ロ）はＯから１５番までの番号が付
された１６台の並列コンビコータを示し、（イ）図中の
数字は該当コンピュータを示している。同図（ハ）は１
画素を４分割し、Ａ、Ｂ、Ｃ，Ｄの４つのサブ画素とし
た場合を示１図である。
従来の方式では、レイトレーシングが画素独立に計算で
きることに着目して画素単位に各プロセッサを割り当て
、処理作業を均等分散させていた。
きることに着目して画素単位に各プロセッサを割り当て
、処理作業を均等分散させていた。
しかしながら、アンチエイリアツシング処理では表示ｉ
！１ｉａｌ上での物体境界のギャザリングを除去するた
めに、同図（ハ）に示すように１画素より更に細かい仮
想画素（サブ画素）を１画素について４個とり、この４
個のサブ画素の平均値を１画素の値として表示している
。そのため１画素内のサブ画素同志は平均値をとること
となり、サブ画素単位で完全独立処理とはできない。当
該画素を担当したプロセッサが画素内のサブ画素を逐次
計算し平均値を表示した後で、次の画素担当プロセッサ
へと処理が移るようになっている。
！１ｉａｌ上での物体境界のギャザリングを除去するた
めに、同図（ハ）に示すように１画素より更に細かい仮
想画素（サブ画素）を１画素について４個とり、この４
個のサブ画素の平均値を１画素の値として表示している
。そのため１画素内のサブ画素同志は平均値をとること
となり、サブ画素単位で完全独立処理とはできない。当
該画素を担当したプロセッサが画素内のサブ画素を逐次
計算し平均値を表示した後で、次の画素担当プロセッサ
へと処理が移るようになっている。
［発明が解決しようとする問題点１
従来の並列コンピュータ上のアンヂエイリアッシング処
理を含むレイトレーシングの分散処理方式では、画素を
担当したプロセッサが画素内のサブ画素を逐次計算し平
均値を表示した後で、次の画素担当プロセッサへと処理
を移していたため、鏡面体などのような部分的に処理の
大きい画素を多く担当したプロセッサと、背景を多く担
当したプロセッサとの間では、処理分散のばらつきがあ
る。即ち、アンチエイリアツシング処理では単純に１画
素当たりのサブ両糸数分だｉ）倍増されてしまうという
問題があった。
理を含むレイトレーシングの分散処理方式では、画素を
担当したプロセッサが画素内のサブ画素を逐次計算し平
均値を表示した後で、次の画素担当プロセッサへと処理
を移していたため、鏡面体などのような部分的に処理の
大きい画素を多く担当したプロセッサと、背景を多く担
当したプロセッサとの間では、処理分散のばらつきがあ
る。即ち、アンチエイリアツシング処理では単純に１画
素当たりのサブ両糸数分だｉ）倍増されてしまうという
問題があった。
本発明は、このような点に鑑みてなされたもので、アン
チエイリアツシング処理で行われる１画素の下の数点の
サブ画素算出の処理を複数のプロセッサで分担させるよ
うにすることにより、各プロセッサ上の負荷を均等化す
ることのできる並列レイトレーシングの負荷分散処理方
式を提供することにある。
チエイリアツシング処理で行われる１画素の下の数点の
サブ画素算出の処理を複数のプロセッサで分担させるよ
うにすることにより、各プロセッサ上の負荷を均等化す
ることのできる並列レイトレーシングの負荷分散処理方
式を提供することにある。
［問題点を解決するための手段］
第１図は本発明方式の原理を示すフローチト−トである
。先ず、各プロセッサを画素並列どすると共にアンチエ
イリアツシング処理のサブ画ｍ ０１位に割り当て、且
つ各画素について各プロセッサが個別に処理結果を平均
することがでさるようにしくステップσ）〉、次に各プ
ロセッサの負荷を均等化１゛る〈ステップ■）。
。先ず、各プロセッサを画素並列どすると共にアンチエ
イリアツシング処理のサブ画ｍ ０１位に割り当て、且
つ各画素について各プロセッサが個別に処理結果を平均
することがでさるようにしくステップσ）〉、次に各プ
ロセッサの負荷を均等化１゛る〈ステップ■）。
［作用］
第２図は本発明によるプロセッサの処理分担の状況を示
す図である。図において、実線で囲んだ部分が表示画素
に対応し、そのおのおのについて破線で分割した４つの
部分がアンチエイリアッシングのナブ画素である。即ち
、１表示画素はｔｌつのサブ画素で構成されている。本
発明の方式ではアンチエイリアツシング処理を含むレイ
１−レーシングの負荷をプロセッサ均一なものとするた
め、アンチエイリアツシング処理のサブ画素単位にプロ
セッサを割り当てている。又、ビデオメモリには各画素
のＲＧＢ情報の他に現在幾つのサブ画素の平均値なのか
を示すステータスメモリを各画素単位に持っている。
す図である。図において、実線で囲んだ部分が表示画素
に対応し、そのおのおのについて破線で分割した４つの
部分がアンチエイリアッシングのナブ画素である。即ち
、１表示画素はｔｌつのサブ画素で構成されている。本
発明の方式ではアンチエイリアツシング処理を含むレイ
１−レーシングの負荷をプロセッサ均一なものとするた
め、アンチエイリアツシング処理のサブ画素単位にプロ
セッサを割り当てている。又、ビデオメモリには各画素
のＲＧＢ情報の他に現在幾つのサブ画素の平均値なのか
を示すステータスメモリを各画素単位に持っている。
各プロセッサは担当したサブ画素のｔｌ算を終えると、
ビデオメモリのターゲット画素から現在幾つのサブ画素
の平均値なのかを示すステータスメモリの内容を読み込
む。ＩＩ ＯＩＩならそのまま計算結果をビデオメモリ
のターゲット画素に書き込む。
ビデオメモリのターゲット画素から現在幾つのサブ画素
の平均値なのかを示すステータスメモリの内容を読み込
む。ＩＩ ＯＩＩならそのまま計算結果をビデオメモリ
のターゲット画素に書き込む。
“１′°ならビデオメモリのターゲット画素の内容と計
算結果との平均をとり、“１２″ならビデオメモリのタ
ーゲット画素の内容を２倍して計算結果の値を加算して
３で割るといった処理をして、サブ画素数に応じた平均
値を逐次蓄積していく。
算結果との平均をとり、“１２″ならビデオメモリのタ
ーゲット画素の内容を２倍して計算結果の値を加算して
３で割るといった処理をして、サブ画素数に応じた平均
値を逐次蓄積していく。
本発明では、アンチェイリアツシング処理のサブ画素単
位に各プロセッサへ処理を分散させることにより、アン
チェイリアツシング処理を含むレイトレーシングの処理
を画素単位で各プロセッサに振り分けるようにしていた
従来の方式で問題となっていた映り込みの多い画素を多
く担当したプロセッサとそうでないプロセッサとの負荷
のばらつきがサブ画素数の倍数だけ拡大されるという点
を、改善することができる。
位に各プロセッサへ処理を分散させることにより、アン
チェイリアツシング処理を含むレイトレーシングの処理
を画素単位で各プロセッサに振り分けるようにしていた
従来の方式で問題となっていた映り込みの多い画素を多
く担当したプロセッサとそうでないプロセッサとの負荷
のばらつきがサブ画素数の倍数だけ拡大されるという点
を、改善することができる。
［実施例コ
以下、図面を参照して本発明の実施例を詳細に説明する
。第３図は本発明の方式を実現するための一実施例を示
す要部構成図である。図において、２１は１６台用意さ
れたプロセッサ（０から１５の番号で示される）群であ
る。２２は画素アドレス選択回路、２３は色・サブ画素
選択回路、２４はビデオメモリである。１６台の各ブロ
セツ１す９よ、図示しないホストコンピュータの制御の
下に、レイトレーシングプログラムとデータが与えられ
ると共に、画素アドレス選ＪＲ回路２２より担当するサ
ブ画素アドレスが与えられ、それぞれ独自に、処理を進
めて行く。各プロセッサでは、担当のサブ画素計算を終
了すると、色・サブ画素選択回路２３を介してビデオメ
モリ２４から当該画素においてサブ画素平均回数が現在
量つであるかを読み取る。
。第３図は本発明の方式を実現するための一実施例を示
す要部構成図である。図において、２１は１６台用意さ
れたプロセッサ（０から１５の番号で示される）群であ
る。２２は画素アドレス選択回路、２３は色・サブ画素
選択回路、２４はビデオメモリである。１６台の各ブロ
セツ１す９よ、図示しないホストコンピュータの制御の
下に、レイトレーシングプログラムとデータが与えられ
ると共に、画素アドレス選ＪＲ回路２２より担当するサ
ブ画素アドレスが与えられ、それぞれ独自に、処理を進
めて行く。各プロセッサでは、担当のサブ画素計算を終
了すると、色・サブ画素選択回路２３を介してビデオメ
モリ２４から当該画素においてサブ画素平均回数が現在
量つであるかを読み取る。
■読み込んだ平均回数がＯ”の場合には、そのまま前記
計算結果をビデオメモリ２４に書き込む。
計算結果をビデオメモリ２４に書き込む。
同時にサブ画素平均回数として１１１ ＩＩをＪ）き込
んでお（。■読み込んだ平均回数が１″の場合は、ビデ
オメモリ２４の当該画素の内容（データ）と計算結果を
とりその値をビデオメモリに書き込む。
んでお（。■読み込んだ平均回数が１″の場合は、ビデ
オメモリ２４の当該画素の内容（データ）と計算結果を
とりその値をビデオメモリに書き込む。
同時にサブ画素平均回数として“２′°を書き込んでお
く。
く。
■読み込んだ平均回数が２″の場合は、ビデオメモリの
内容を２倍してこれに計算結果を加算し、この計算結果
を３で割って平均値を求めこれをビデオメモリに書き込
む。同時にサブ画素平均回数として３″を書き込んでお
く。
内容を２倍してこれに計算結果を加算し、この計算結果
を３で割って平均値を求めこれをビデオメモリに書き込
む。同時にサブ画素平均回数として３″を書き込んでお
く。
■読み込ｌνだ平均回数が３の場合は、ビデオメモリの
内容を３倍してこれに計算結果を加算し、この計算結果
を４で割って平均値を求めこれをビデオメモリに書き込
む。４回平均した値が書き込まれるとその画素の処理は
完了する。
内容を３倍してこれに計算結果を加算し、この計算結果
を４で割って平均値を求めこれをビデオメモリに書き込
む。４回平均した値が書き込まれるとその画素の処理は
完了する。
尚、サブ画素の内容はＲＧＢ情報であるが、平均値を求
める処理は各ＲＧＢ信号ごとに行われる。
める処理は各ＲＧＢ信号ごとに行われる。
又、上記の処理について各プロセッサはいかなる順番で
行っても構わない。その順番は通常ホストコンピュータ
により管理される。このようにして、１画素を複数のプ
ロセッサで分担処理することによりプロセッサの負荷の
ばらつきを解消することができる。
行っても構わない。その順番は通常ホストコンピュータ
により管理される。このようにして、１画素を複数のプ
ロセッサで分担処理することによりプロセッサの負荷の
ばらつきを解消することができる。
尚、実旋例では１画素の分割数を４分割とじたが、他の
分割数としてもよい。又、本発明は必ずしもカラー画像
に限定されるものではなく、モノクローム画像にも適用
することができる。
分割数としてもよい。又、本発明は必ずしもカラー画像
に限定されるものではなく、モノクローム画像にも適用
することができる。
更に、各サブ画素を担当するプロセッサーは実旋例のよ
うに１６台に限るものではなく、その台数は任意に増減
してもよい。
うに１６台に限るものではなく、その台数は任意に増減
してもよい。
［発明の効果］
以上詳細に説明したように、本発明によれば、アンチェ
イリアツシング処理を含むレイトレーシングの処理を画
素単位で各プロセッサに撮り分けるようにしていた従来
の方式において生じていた負荷のばらつきがサブ画素数
の倍数だ（）拡大されるという問題を解決するばかりで
なく、負荷の大きさが殆ど同じである画素内のサブ画素
を複数のプロセッサで分担することからアンチェイリア
ツシング処理を行わないレイトレーシングに対しても負
荷の均等率の面で改善されることになる。
イリアツシング処理を含むレイトレーシングの処理を画
素単位で各プロセッサに撮り分けるようにしていた従来
の方式において生じていた負荷のばらつきがサブ画素数
の倍数だ（）拡大されるという問題を解決するばかりで
なく、負荷の大きさが殆ど同じである画素内のサブ画素
を複数のプロセッサで分担することからアンチェイリア
ツシング処理を行わないレイトレーシングに対しても負
荷の均等率の面で改善されることになる。
更に、従来の方法ではサブ画素の計算が終了して平均値
を等用するまでは画像を表示しなかったために画素表示
の進行が遅れていたが、本発明の方式ではサブ画素の１
つの画素について計算が終了するごとに即座に画像の表
示が行われ、且つサブ画素の計算回数が進むにつれて順
次アンチエイリアツシングが施された画像に変わって行
くという利点が屯る。
を等用するまでは画像を表示しなかったために画素表示
の進行が遅れていたが、本発明の方式ではサブ画素の１
つの画素について計算が終了するごとに即座に画像の表
示が行われ、且つサブ画素の計算回数が進むにつれて順
次アンチエイリアツシングが施された画像に変わって行
くという利点が屯る。
第１図は本発明の原理を示すフローチャート、第２図は
本発明によるプロセッサの処理分担の状況を示す図、第
３図は本発明の方式を実現するための一実施例を示す要
部構成図、第４図は従来の並列コンピュータ上のアンヂ
エイリアッシング処理を含むレイトレーシングの分散処
理方式を示す図である。 図において、 ２１・・・並列プロセッサ群、 ２２・・・画素アドレス選択回路、 ２３・・−色・サブ画素選択回路、 ２４・・・ビデオメモリである。 本発明方式の原理を示すフローチャート第１ 図
本発明によるプロセッサの処理分担の状況を示す図、第
３図は本発明の方式を実現するための一実施例を示す要
部構成図、第４図は従来の並列コンピュータ上のアンヂ
エイリアッシング処理を含むレイトレーシングの分散処
理方式を示す図である。 図において、 ２１・・・並列プロセッサ群、 ２２・・・画素アドレス選択回路、 ２３・・−色・サブ画素選択回路、 ２４・・・ビデオメモリである。 本発明方式の原理を示すフローチャート第１ 図
Claims (1)
- 【特許請求の範囲】 並列プロセッサ使用によりアンチエイリアツシング処理
を含むレイトレーシング処理を実行させる並列レイトレ
ーシングの負荷分散処理方式において、 各プロセッサを画素並列とすると共にアンチエイリアツ
シング処理のサブ画素単位に割り当て、且つ各画素につ
いて各プロセッサが個別に処理結果を平均することがで
きるようにして（ステップ［１］）、 各プロセッサの負荷を均等化した（ステップ［２］）こ
とを特徴とする並列レイトレーシングの負荷分散処理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212203A JPH0814853B2 (ja) | 1986-09-09 | 1986-09-09 | 並列レイトレーシングの負荷分散処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212203A JPH0814853B2 (ja) | 1986-09-09 | 1986-09-09 | 並列レイトレーシングの負荷分散処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367685A true JPS6367685A (ja) | 1988-03-26 |
| JPH0814853B2 JPH0814853B2 (ja) | 1996-02-14 |
Family
ID=16618628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61212203A Expired - Lifetime JPH0814853B2 (ja) | 1986-09-09 | 1986-09-09 | 並列レイトレーシングの負荷分散処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0814853B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015215908A (ja) * | 2011-08-11 | 2015-12-03 | オトイ、インコーポレイテッド | クラウドソース動画レンダリングシステム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5965888A (ja) * | 1982-10-08 | 1984-04-14 | 株式会社日立製作所 | カラー・ディスプレイ装置 |
| JPS6186876A (ja) * | 1984-10-03 | 1986-05-02 | Fujitsu Ltd | 三次元物体表示処理方式 |
| JPS61133482A (ja) * | 1984-12-04 | 1986-06-20 | Agency Of Ind Science & Technol | 図形表示用マルチプロセツサ |
-
1986
- 1986-09-09 JP JP61212203A patent/JPH0814853B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5965888A (ja) * | 1982-10-08 | 1984-04-14 | 株式会社日立製作所 | カラー・ディスプレイ装置 |
| JPS6186876A (ja) * | 1984-10-03 | 1986-05-02 | Fujitsu Ltd | 三次元物体表示処理方式 |
| JPS61133482A (ja) * | 1984-12-04 | 1986-06-20 | Agency Of Ind Science & Technol | 図形表示用マルチプロセツサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015215908A (ja) * | 2011-08-11 | 2015-12-03 | オトイ、インコーポレイテッド | クラウドソース動画レンダリングシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0814853B2 (ja) | 1996-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Schütz et al. | Real-time continuous level of detail rendering of point clouds | |
| US7928990B2 (en) | Graphics processing unit with unified vertex cache and shader register file | |
| US5969726A (en) | Caching and coherency control of multiple geometry accelerators in a computer graphics system | |
| CA1127332A (en) | Method and means for raster scanned texture display | |
| US5920326A (en) | Caching and coherency control of multiple geometry accelerators in a computer graphics system | |
| US6833835B1 (en) | Method and apparatus for antialiased imaging of graphical objects | |
| CN109478150A (zh) | 动态视觉聚焦调节 | |
| US7612784B2 (en) | Image processor and method, computer program, and recording medium | |
| EP1345205A1 (en) | Hardware-enhanced graphics rendering acceleration of pixel sub-component-oriented images | |
| US20050007377A1 (en) | Dynamic allocation of texture cache memory | |
| GB2515881A (en) | Graphics processing systems | |
| WO2019184669A1 (zh) | 像素处理方法及装置 | |
| JP3328741B2 (ja) | エイリアス除去画像の表示装置 | |
| US6549209B1 (en) | Image processing device and image processing method | |
| JPWO2020129201A1 (ja) | 情報処理装置、プログラム及び情報処理方法 | |
| JPH03138783A (ja) | 陰面消去回路 | |
| WO2024087088A1 (zh) | 一种基于抖动算法的图像处理方法及显示设备 | |
| US20030020712A1 (en) | Rendering process | |
| US20030160789A1 (en) | Multiple scan line sample filtering | |
| US7605825B1 (en) | Fast zoom-adaptable anti-aliasing of lines using a graphics processing unit | |
| JPS6367685A (ja) | 並列レイトレーシングの負荷分散処理方法 | |
| US6963342B2 (en) | Arbitration scheme for efficient parallel processing | |
| CN116798370B (zh) | 显示面板的视角补偿方法、装置、计算机系统及存储介质 | |
| US20050225557A1 (en) | Method and apparatus for reading texture data from a cache | |
| JP2737898B2 (ja) | ベクトル描画装置 |