JPH0458051B2 - - Google Patents

Info

Publication number
JPH0458051B2
JPH0458051B2 JP61088420A JP8842086A JPH0458051B2 JP H0458051 B2 JPH0458051 B2 JP H0458051B2 JP 61088420 A JP61088420 A JP 61088420A JP 8842086 A JP8842086 A JP 8842086A JP H0458051 B2 JPH0458051 B2 JP H0458051B2
Authority
JP
Japan
Prior art keywords
storage
data
record
cache
subsystem
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61088420A
Other languages
English (en)
Other versions
JPS6219947A (ja
Inventor
Jon Reguborudo Baanon
Oribaa Ueronsu Suchiibun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6219947A publication Critical patent/JPS6219947A/ja
Publication of JPH0458051B2 publication Critical patent/JPH0458051B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/312—In storage controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 以下のとおりこの発明の説明を行う。
Ａ 産業上の利用分野 Ｂ 従来の技術 Ｃ 発明が解決しようとする問題点 Ｄ 問題点を解決するための手段 Ｅ 実施例 概要（第１図） 各部の説明（第２図〜第１０図） 実施例の動作（第１１Ａ図および第１１Ｂ図） 用語表 Ｆ 発明の効果 Ａ 産業上の利用分野 本発明は情報処理システム、より具体的に言え
ばキヤツシユメモリ及びバツクメモリを有する情
報処理サブシステムと、キヤツシユメモリ及びバ
ツクメモリ中のレコードに対する読み取り及び書
き込みアクセスを制御する制御手段に関する。
毎秒、非常に大きい数のトランザクシヨンを必
要とする情報処理システムのユーザのグループが
ある。このブループのユーザは明らかに、データ
の高速アクセスと、信頼性あるデータ記憶装置
と、効率的な直接アクセス記憶装置（DASD）
と、高いメツセージ処理速度と、DASDアクチユ
エータのバランスの取れた動作と、適正なハード
ウエア及びソフトウエアを必要とする。これらユ
ーザのシステムは毎秒500トランザクシヨンから
13500トランザクシヨン以上の範囲のDASDスト
レージの平均Ｉ／Ｏ速度を持つている。これらの
ユーザはエアライン、財務、ホテル及びデータサ
ービスの業界に主として見出される。これらのユ
ーザはサービス時間及びDASDストレージの使用
について強い関心を持つている。
本発明はこれらのユーザの現在及び将来の要求
を満足させる。本発明のシステムはキヤツシユ技
術を使うことによつて、データのアクセスを高速
で且つ信頼性あるものにし、且つDASDストレー
ジの一層の効率的な使用を与える。
Ｂ 従来の技術 従来知られている代表的な情報処理システムを
以下に述べる。
米国特許第3569938号に開示された周辺データ
ストレージの階層は明確な記憶装置を与えるため
に永い間使用されて来た。この米国特許は、要求
ページング又は要求システムにおいて、キヤツシ
ユ型の高速フロント記憶装置（バツフア）中にデ
ータをキヤツシユ記憶することが、周辺のストレ
ージシステムを大容量の記憶容量を持つているか
のようにさせると同時に、なおかつデータの高速
度アクセスを与えることを教示している。ここで
高速度アクセスとはバツク記憶装置により与えら
れるアクセス速度よりもフロント記憶装置のアク
セス速度の方がより高速であることを意味する。
この米国特許はまた、バツク記憶装置が磁気デー
プ装置又は磁気デイスク装置のような持久性記憶
装置であり、そして、フロント記憶装置が磁気コ
ア記憶装置のような非持久性記憶装置であること
を教示している。データ記憶装置の進歩につれ
て、フロント記憶装置の多くは半導体型のデータ
ストレージ素子を含んでいる。米国特許第
3839704号はデータストレージ階層の他の形式を
示している。
データストレージ階層の重要な指標はデータの
完全性を保全することである。即ち、中央処理ユ
ニツト（CPU）や他のデータ処理装置の如きユ
ーザの装置から受け取つたデータは、供給装置へ
正しく送り戻されるか、若しくはエラーがあるか
も知れないという表示と共に供給装置へ送り戻さ
れねばならない。また、高速でアクセスするため
のデータを記憶することが出来るように、上位レ
ベルのデータの移動を制限すると同時に、保存ス
トレージのデータを高位レベルから低位レベルへ
自動的に移動することはデータストレージ階層に
おける代表的なプラクテイスである。米国特許第
4020466号は高位レベルの記憶装置からバツク記
憶装置へ変更されるデータをコピーすることを示
しており、米国特許第4077059号は予め決められ
た条件の下で、強制的にコピーし戻すことを開示
している。そのようなコピーし戻し動作はデータ
ストレージ階層の時間を浪費する。このことを換
言すれば非常に多量のデータがコピーし戻される
ので、この装置によりデータのアクセス機能が低
下するということになる。この問題は、高位レベ
ルのストレージユニツトから低位レベルのストレ
ージユニツトへコピーし戻されるべきデータのみ
が変更されることにより部分的に解決される。即
ち、バツク記憶装置中のデータとフロント記憶装
置中のデータとの間に不一致がある場合にのみ、
データが変更されることを開示した米国特許第
3588839号により部分的には解決される。
データストレージ階層は種々の形式を取つてい
る。例えば、米国特許第3569938号に従つた装置、
即ち複数のユーザに使用される単一の高速記憶装
置がある。米国特許第3735360号では、夫々のプ
ロセツサの性能が異なつているため、各プロセツ
サはそれ自身の高速記憶装置、即ちキヤツシユを
持つことが出来る。データストレージ階層の性能
はまた、フロントキヤツシユメモリ、即ち高速
（迅速なアクセス）ストレージ部分中に予定され
たデータを記憶するために使われるアルゴリズム
及び他の制御によつて影響される。その結果、米
国特許第3898624号には、バツク記憶装置からフ
ロント記憶装置、即ちキヤツシユメモリへデータ
を取り出す時間を、CPUにより実行されるプロ
グラムに従つてコンピユータのオペレータにより
選択的に変更することが出来ることが開示されて
いる。従つて、キヤツシユ、即ち階層の上位レベ
ルの記憶装置中に常駐するデータはCPUで必要
とされるデータであることが望ましく、他方、
CPUで必要としないデータはキヤツシユメモリ
中に常駐しないことが望ましい。これらの動作を
具体的にする手段は可成り複雑なものになる。
従つて、データストレージ階層の管理を最良に
するための評価プログラムが使われて来た。米国
特許第3964028号及び第4068304号は、データの完
全性を保全し、且つ最適の性能を発揮させるため
に、データストレージ階層の性能を監視すること
を開示している。データストレージ階層に関する
多くの試みがCPUに接続されたキヤツシユメモ
リ及び主メモリの組合せに対して行われて来た。
上述の米国特許第3569938号に示されたように、
キヤツシユ化した主メモリの原理は周辺システム
をキヤツシユし且つバツフアすることに直接関係
する。勿論、主メモリは、米国特許第3569938号
の開示以前に、CPUのための磁気テープ及び磁
気デイスク装置からデータをバツフアし、又はキ
ヤツシユ（caching）するために使われて来た。
換言すれば、主メモリはCPUの実行メモリとし
て使用されるのみならず、周辺装置のための緩衝
記憶装置としても使われていた。データのアクセ
スを強化するため、或るデータはフロント記憶装
置へ「留保された」（pinnned）、即ち拘留され
た。換言すると、留保されないデータは使用の態
様に基づいて、新しいデータにより置換されるこ
とがありうるのに反し、上述の「留保された」デ
ータのコピーはフロント記憶装置中に維持される
よう保証される。そのような「留保された」デー
タは持久性メモリにコピーされなければ、データ
の保全に関して大きな危険が生ずる。
使用する装置とバツク記憶装置との間に置かれ
たキヤツシユメモリを常に用いるということは、
データ処理システム全体の性能及びデータの保全
に対して常に最良ではないことが上述のストレー
ジ階層の性能を監視することにより見出されてい
る。例えば、米国特許第4075686号は、キヤツシ
ユを選択的にバイパスする特別の命令によつて、
キヤツシユがオン及びオフに転換することが出来
ることを示している。更に、バツク記憶装置、即
ちメモリは、いくつかの論理素子すなわちセグメ
ントは複数の論理素子に分割できる。この場合、
例えば直列の、即ち順序付けられた入力−出力動
作に対して、選択的にバイパスされる。この特許
は更に、或る種のコマンドに対しては、キヤツシ
ユメモリを使わない方がより好ましいことを教示
している。米国特許第4268907号は、データワー
ドの取り出しを特定するコマンドに対して、標識
フラグが予め決められた状態にセツトされること
を教示している。そのような命令の実行中に、キ
ヤツシユメモリ中に既に記憶された膨大な数のデ
ータ命令の置換を阻止するために、上述の標識フ
ラグが、その後に取り出されるデータワードのた
めに、キヤツシユメモリをバイパスするよう、後
続の予定命令に応答して置換回路を条件づける。
米国特許第4189770号は、命令データのためのキ
ヤツシユメモリが使われている間はオペランドデ
ータのためのキヤツシユメモリをバイパスするこ
とが示されている。
最近のデザインにおいては、フロント記憶装置
の記憶容量は増加の傾向にある。そのような増加
した記憶容量はしばしばより高速の入出力チヤネ
ル速度を伴つており、そのことは転じて、データ
をフロント記憶装置中に記憶させる要求を増加す
ることになる。このような傾向は、フロント記憶
装置に記憶するデータの量を益々増大することを
意味する。非持久性のフロント記憶装置中のこの
増加したデータ貯蔵は、例えばパワーサプライに
過大な負担を負わせることになりデータ保全の問
題を悪化させる。データの保全の安全性は保存バ
ツク記憶装置中にデータを常時記録することによ
つて保証することが出来る。これは性能の低下、
即ちデータのアクセス時間を増加させる誘因にな
る。1975年６月のIBM技報（IBM
TECHNICAL DISCLOSURE BULLETIN）
Vol.18，No.１の第61頁乃至第62頁の「選択的ジヤ
ーナリング」（Selective Journalling）と題する
ホフ（Hoff）により提案されたデータの選択的
保存ジヤーナルは性能低下を減少させるけれど
も、完全に満足する程度にデータ保全の安全性を
制御しない。同様な技術として、1976年３月の
IBM技報、Vol.18，No.10の第3307頁乃至第3309
頁のキヤンベル（Campbell）等の文献は多レベ
ル階層中の内部レベル転送を制限するための置換
制御における多数置換の級別を示している。この
技術もまた、データの保全性に大きな危険を残し
ており、性能に限界がある。
周辺データストレージシステムがホストプロセ
ツサに対して動作を完了したことを示す表示は通
常、DEVICE END信号である。DEVICE END
信号は、ホストプロセツサから受け取つたデータ
がデータストレージシステム中に保存的に記憶さ
れたことを表示する。
米国特許第4410942号は、複数の動作モードを
有し、非持久性データバツフアを含むテープデー
タ記録システムを示している。「テープバツフア
モード」と称される良好なモードにおいて、上述
したDEVICE END信号は、データが非持久性バ
ツフアに記憶されたが、然し保存記憶用のテープ
記録装置には記録されていない時に、ホストプロ
セツサへ供給される。データはDEVICE END記
号が発生された後に保存用テープ記録装置中に記
憶される。ホストコンピユータからデータストレ
ージシステムへの別のコマンドSYNCHRONIZE
によつて、非持久性バツフア中に記憶されている
すべてのデータがテープ記録装置中に記憶され
る。非持久性バツフアの他の動作モードにおいて
は、DEVICE END信号は、データが保存テープ
記録装置に記憶された後にのみ、ホストプロセツ
サに送られる。データストレージシステムはま
た、バツフア中に記憶されたデータ（ホストプロ
セツサにより、又はテープ記録装置の何れかによ
りバツフアへ送られたデータ）をホストプロセツ
サへ転送するREAD DATA BUFFERコマンド
を与える。データがホストプロセツサによつてデ
ータストレージシステムへ送られた時、そのデー
タは常に、上述したように保存テープ記録装置に
記録される。READ DATA BUFFERはエラー
復旧技術を含んでいる。テープへの書き込み動作
の間で、ホストプロセツサから受け取つた、バツ
フア内のデータを検索する方法は、通常は欠除し
ている。
データ保全に関する問題の１つの解決法は、例
えばIBM3850大容量記憶システムを使用して保
存フロント記憶装置を設けることである。この
DASDストレージがキヤツシユメモリ、即ちフロ
ント記憶装置であり、一方磁気テープ装置がバツ
ク記憶装置である。この型の簡単なデータストレ
ージ階層の例が1977年８月のIBM技報のVol.20，
No.３の第939頁乃至第940頁の「多レベル記憶の登
録簿保全」（Multilevel Store Directory
Integrity）と題するブリツケンスタツフ
（Blickenstaff）等の文献に示されている。不幸
にして、この保存バツフアは、現在のコンピユー
タにより時々要求される性能（短時間のデータの
アクセス時間）を実現しない。従つて、データス
トレージ階層の真の高性能を与えるために、付随
するデータ保全の完全性を制御し且つ大容量の非
持久的なフロント記憶装置を使用するための或る
種の手段が見出されねばならない。データ保全の
制御はまた、例えばプリント、コミユニケーシヨ
ン等の他のシステムにも当嵌ることである。
1978年６月のIBM技報、Vol.21，No.１の第280
頁には、ハードウエア制御のチエツクポイントを
有するstore−endキヤツシユのマイクロプロセツ
サに対して、性能低下を生じないでキヤツシユの
デツドロツクの可能性を減少させるメカニズムが
記載されている。
1976年１月のIBM技報、Vol.18，No.８の第
2643頁には、データ処理システムのメモリサブシ
ステム部分に通常記憶されたデータベースの部分
を選択的にコピーするための方法が記載されてい
る。
1977年10月のIBM技報、Vol.20，No.５の第
1955頁には２段階のデータストレージ装置のため
の、チエツクポイントのコピー動作が記載されて
いる。
Ｃ 発明が解決しようとする問題点 本発明の目的は、キヤツシユ中の初期化制御構
造、テーブル及び収容領域を用いて最初のパスに
おいて限られた個数のレコード・スロツトを初期
化することにより、キヤツシユ及びバツフア記憶
装置を有する周辺サブシステムを初期化して、大
規模な情報処理システム中の各サブシステムの初
期化時間を短かくすることにある。
本発明の他の目的は上述のようにサブシステム
の初期化時間を減少することと、更に、サブシス
テムの初期化動作に続いて割り当てられるレコー
ド・スロツトの各グループのための開始点を設定
するため、レコード・スロツトの割り振りに関す
る情報を記憶している再開始テーブルを初期化す
ることを含む。
Ｄ 問題点を解決するための手段 本発明は多数のサブシステムを含む周辺ストレ
ージシステムにおける初期化動作時間を短縮する
装置であつて（各サブシステムはキヤツシユメモ
リ及び複数個のDASDを有するバツク記憶装置を
含む）、ホストシステムからの初期化コマンドを
受け取る手段と、ホストプロセツサのコマンドが
受け取られたことを表示する第１の信号を発生す
る手段と、索引テーブル用にキヤツシユメモリ中
にデータストレージ位置を割り振る第１の手段
と、サブシステム制御手段のために、キヤツシユ
メモリ中に付加的データストレージ位置を割り振
る第２手段と、複数のレコード・バツフアに対し
てキヤツシユメモリ中に他のデータストレージ位
置を割り振る第３の手段と、キヤツシユメモリ中
に予め決められた数のレコード・スロツトを割り
振る第４の手段と（上述のレコード・スロツトの
数は許容されうるシステムの初期化動作時間、初
期化されるべきサブシステム装置（DASD）の合
計数、及び各レコード・スロツトを初期化するの
に必要な時間によつて決められる）、限定された
初期化動作が終了したことを表わす第２の信号を
発生する手段とを設けるようにしている。
Ｅ 実施例 概 要 本発明に基づく情報処理システムが示されてい
る第１図を参照して本発明の実施例を説明する。
情報処理システム１０は、任意の単一のプロセ
ツサ、又は任意の多重プロセツサ構成に接続され
た２以上のプロセツサユニツトからなるホストプ
ロセツサ１２を含む。ホストプロセツサ１２は、
ホストプロセツサと周辺サブシステムとの間のコ
ミユニケーシヨンを行うための標準的なインター
フエイス信号を与えるチヤネル１４と交信する。
複数個の周辺サブシステム制御ユニツト１６，１
８，２０，２２，２４等はチヤネル１４へ接続さ
れている（IBM文書番号GA26−1661及びGA22
−6974を参照）。チヤネル１４はホストプロセツ
サ１２へ接続された多数のチヤネルのうちの１つ
である。制御ユニツト１６のような各制御ユニツ
トは、例えば直接アクセスストレージ装置
（DASD）２６，２８，３２，３４，３６及び３
８の如き多数の周辺装置に接続されている。
本発明はチヤネル１４、制御ユニツト１６及び
DASD２６乃至３８との間のデータ転送の制御に
特に向けられている。本発明の装置は制御ユニツ
ト１６，１８，２０，２２，２４等に実現され
る。本発明に従つた各制御ユニツトは２以上の区
分３０，４０に分割されている。
各部の説明 本発明の良好な実施例の装置は第２図乃至第１
１図を参照して細部が説明される。
第２図を参照して、制御ユニツト１６の構成の
細部を説明する。制御ユニツト１６は２つの区分
３０及び４０を含み、その各々はストレージデイ
レクタ１３０，１４０と、サブシステムストレー
ジ１００の部分１００ａ，１００ｂとを持つてい
る。サブシステムストレージ１００は、夫々スト
レージデイレクタ１３０及び１４０により制御さ
れるキヤツシユ区分１０２及び１０４を含む。制
御データ領域１０６及び１０８はストレージデイ
レクタ１３０及び１４０により制御される。スト
レージデイレクタ１３０はDASD２６，２８，３
２……と交信し、ストレージデイレクタ１４０は
DASD３４，３６，３８……と交信する（第１図
参照）。
各ストレージデイレクタ１３０，１４０の動作
はチヤネル１４を経て受け取つたコマンドと関連
してストレージデイレクタの中の常駐のマイクロ
コード制御プログラムによつて制御される。サブ
システムストレージの92パーセントから98パーセ
ントの部分はデータを記憶するのに使われる。サ
ブシステムの残余の部分は制御データ領域１０
６，１０８である。制御データ領域１０６に関し
て第３Ａ図に示されているように、夫々の区分３
０，４０中の各キヤツシユデータ領域１０２，１
０４は下記のように複数のテーブル収容領域及び
複数個のデイレクトリ・エントリ割り振りユニツ
トに分割されている。それらを列記すると、分散
索引テーブル（SIT）１１０（第４図参照）、修
飾ビツトのマツプ（MBM）１１４（第７図参
照）、トラツク修飾データのテーブル（TMD）
１１６（第８図参照）、非保存内部コマンドチエ
ーンの収容領域１１８（第９図）及びデイレクト
リ・エントリの割り振りユニツト１２０（第６図
参照）である。これらのデイレクトリ・エントリ
の割り振りユニツトは、キヤツシユ中に置かれた
異なつた長さのデータ、即ち異なつたサイズのレ
コードの効果的な記憶装置の役目を果す。割り振
りユニツトのサイズはサブシステムの初期化動作
の間に、コマンドを供給するホストプロセツサ１
２によつて設定されるのを可とする。
データアクセス、即ちレコード・アクセスを行
うサブシステムストレージを初期化するサブシス
テムの初期化プロセスは、サブシステムのストレ
ージの欠陥領域を探し出すことと、コレード・ア
クセス動作を行うのに必要な制御データの構成を
決めることと、欠陥のないサブシステムのストレ
ージ領域に重要な（critical）データを割り振る
ことと、一定の範囲の処理を許容すること（例え
ば、サブシステムがホストプロセツサにより初期
化される前に初期プログラムのロード（IPL）を
読み取ること）と、レコード・スロツトが欠陥ス
トレージで均等に影響されることを確保するため
に、サブシステムストレージ全体にわたつてレコ
ード・スロツトを平均して配分することと、欠陥
領域についてサブシステムストレージをチエツク
することなく、サブシステムストレージを再初期
化するための制御情報を維持することを含んでい
る。サブシステムストレージは２つのステツプを
取る。即ち、第１のステツプにおいて、サブシス
テムストレージは初期マイクロプログラムのロー
ド（IML）の間か又はホストプロセツサからの
コマンドによつて、サブシステムのために利用可
能にされ、そして第２のステツプにおいて、サブ
システムストレージは、ホストプロセツサ１２か
ら受け取つたコマンドに応答して、サブシステム
によつて初期化される。
IMLの間か、又はホストプロセツサ１２から
受け取つた「可用にさせる」（make−available）
コマンドの結果として、サブシステムストレージ
１００の区分１００ａ，１００ｂは夫々ストレー
ジデイレクタ１３０，１４０に割り当てられ、そ
して欠陥領域についてチエツクされる。サブシス
テムストレージは一度に32K（Ｋ＝1000）バイト
がチエツクされる。このチエツクは区分３０，４
０の上部ポート１３２，１４２を使つてキヤツシ
ユ１０２，１０４へビツトパターンを書き込み、
次に下部ポート１３４，１４４を使つてビツトパ
ターンを読み取ることによつて達成される。スト
レージの欠陥領域を検出するために使われるプロ
セスは公知なので細部についての説明は行わな
い。欠陥ビツトのマツプ（DBM）１５４は、各
ストレージデイレクタ１２の規定部分である制御
メモリ２２０（第３Ｂ図）中に維持される。
DBM中の各ビツトはサブシステムストレージの
32Kバイトを表わす。若し、永久的なエラーがサ
ブシステムストレージ１００ａ，１００ｂの32K
バイトセクシヨン中に検出されたならば、DBM
の対応ビツトは欠陥表示状態にセツトされる。
サブシステムストレージ１００ａ，１００ｂ
（キヤツシユ１０２，１０４中の）の２つの１メ
ガバイトがデイレクトリ領域１６０になるよう割
り当てられる。サブシステムストレージの重要領
域をアクセスして検出されたエラーは将来のデー
タ保全問題を表わすから、上述の割り当てが必要
である。無欠陥の２メガバイトが得られなけれ
ば、サブシステムストレージは不使用とマークさ
れる。サブシステム１０が動作している間に、サ
ブシステムストレージの重要領域中にエラーが検
出された場合、サブシステムストレージは不使用
にされる。
サブシステムストレージは使用可能であるが、
然し初期化に完全に終了していない時にバツフア
動作を行わせるために、唯一つのフルトラツクバ
ツフア１１２が各デイレクトリ領域１６０に割り
当てられる。キヤツシユは、ホストプロセツサに
より特定され且つホストプロセツサから受け取つ
たパラメータに基づいて動作が開始される。デイ
レクトリ領域１６０のエントリはサブシステムス
トレージの２つの無欠陥１メガバイトの２番目の
ものに割り当てられ、且つそれは第２の無欠陥領
域の開始アドレスで始まるのが好ましい。
各デイレクトリのエントリ１６２ｎはサブシス
テムの初期化の間で書き込まれねばならない。キ
ヤツシユのための他の制御テーブル及び制御情報
は局部的に完成される。初期化プロセス（最も大
きいレコード・サイズのサブシステムストレージ
の中に最も小さいレコード・サイズを割り振るだ
け）は15秒の時間がかかる。ホストプロセツサ１
２に用いられ、キヤツシユメモリを動作させるた
めのトランザクシヨン・フアシリテイ処理ソフト
ウエア（IBM文書番号GH20−6200を参照）は各
制御ユニツトを直列的に初期化する。これは、60
個の制御ユニツトを有するシステム構成の始動を
行うために15秒を要することを意味する。
初期化時間を短縮するために、レコード・スロ
ツトSnの割り振りは局部的に完成され、残りの
割り振りはアイドルループから後で完成される。
初期化コマンドをホストプロセツサ１２から受け
取つた時、パラメータが検査され、そして接続さ
れたホストプロセツサ１２へCHANNEL END
が与えられる。次に、分散索引テーブル（SIT）
１１０及び制御テーブル１１４，１１６，１１８
が初期化され、且つ２つの制御データ領域区分１
０６，１０８中のフルトラツクバツフア１１２が
サブシステムストレージ１００ａ，１００ｂから
割り当てられる。
接続されたホストプロセツサ１２へDEVICE
ENDを与える前に、部分的に完成されたレコー
ド・スロツトの割り振りを再開始するために、通
常のアイドルループ（図示せず。米国特許第
4031521号の第１図にアイドルスキヤンの名称で
示されている。）から初期化機能を指名するのに
必要な情報を含む再開始テーブル、即ちレコー
ド・スロツトの割り振り再開始テーブル２１０が
始動される（第３Ｂ図参照）。
接続されたホストプロセツサ１２に
CHANNEL ENDが与えられた後で、且つ
DEVICE ENDがチヤネルコマンドに対して与え
られる前に、レコードアクセスモード動作が行わ
れる。要求されたレコード・スロツトのサイズは
得られたが然し使用出来ない場合は、チヤネルコ
マンドリトライ（CCR）状態が、要求したホス
トプロセツサに与えられて、サブシステム１０が
他のレコード・スロツト１６２ｎを初期化させ
る。
CHANNEL ENDがホストプロセツサ１２へ
与えられた後で、且つ初期化マイクロコードがア
イドルループから取り出されるたびに、予定数の
付加的なレコード・スロツト１６２ｎ及び関連し
たデイレクトリ・エントリが割り振られる。すべ
てのデイレクトリ・エントリ及びレコード・スロ
ツトが割り振られた時、初期化コードは、取り出
しフラグ（図示せず）をリセツトし、そして、要
求されたレコード・スロツトが当時は使用不能で
あつたためCCR状態を与えられていたCCW夫々
に対してDEVICE ENDを与える。
DEVICE ENDが与えられるまでに制御ユニツ
ト１６が費やす時間は、その時に割り振られるレ
コード・スロツトの数に依存する。この数は、初
期化時間（DEVICE END状態に到達するまでの
時間）が500ミリ秒より大きくならないように設
定される。
分散索引テーブル（SIT）１１０はキヤツシユ
１０２中に維持されているレコードを探すのに使
われる。SIT１１０は、サブシステムストレージ
１１０ａ，１１０ｂにおいて２つに区別された無
欠陥メガバイトのデータストレージの最初のスト
レージの端部に割り振られる。ストレージデイレ
クタ１３０に割り当てられたサブシステムストレ
ージが16メガバイト又はそれ以下であれば、SIT
１１０に対して4096個のサブシステムストレージ
ワードが割り当てられ、そして、若しストレージ
デイレクタ１３０へ割り当てられたサブシステム
ストレージが16メガバイト以上であるならば、
SITに8192個のワードが割り当てられる。各SIT
１１０のワードは第４図に示されたように、７個
のエントリとエラー補正コードとを含んでいる。
SIT１１０の各エントリはキヤツシユ１０２中の
デイレクトリーエントリ１６２ｎに対するポイン
タである。SITエントリはレコードの物理的アド
レスを表示しており、そして次のハツシユ
（hashing）アルゴリズムにより計算される。
SITオフセツト＝（（15＊CC）＋HH）＋ （（Ｗ／16＋Ｄ） 但し、CC＝シリンダの16進数表示、HH＝ヘ
ツド16進数表示、Ｄ＝装置番号、Ｗ＝SITワード
の合計数である。SITワード中のエントリの番号
は以下の式、即ち、エントリの桁数＝Ｒ／７で計
算される。ここでＲはレコード番号であり、キヤ
ツシユ１０２はデータが空であることを表わすよ
うに、SIT１１０が初期化される。
以下に記載されるテーブル及び収容領域は、サ
ブシステムの初期化時間内で、デイレクトリ領域
１６０のSIT１１０部分に先行する領域中に割り
振られる。
１ 修飾ビツトのマツプ（MBM）１１４（第７
図） MBMは必要な各DASDの各トラツク毎に１
つのビツトを含み、且つ修飾レコードが指示さ
れたトラツクのサブシステムストレージ中に存
在することを表わすのに使われる。MBMは、
キヤツシユ中にはデータが空であることを表示
するために使われる。
２ トラツク修飾データのテーブル（TMD）収
容領域１１６（第８図） 各DASDに対して１個のTMD収容領域があ
り、各領域は、バツフア読み取り
（bufferedread）（複数個のレコードの読み取
り）を処理する時に、トラツク上の修飾記録に
ついての情報を収容するのに使われる。DASD
からキヤツシユ１０２へ記録を読み込むためセ
クタを検索し、セツトする（SEEK／
SETSECTOR）割り込みを待つているDASD
は接続を遮断されるが、バツフア読み取りコマ
ンドが他の異なるDASDのために受け取られる
ことがありうるので、複数個の収容領域が必要
である。
３ 内部コマンドチエーンの収容領域１１８（第
９図） 各装置について１個の内部コマンドチエーン
の収容領域があり、各領域はDASDに修飾レコ
ードを書き込むためのコマンドチエーンを貯蔵
するのに使われる。キヤツシユ１０２から
DASDへレコードを書き込むためセクタをサー
チしセツトする割り込みを持つているDASDは
夫々接続を遮断されるが、内部コマンドチエー
ン（ICC）は他の異なつたDASDに設定される
ことがありうるので、複数の収容領域が必要で
ある。
各フルトラツクバツフア１１２は、制御テーブ
ル及び収容領域のアドレスに先行するアドレスを
有するサブシステムストレージ領域中に割り振ら
れる。制御テーブル及び領域のアドレスの低順位
番号から制御テーブル及び収容領域のアドレスの
高順位のアドレス番号の方へ、バツフア１１２が
キヤツシユ１０２を満たしていくと、すべてのバ
ツフア１１２が割り振られる前に、キヤツシユ１
０２のアドレスが0000に達するので、従つて、バ
ツフア１１２の割り振りは、次に、ストレージデ
イレクタ１３０に割り当てられたキヤツシユ１０
２の上位半分１７０で再開始する。可用バツフア
テーブル（BAT）１５２はバツフア１１２を
CCWに割り当てるのに使われる情報を維持する
ために、制御メモリ２２０の中に設定される。
キヤツシユ１０２の中にデータを記憶するため
のレコード・スロツトはホストプロセツサ１２に
より決定される重み付けフアクタを使つて割り振
られる。その割り振り及び重み付けフアクタの例
を以下に示す。
レコードのサイズ 重み付け割り当てフアク
タ （バイト） S1＝381； １ S2＝1055； ３ S3＝4096； ５ S4＝０； ０ 上述の重み付けフアクタに従つた、キヤツシユ
内のレコード・スロツトの割り振りが第５図に示
されている。第１の重み付けによつて特定された
第１サイズS1の複数のスロツトが最初に割り振
られる。第２の重み付けによつて特定された第２
サイズS2の複数のスロツトが次に割り振られる。
この処理は第３サイズS3及び第４サイズS4につ
いても続けられる。サイズS1，S2，S3及びS4す
べての割り振り処理が１回行われた（１つの割り
振りパスという）時、同じプロセスを繰返す。若
し、ストレージデイレクタ１３０に割り当てられ
たキヤツシユ１０２の最初のアドレスの領域がフ
ルトラツクバツフア１１２のために使われていな
ければ、ストレージデイレクタ１３０に割り当て
られたキヤツシユアドレス0000が達成された時、
レコード・スロツトの割り振りがストレージデイ
レクタ１３０に割り当てられたキヤツシユ１０２
の高位半分１７０で続行する。付加的レコード・
スロツト１６２ｎは、割り振られた次のレコード
が最後のデイレクトリ・エントリと重なるまで、
割り振りを続行する（第３Ａ図参照）。レコー
ド・スロツトを割り振る時間を節約するために、
レコード・スロツトは、レコードごとに各エント
リを二つにリンクされたLRUチエーンに設置す
る代りに、レコード・サイズに対応する一つにリ
ンクされた自由（free）リストに付加される。デ
ータを記憶するため最初に使われれば、エントリ
は自由リストから適当なLRUチエーン、即ち
LRUリストに移動される。
可用処理中に設立されたDBM１５４（第３Ｂ
図）は、バツフアスロツト、即ちレコード・スロ
ツトがサブシステムストレージの欠陥領域に割り
振られたか否かを決めるのに使われる。若しその
領域に欠陥があれば、バツフアスロツト即ちレコ
ード・スロツトは欠陥の標識がマークされてその
領域に割り振られることはない。レコード・スロ
ツトはキヤツシユ全体に平均して分配されるの
で、各レコード・スロツトサイズは、サブシステ
ムストレージの領域に欠陥がある時には同じイン
パクトを受ける。レコード・アクセス動作中に、
若しレコード・スロツト即ちバツフアが故障を起
したならば、DBM１５４中のサブシステムスト
レージの32Kバイトセクシヨンに対し対応するビ
ツトは欠陥領域表示状態にセツトされる。初期化
後にDBM１５４を維持することは、欠陥領域の
有無についてキヤツシユ１０２をチエツクするこ
となく、ホストプロセツサがキヤツシユ１０２を
初期化させる（初期化パラメータを変更するこ
と）ことが出来る。
キヤツシユのサイズはサブシステムの性能に影
響する。明らかに、キヤツシユの容量が大きくな
ればなるほど、より大量のデータが貯えられる。
キヤツシユ中に多くのデータを記憶させればさせ
るほど、キタツシユに記憶された要求データを、
ホストプロセツサ１２が発見する可能性は増大す
る。
実施例の動作 第１１Ａ図及び第１１Ｂ図に示された本発明に
従つた初期化プロセスの制御フローチヤートを以
下に説明する。
第１１Ａ図のプロセス開示ステツプ３００から
説明するに、ステツプ３０１において、装置はホ
ストプロセツサ１２からチヤネル１４を経て初期
化チヤネルコマンドを受け取る。受け取つた初期
化チヤネルコマンドワード中のパラメータはステ
ツプ３０２で検査され、CHANNEL END信号
がステツプ３０３でホストプロセツサ１２に与え
られる。ステツプ３０４において、分散索引テー
ブル（SIT）１１０のためのスペースがサブシス
テムストレージ１００ａ，１００ｂの制御部分に
割り振られる。分散索引テーブル１１０は第１の
無欠陥１メガバイト領域中に設置されるよう初期
化される。分散索引テーブル１１０が割り振られ
た後、ステツプ３０５において、他の制御構成、
即ち、修飾ビツトのマツプテーブル１１６、内部
コマンドチエーン（ICC）収容領域、トラツク修
飾データの収容領域が割り振られる。
ステツプ３０６において、１個又はそれ以上の
フルトラツクバツフアがバツフア動作のときにト
ラツク全体にわたるデータを記録するために割り
振られる。次に、ステツプ３０７において、少数
のレコード・スロツト１６２ｎ、例えばSn＝25
個から30個が割り振られる。この時点で割り振ら
れるレコード・スロツト１６２ｎの数は、大規模
のデータ処理システムの多くの制御ユニツトを初
期化するために必要な合計時間を短縮するため
に、最小限の数に絞られる。次にステツプ３０８
において、チヤネル１４を介してDEVICE END
がホストプロセツサ１２へ与えられて、ステツプ
３０９のアイドルループに入る。ステツプ３０９
のアイドルループは、キヤツシユの次のレコー
ド・スロツト及び関連するデイレクトリ・エント
リのサブシステムストレージ初期化を続行するた
めに、制御ユニツト１６が、ホストプロセツサ１
２から受け取り、且つ委任された仕事から開放さ
れるまで、待機する。
第１１Ｂ図を参照して、アイドルループ３２０
の詳細を説明する。アイドルループ３２０は、最
初に、読み取り、書き込みなどの遂行されるべき
ホストプロセツサ１２の要求した仕事があるか否
かを決定するため、ブランチ３２１で常にテスト
を行う。特定の時間内で、若し遂行されるべき、
ホスト又はチヤネルの仕事がなければ、レコー
ド・スロツトのすべての初期化動作が完了したか
否かを見るために、ステツプ３２２でテストが行
われる。若し、レコード・スロツトの初期化動作
が完了していなければ、ステツプ３２３で、25個
乃至30個のレコード・スロツトがキヤツシユ中で
初期化され、そして、ホストプロセツサが要求し
た仕事又はチヤネルの仕事がない場合、システム
は次の機会を待つアイドルループに復帰する。若
し、ステツプ３２２において、すべての初期化動
作が完了されたならば、コマンドがチヤネルコマ
ンドリトライされた状態に置かれたか否かを決定
するために、ステツプ３２５でテストが行われ
る。若し、チヤネルコマンドリトライされた状態
に置かれていなければ、プロセスはアイドルルー
プ３２０に復帰する。若し、コマンドがその状態
に置かれたならば、ステツプ３２６において、
DEVICE ENDがチヤネル１４を介してホストプ
ロセツサ１２へ与えられ、そしてプロセスはアイ
ドルループ３２０へ復帰する。
チヤネルの仕事がステツプ３２１で検出された
場合、若し、チヤネルがステツプ３３０において
レコード・スロツトを必要としたならば、ステツ
プ３３５において、必要なレコード・スロツトが
初期化されたか否かを決めるためのテストが行わ
れる。若し、レコード・スロツトが初期化されて
いなければ、ステツプ３３６においてチヤネルコ
マンドリトライ（CCR）状態がチヤネル１４を
経てホストプロセツサ１２へ与えられて、プロセ
スはアイドルループ３２０へ復帰する。必要なレ
コード・スロツトが初期化されれば、遂行される
べきコマンドはステツプ３３１で実行される。
ステツプ３２１において、受け取られたチヤネ
ルコマンドが記憶されるよう待機中であり、且つ
ステツプ３３０でレコード・スロツトが必要でな
い場合、受け取られたコマンドはステツプ３３１
において、直ちに実行される。遂行されるべきチ
ヤネルの仕事がシステム内にない場合、初期化プ
ロセスの最初のパス、即ち処理経路において、少
数のレコード・スロツトを初期化し且つ割り振
り、そして次に付加的な少数のレコード・スロツ
トを初期化することによつて、データ処理システ
ム中の他の仕事の処理を不当な時間待機させるこ
となく、初期化プロセスを完了することが出来、
そしてまた、最小限の時間である最初のパスの期
間内で、データ処理システムを、少くとも部分的
に初期化することが出来る。
レコードアクセスモードのためのCCRアルゴ
リズム 下記に述べる受け取られたチヤネルコマンドは
チヤネルコマンドリトライされる。
若し、バツフアが現在割り振り中であれば、リ
トライされるチヤネルコマンドは初期化である。
バツフアが自由であれば、DEVICE ENDが与え
られる。若し、キヤツシユに対する、必要データ
（DASDからキヤツシユへ移動するデータ）のス
テージが無く、且つICCがステージ動作をリトラ
イするよう再度待ち行列にされたならば、リトラ
イされるチヤネルコマンドはバツフア読み取りで
ある。再度待ち行列にされたICCが完了した時、
DEVICE ENDが与えられる。アイドレスされた
装置のための非保存ICC領域が使用中である場
合、リトライされるチヤネルコマンドは装置によ
る「滅勢」（DEACTIVATE）コマンド、「破棄」
（DISCARD）コマンド及び「委任」（COMMIT）
コマンドである。その装置の非保存ICCが完了し
た時、DEVICE ENDが表示される。若しトラツ
クバツフア１１２が使用不能ならば、リトライさ
れるチヤネルコマンドは「検索」（SEEK）、バツ
フア読み取り／書き込み（Buffered READ／
WRITE）コマンドである。バツフア１１２が使
用可能になつた時、DEVICE ENDが与えられ
る。若し、デイレクトリ１６０のエントリが要求
され、自由リストにデイレクトリのエントリがな
く、且つレコード・サイズに対する活動中のリス
ト上の低部３６（LRU）エントリが使用されて
いるが、又は修飾されていれば、リトライされる
チヤネルコマンドはキヤツシユ読み取り／書き込
み（Cashed READ／WRITE）コマンドである。
要求されたレコード・サイズのレコード・スロツ
トが状態を変えた時（例えば、修飾動作のリセツ
ト）、DEVICE ENDが与えられる。若し、装置
のための非保存ICCが同じにアドレスされたトラ
ツクに既に設立され、且つレコードのキヤツシユ
コピーが現在修飾されたとすれば、キヤツシユ書
き込み（Cached WRITE）コマンドである。デ
ステージ（destage）（キヤツシユからより多くの
データをDASDへ転送）が完了した時、DEVICE
ENDが与えられる。非同期デステージを指名す
るための優先順位は、非保存ICCが完了するま
で、チヤネル動作の優先順位より上位に移動され
る。若し、アドレスされたDASDの非保存ICCが
同じトラツクに既に設立されているならば、リト
ライされるチヤネルコマンドはバツフア書き込み
（Buffered WRITE）コマンドである。装置の非
保存ICCが完了した時、DEVICE ENDが与えら
れる。非同期デステージを指名する優先順位は、
非保存ICCが完了するまで、チヤネル動作の優先
順位より上位に移動される。修飾データがアドレ
スされたトラツクに存在し、且つアドレスされた
DASDの非保存ICC領域が現在使用中であるなら
ば、リトライされるチヤネルコマンドは様式書き
込み（FormatWRITE）コマンドである。装置
の非保存ICCが完了した時、DEVICE ENDが与
えられる。非同期デステージを指名する優先順位
は、非保存ICCが完了するまで、チヤネル動作の
優先順位より上位に移動される。
デステージされるLRUの修飾データの走査修
飾データを含むキヤツシユのエントリがLRUリ
ストの底部（最近不使用のエントリ）に到達した
時、キヤツシユエントリにより同定されるデータ
は、より多いデータを記憶させる場所を提供する
ために、DASDへデステージされる必要がある
（置換すること）。この置換機能は、キヤツシユの
カウンタ（図示せず）がゼロに達した時、アイド
ルループから指名される。アイドルループに入れ
られるたびに、アイドルループのカウンタの内容
は１つづつへらされる。アイドルループのカウン
タは、LRU走査機能がアイドルループの中心へ
戻るたびに、「初期値」にセツトされる。「初期
値」は、LRU走査機能を呼び出す頻度を調整す
るため、動的に増減される。サブシステムストレ
ージが（再）初期化される時、「初期値」は常に
256にリセツトされる。
LRU走査機能が呼び出された時、LRUリスト
はキヤツシユ１００に記憶された修飾データの表
示を検出するため、列で走査される。列は各
LRUリストからの次の最も古いエントリを構成
している。修飾トラツクが見出された時、若し、
非保存ICCがトラツクに設立されておらず、且つ
トラツクがLRUデステージの待ち行列になけれ
ば、エントリはLRUデステージ待ち行列（図示
せず）中に設立される。８個のエントリが待ち行
列に加えられるか、又は36個のエントリが走査さ
れるまで、走査は続行する。LRU走査機能がア
イドルループにより呼び出された時、若し、待ち
行列が６個のエントリを含んでいたとすれば、待
ち行列は再設立されず、制御はアイドルループへ
復帰する。LRU走査が呼び出された時、若し、
待ち行列が６個のエントリ以下のエントリを含ん
でいたならば、全体のLRUデステージの待ち行
列が再設立される。若し、修飾エントリがどの
LRUリストにも見出されなければ、LRUデステ
ージ機能は過剰に呼び出されている。その場合、
「初期値」は256に増加される。非同期デステージ
を指名するための優先権が与えられて、LRUデ
ステージのためのICCを設立したら、優先順位は
チヤネル動作へ切換えられる。
若し、LRUリスト中に、何らかの修飾エント
リが見出されたら、LRUデステージ機能は正当
な量であると称される。この場合は、「初期値」
に調整は行われない。従つて、修飾エントリを含
むトラツクをデステージするため、非保存ICCを
設立するRDQ（待ち行列の読み取り）及びLRU
デステージ待ち行列が設立される。
新規のデイレクトリのエントリを割り振る時、
若し、修飾データを同定する新しいLRUエント
リが発見されたならば、LRUデステージ機能は
充分頻繁に活動しているとは言えない。その場
合、「初期値」は256へリセツトされる。アイドル
ループカウンタはリセツトされたので、アイドル
ループは出来るだけ早くこの機能を呼び出す。非
同期デステージを処理するICCへ優先権が与えら
れ、そしてLRUデステージのためのICCを設立す
る。
トラツクによる修飾データのデステージエクス
テト（extent）により「委任」（COMMIT）（非
保存データを保存記憶データに変える委任。米国
特許出願番号426367を参照）、「スケジユール
DASDの更新」（ScheduleDASD Update）、トラ
ツク内の修飾データの形式「書き込み」
（WRITE）、又は装置動作による「滅勢」
（DEACTIVATE）を行う時、このアルゴリズム
はアイドルループからのLRUで同定された修飾
データをデステージするために使われる。
１つのトラツク、即ち現在処理されつつあるト
ラツク上のすべての修飾記録を判別するため、
SIT１１０が検索される。現在のトラツク上のす
べての修飾記録は１個のICCでデステージされ
る。各記録のためのICWを設立するのに必要な
制御情報はTMDテーブル１１６中に設立され
る。「シーク」（SEEK）及び「セクタの設定」
（SETSECTOR）のICWは、制御メモリ内の装置
の非保存ICC領域中に設立される。TMDは、デ
ステージされる最初のレコードのセクタ番号を得
るためのレコード・スロツトヘツダをアクセスす
るのに用いられる。デステージされる各レコード
のための「記録のサーチ」（SEARCH
RECORD）、「書き込みデータの制御」
（CONTROL WRITEDATA）、及び「データの
書き込み」（WRITEDATA）のICWは、TMDテ
ーブルからの情報を使用して、サブシステムスト
レージ内の、アドレスされたDASDで割り当てら
れた非保存ICCの領域中に設立される。TMDテ
ーブル１１６は各レコードの長さを決めるのに使
われる。若し、レコードの長さがTMDのエント
リになければ、レコード・スロツトヘツダがアク
セスされる。
ICCが初期化される時、非保存ICCの「シー
ク／セツト」（SEEK／SET）セクタ部分が開始
される。「セクタのセツト」（SET SECTOR）か
らのDASD割り込みが制御ユニツト１６により受
け取られると、非保存ICCのキヤツシユ部分は付
勢されている非保温ICC領域へコピーされ、そし
て「セクタのセツト」のICWにチユーンされる。
ICCが完了した後、デステージされた各レコード
のデイレクトリのエントリは修正されずとマーク
され、そしてトラツクのMBMエントリ中のビツ
トはリセツトされる。若し、同時動作が行われて
いれば、この一掃機能はアイドルループから指名
されるよう待ち行列に入れられる。
アイドルループから指名されたレコード・アク
セス装置の機能（RDQ） アイドルループを走査している時、リセツトと
選択とが許容され、そして同時動作は行われてい
ない。６個の機能のうちのどの機能を指名するか
を決めるために、且つ指名の要求を受け取つた順
序を記録するために、以下に説明する６個のレコ
ード・アクセス装置の示名待ち行列（RDQ）が
ある。若し、与えられたRDQの中にエントリが
あれば、その与えられたRDQにより表示された
その機能はアイドルループから呼び出される。呼
び出された動作を実際に開始する前にすべての条
件が満たされているかどうかを確かめるために、
呼び出された機能によつてチエツクが行われる。
すべての条件が満たされれば、その機能はアイド
ルループへ戻り、以下に説明するアルゴリズムが
ストレージデイレクタにより実行される。以下の
記載は、アイドルループから通常指名されるレコ
ード・アクセスモード及び優先順位のための６個
の機能を定義する。
１ 同期機能RDQの再指名 この機能は、この機能のためのICCが完了した
後にアイドルループから指名される。また、この
機能は、DEVICE ENDがホストプロセツサ１２
へ与えられる前に、なすべき付加的な仕事を持つ
ている（例えば、「委任」記録動作の場合など）。
２ チヤネル動作RDQのためのICC処理の指名 この機能はチヤネル動作のためのICCを初期化
する。若し、アドレスされた装置が使用中であれ
ば、チヤネル動作RDQの次のエントリがチエツ
クされる。若し、要求された装置のすべてが使用
中であれば、この機能はアイドルループへ戻る。
この機能は以下の３つの型の動作のために指名さ
れる。ステージ動作は一つのバツフア読み取り動
作のために開始される。「レコード割り振り」
（LOCATE RECORD）または「シーク」
（SEEK）のチヤネル・コマンドの実行中であつ
て、且つデータがホストプロセツサ１２のために
チヤネル１４へ通過される前に、ステージ動作
は、サブシステムがホストプロセツサ１２から遮
断されている期間中に、アドレスされた装置
（DASD）からキヤツシユへ転送するデータで構
成される。すべてのデイレクトリの維持は、読み
取りコマンドが処理された後に行われるので、
ICCが完成した時に、ICCのチエーン終端処理
（USP4533955を参照）が常に遂行される。サブ
システム動作で命令された「委任」レコード、バ
ツフア「書き込み」又は保存「書き込み」チヤネ
ルのための書き戻し動作が遂行される。データを
チヤネル１４から受け取つた後、サブシステムが
チヤネル１４及びホストプロセツサ１２から遮断
されている間に、書き戻し動作はキヤツシユ１０
０から、アドレスされたDASDへのデータ転送で
構成する。「委任」レコード動作の場合、データ
は、チヤネルに関連した前の動作の間で、キヤツ
シユ１００へ書き込まれている。エクステントに
よる「委任」装置による「滅勢」、又は様式「書
き込み」動作のため修飾記録のデステージが行わ
れる。サブシステムがチヤネル１４から一時に１
トラツク遮断されている間に、修飾記録のデステ
ージ動作はキヤツシユに記憶されたデータを、ア
ドレスされた装置へ転送することである（「トラ
ツクによる修飾データのデステージ」アルゴリズ
ムを参照）。データは、チヤネル１４に関連した
前の動作でキヤツシユへ書き込まれている。この
デステージ動作の間で留保され、アドレスされた
DASDの非保存ICC領域はマークされる。ホスト
プロセツサ１２により供給されたチヤネルコマン
ドがサブシステム１０で完了されるまで、他のサ
ブシステムの動作が上述のアドレスされたDASD
の非保存ICC領域を使用するのを阻止する。
３ 非同期デステージRCQのICC処理の指名 この機能は、同時動作が行われたために、直ち
には行われないICC処理、即ち開始時一掃処理を
始動する。この機能はLRU動作、又はスケジユ
ールDASD更新動作のための修飾データをデステ
ージするため作られた非保存ICCのために指名さ
れる。若し、アドレスされたDASDが使用中なら
ば、非同期デステージRDQ上の次のエントリが
チエツクされる。若しこのRDQにリストされて
いるすべてのDASDが使用中ならば、この機能は
アイドルループに復帰する。
４ LRUデステージRDQのためのICCの設定 この機能は修飾レコードをデステージするため
のICCを設定する。その修飾レコードのLRUの判
別は、LRUリストの最も最近の使用の終端（底
部）に論理的に隣接して置かれることである
（「デステージされるLRU修飾データの走査」ア
リゴリズムを参照）。若しアドレスされたDASD
の非保存ICC領域が使用されていれば、LRUデス
テージRDQのために設立されたICCがチエツク
される。若し、このRDQにリストされている要
求領域実行項目が現在使用中であれば、この機能
はアイドルループへ復帰する。
５ スケジユールDASDの更新RDQのためのICC
の設立 この機能はスケジユールDASDの更新動作のた
めの修飾レコードをデステージするICCを設立す
る。若し、装置のための非保存ICCの領域が使用
中であれば、スケジユールDASDの更新RDQの
ため３設立されたICCの次のエントリがチエツク
される。若し、要求されたすべての領域が使用中
ならば、この機能はアイドルループへ復帰する。
６ デイレクトリ機能RDQの指名 デイレクトリ機能はデイレクトリの無効エント
リを含み、この無効エントリは、装置による「破
棄」（DISCARD）チヤネルコマンドと、装置に
よる「滅勢」（DEACTIVATE）チヤネルコマン
ドに起因する無効デイレクトリ・エントリと、
DASDからのパツク変更割り込みに起因する
LRUリストの上部（最近使われるべきもの、即
ちMRU）中の留保されたリトライ可能の表示を
移動することとによつて惹起される。
各DASDに関して、どの機能が指名されるかを
示すリストがデイレクトリ１６０中に各DASD毎
に維持されている。若し、すべてのエントリがゼ
ロであれば、「指名デイレクトリ機能RDQ」にお
ける指示されたDASD及びDASDのエントリは除
去されているので、遂行すべき仕事はない。次下
の２つの状態において、アイドルループから、非
同期デステージを指名い、且つLRUデステージ
のためのICCを設立する優先順位はチヤネル動作
の優先順位を臨時に追い越して移動される。
第１に、キヤツシユに記憶された修飾レコード
を同定するデイレクトリ１６０のエントリが
LRUリストの底部に達した場合は、非同期デス
テージの優先順位及びLRUデステージのための
ICCを設立する優先順位の両方は、チヤネル動作
を実行する優先順位を追越して移動され、そし
て、 第２に、チヤネルコマンドリトライの書き込み
動作のため、非保存ICC領域を待つている場合
は、非同期デステージの優先順位だけがチヤネル
動作を遂行するための優先順位を追越して移動さ
れる。
同時動作 データ転送の間で、若し、DASDとキヤツシユ
との選択が可能であれば、同時処理を始動するた
めのREQUEST−INSが装置の「ミニ」走査を
動作する。でーた転送の期間で、チヤネル１４及
びキヤツシユ１０６との間の同時処理を初期化す
るためにDASDは与えた割り込み、又はデイレク
トリ動作を検出するチヤネルのミニ走査が行われ
る。
準（semi）同期動作が、アドレスされた
DASDからフルトラツクバツフア１１２へ転送さ
れるデータに適用される。従つて、少くとも１個
のレコードがバツフア１１２に記憶されているな
らば、その記憶されたデータはホストプロセツサ
１２に対して、チヤネル１４へ転送される。前に
読み取られたレコードがチヤネル１４へ転送され
ている間に、他のレコードがアドレスされた
DASDからトラツクバツフア１１２へ連続して読
み取られる。常にチヤネルへ転送されるべき少く
とも１個のレコードがバツフア１１２の中に記憶
されている。
準同期動作はSEEK又はバツフア読み取り動作
のために遂行される。準同期動作を開始する前
に、修飾ビツトマツプ１１４は、修飾ビツトが表
示されたトラツクのキヤツシユ中に存在するか否
かを検索する。若し修飾ビツトがあれば、TMD
情報領域１１６がSEEK又はLOCATE
RECORDチヤネルコマンドの実行の間で設定さ
れ、そしてサブシステムストレージの中に保持さ
れる。TMDの全体は最初に実行された「読み取
り」チヤネルコマンドの間で制御メモリ２２０中
に再設立され、そしてバツフア１１２に記憶され
ているデータか又はレコード・スロツトSn中の
データが後続の「読み取り」コマンドの各々のチ
ヤネルへ転送されるか否かを決めるのに用いられ
る。
補助マイクロプロセツサ２３０，２４０（補助
JIB）は最初のレコードのレコード番号Ｒを収容
し、そして、上記の「読み取り」コマンドを含む
コマンドのチエーンの間で、１個以上のトラツク
がバツフア１１２中に読み込まれるのを阻止する
ためにレーコド番号を後続するレコード番号と比
較する。補助JIB２３０，２４０はまた、レコー
ドの長さがアドレスされたDASDに対して直前の
DEFINE EXTENT チヤネルコマンドで与え
られた長さとマツチするか否かをテストする。
「セクタのセツト」割り込みを、アドレスされ
たDASDから受け取つた時、SEEK、または
LOCATE RECORD チヤネルコマンドのため
のDEVICE ENDがチヤネル１４を介してホスト
プロセツサ１２へ与えるために通知される。すべ
てのレコードが、アドレスされたDASDからバツ
フア１１２中へステージされる前に、若しチヤネ
ル１４がホストプロセツサへ再接続されれば、動
作は準同期動作で続行する。若し他のチヤネル
（図示せず）がミニ走査の間で選択されたとすれ
ば、この動作は準同期にならずに完了する。
キヤツシユ１００は２つのストレージデイレク
タ１３０，１４０の間で均等に分割されている。
ストレージデイレクタ１３０はキヤツシユの下位
半分を動作し、ストレージデイレクタ１４０はキ
ヤツシユの上位半分を動作する。各ストレージデ
イレクタはそのCSTAT4共通レジスタ（図示せ
ず）中の“SD指示”ビツトを調べることにより
キヤツシユの割り当てを決める。キヤツシユのサ
イズは手操作の“ストレージサイズのスイツチ”
により、GSSCINゼネラルレジスタ（図示せず）
に入れられた標識により決められる。以下の項目
は、他方のストレージデイレクタとその半分のキ
ヤツシユを考慮に入れずに、各ストレージデイレ
クタ及びその半分のキヤツシユに関係するもので
ある。
キヤツシユは、それがストレージデイレクタに
より最初に使用可能にされた時、32Kの欠陥領域
についてチエツクされる。キヤツシユが最初に使
用可能にされた時、２つの隣接する無欠陥１メガ
バイト領域がデイレクトリ領域１６０のために設
置される。若し、上述の領域が見出されなけれ
ば、キヤツシユは不使用にされる。各ストレージ
デイレクタのためのサブシステムストレージの最
初のそして最終のワードはRASと称される保守
プロシージヤのために留保される。SIT１１０
は、一対の無欠陥メガバイトのうち第１の無欠陥
メガバイト領域の終端部に置かれる。修飾ビツト
のマツプ１１４はSIT１１０の前に割り振られ
る。従つて、各装置の非保存ICC領域１１８は修
飾ビツトのマツプ１１４の割り振りの前に割り振
られる。各DASDのためのトラツク修飾データ
（TMD）情報領域１１６は、非保存ICC領域１１
８の割り振りの前に割り振られる。デイレクトリ
１６０はサブシステムストレージ１００内の一対
の無欠陥メガバイトストレージ領域のうちの第２
のメガバイト領域の最初で開始するよう設立され
る。
次に、複数個のバツフア１１２が割り振られ、
それらは第１のTMDテーブル（第８図）の始
点、即ち上部から開始して、キヤツシユの開始点
即ち最下位アドレスの方へ向けて割り振られる。
最初に割り振られたバツフア１１２は一対の無欠
陥メガバイトの第１のメガバイト領域中に常に割
り振られる。発生されたバツフア配分情報はスト
レージデイレクタ１３０，１４０の制御メモリ中
のテーブル中に維持される。
次に、複数のレコード・スロツトSnが割り振
られ、それらは最後のバツフア１１２が割り振ら
れたアドレスのあるサブシステムで開始する。キ
ヤツシユ１０２，１０４の開始アドレス即ち、最
下位アドレスに到達すると、割り振りは、キヤツ
シユの下部アドレス即ち最高位アドレスへ割り振
りを折り返し、且つデイレクトリ１６０の最高位
アドレスの方へアドレスを減少して割り振ること
により続行する。実行サブシステム機能
（PERFORMSUBSYSTEM FUNCTION）
（PSF）開始チヤネルコマンド（後続する沢山の
第２サイズS2や第３サイズS3等を従えた沢山の
第１サイズのS1を有するレコード・スロツトの
場合を扱う）に定義されたレコード・サイズの比
率に従つて、レコード・スロツトが適量づつ処理
され、割り振りがデイレクトリの最上位に達する
まで、上記の順序が繰返される。各レコード・ス
ロツトSnが割り振られた時、その対応するデイ
レクトリ１６０のエントリは割り振られ且つ初期
化される。その後、デイレクトリは割り振られた
レコード・Snの方向へ、キヤツシユ１０２，１
０４の中で成長していくが、レコード・スロツト
はデイレクトリの最上位アドレスの方向へ減少す
るアドレスで割り振られる。欠陥のある32K領域
に入るすべてのバツフア１１２及びレコード・ス
ロツトSnは欠陥のマークが付される。すべての
無欠陥レコード・スロツトはそのレコード・サイ
ズを自由リストに記録する。
PSFコマンドで特定される各レコード・サイズ
に対して別個のデイレクトリLRUリストがある。
デイレクトリのエントリは自由リストからのレコ
ードに割り振られ、続いて起るデータ転送が完了
した時、活動中のリストにMRUが作られる。自
由デイレクトリ・エントリが無い時は、修正され
ず且つ使用中でない最初のLRUエントリがキヤ
ツシユされるレコードのために割り振られる。若
し、「キヤツシユのロード禁止」が表示され、且
つ要求されたレコードがキヤツシユ１００に記録
されていないとすれば、デイレクトリ・エントリ
はMRUに記録する代りにリスト上に戻される。
「破棄」チヤネルコマンド、又は装置による「滅
勢」チヤネルコマンドを処理している時、デイレ
クトリ１６０はアドレスされたDASDのためのす
べてのエントリを無効にするため物理的に走査さ
れる。デイレクトリの物理的走査は、第１のデイ
レクトリ・エントリから始まつてデイレクトリの
終端に向つて順番に各エントリを審査する。この
走査は、他の動作が種々の細いチエーン及びデイ
レクトリ、リストの順序を変更するかも知れない
から、アドレスされたDASDのためのすべてのエ
ントリが発見されることを保証する。サブシステ
ムがチヤネルに接続されている間は、存在するエ
ントリは動作中にセツトされ、そして新しいエン
トリが割り振られ、使用中にリセツトされる。エ
ントリの使用中の標識はCCBに保持される。与
えられた時間内では、DASDに対して唯一個のエ
ントリのみが動作する。若し可能ならば、デイレ
クトリのエントリのデータ転送と同時にMRUで
行われる。そうでなければ、デイレクトリのエン
トリは、チエーン終端処理の間に、ホストプロセ
ツサ１２へ与えられた後、MRUで行われる。
分散索引テーブル（SIT）１１０（第３，１
図）はSITワードで構成される。各SITワードは
７個のSITエントリを含む。各SITエントリは２
個のデータストレージバイトであつて、若しエン
トリが無効であれば、デイレクトリ・エントリの
アドレスを含む。アドレス0000はSITエントリの
チエーンの終端部を表わす。
SITエントリに混合するために、ストレージデ
イレクタ１３０はシリンダアドレスCCとシリン
ダ毎のヘツド数15と乗算し、次に、第１の和を作
るために、ヘツドアドレス（HH）と乗算の結果
とを加算する。ここで装置番号に、SITワードの
合計数の1/16を乗算して得たデバイスオフセツト
を得る。次に、第２の和を作るために、第１の和
にデバイスオフセツトを加える。第２の和をSIT
のワード数で割り、その余りがSITの始め（最低
位アドレス）からのSITワードのオフセツトであ
る。SITエントリアドレスは、レコードの数を７
割り、それに除余を加えた数である。
チヤネルコマンドの組は、ホストプロセツサ１
２が現在のチヤネルプログラムの性質に基づいて
サブシステム１０へ情報、及びチヤネルプログラ
ムによつて指示されたデータのブロツクの将来の
使用の表示を、接続されたホストプロセツサへ転
送するCCWを含んでいる。サブシステム１０は、
例えば、キヤツシユのデータアクセスではなくバ
ツフアのデータアクセスになることを示す使用範
囲指定（DEFINE EXTENT）コマンドのため
のバツフアサブモードの属性を使うなどにより、
その内部アルゴリズムを変更して使用することが
出来る。
以下に示す表は本明細書中に用いられた略語を
説明する用語表である。
用語表 AUX JIB 補助マイクロプロセツサJIB BAT 可用バツフアテーブル CC DASDのシリンダアドレス（２バイト） CCB キヤツシユ制御ブロツク CCHHDASDのトラツクアドレス（シリンダ
及びヘツド） CCR チヤネルコマンドリトライ （IBM文書GA22−6974−４参照） CCW チヤネルコマンドワード （同上GA22−6974−４参照） CPU 中央処理ユニツト CU 制御ユニツト Ｄ 装置、即ちDASD番号又はDASDアドレ
ス D.E. デイレクトリ・エントリ DASD直接アクセスストレージ装置（デイスク
ユニツト） DBM 欠陥ビツトのマツプ（第３，２図参
照） HEX 16進法；16バイトのストレージレジ
スタ HH DASDのヘツドアドレス（記録表面） Ｉ／Ｏ ホストプロセツサの入出力 IBM IBM社 ICC 内部コマンドチエーン （USP4533955参照） ICW 内部コマンドワード （USP4533955参照） IML 初期化マイクロプログラムのロード IPL 初期化プログラムのロード Ｋ 1000 LRU 最近不使用 MBM 修飾ビツトのマツプ（第７図参照） MRU 最近使用 MVS／SP 多重仮想ストレージ／システム Ｒ 記録番号 RAS 信頼性、可用性及び保持容易性 RCV 受け取り RDQ レコード・アクセス装置を指名する
待ち行列 RPS 回転位置感知（DASD上の） RWT レコード書き込みテーブル（補助
JIBのメモリ） Ｓ／370 IBMコンピユータのシステム370
シリーズ S1，S2……ホストプロセツサによりセツトさ
れた キヤツシユ中のレコード・サイズ SCPシステム制御プログラム（ホストプロセツ
サ中の） SIT 分散索引テーブル（キヤツシユアクセ
ス用） TMD トラツク修飾データのテーブル１１
６（第８図参照） MP マイクロプロセツサ USP 米国特許 VM／HPO 仮想マシン／高性能オプシヨ
ン VM／SP 仮想マシン／システム製品 Ｆ 発明の効果 以上説明したように、本発明に従つた装置は、
中央処理装置とバツク記憶装置の間で大量のデー
タを高速で即時に交換する必要のあるデータ処理
システムにおいて、データアクセス時間を増加す
ることなく、またデータアクセス時間が短時間で
あつても良好なデータ保全を達成することが出来
る。
【図面の簡単な説明】
第１図は本発明を実施した情報処理システムの
ブロツク図、第２図は本発明に従つた周辺サブシ
ステムの方法及び装置の実施例を説明する図、第
３Ａ図は本発明に従つて構成されたキヤツシユス
トレージのマツプ、第３Ｂ図は本発明に従つて構
成された制御メモリのマツプであつて、レコー
ド・スロツト配分の再開始テーブルを示す図、第
４図は本発明の良好な実施例に使われる分散索引
テーブルのマツプ、第５図は本発明に従つたキヤ
ツシユ中のレコード・スロツトの割り振りのマツ
プ、第６図は本発明に従つたデイレクトリ・エン
トリの様式の表、第７図は本発明に従つた修飾ビ
ツトマツプの表、第８図は本発明に従つたトラツ
ク修飾データテーブルの表、第９図は本発明に従
つた内部コマンドチエーン収容領域の構成を示す
表、第１０図は本発明に従つたレコードスロツト
ヘツダの様式を示す表、第１１Ａ図及び第１１Ｂ
図は本発明の実施例の初期化動作を説明する流れ
図である。 １２……ホスト・プロセツサ、１６……制御ユ
ニツト、２６〜３８……DASD、１００……サブ
システム・ストレージ、１０２，１０４……キヤ
ツシユデータ領域、１０６，１０８……制御デー
タ領域、１３０，１４０……ストレージデイレク
タ。

Claims (1)

  1. 【特許請求の範囲】 １ フロント記憶装置およびバツク記憶装置をそ
    れぞれ具備する複数のサブシステムを有してなる
    周辺記憶システムの初期化時間を減少させる装置
    において、 ホストシステムからの初期化コマンドを受け取
    る手段と、 上記ホストシステムからの初期化コマンドを受
    け付けたことを示す第１の信号を発生する手段
    と、 上記フロント記憶装置中に索引テーブルを記憶
    するロケーシヨンを割り振る第１割り振り手段
    と、 上記フロント記憶装置中にサブシステム制御構
    造を記憶するロケーシヨンを割り振る第２割り振
    り手段と、 上記フロント記憶装置中にトラツク・バツフア
    を記憶するロケーシヨンを割り振る第３割り振り
    手段と、 上記フロント記憶装置中に予め定められた数の
    レコード・スロツトを記憶するロケーシヨンを割
    り振る第４割り振り手段と、 初期化が終了したことを示す第２の信号を発生
    する手段とを有する周辺記憶サブシステム初期化
    時間短縮装置。
JP61088420A 1985-06-28 1986-04-18 周辺記憶サブシステム初期化時間短縮装置 Granted JPS6219947A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US749898 1985-06-28
US06/749,898 US4779189A (en) 1985-06-28 1985-06-28 Peripheral subsystem initialization method and apparatus

Publications (2)

Publication Number Publication Date
JPS6219947A JPS6219947A (ja) 1987-01-28
JPH0458051B2 true JPH0458051B2 (ja) 1992-09-16

Family

ID=25015677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61088420A Granted JPS6219947A (ja) 1985-06-28 1986-04-18 周辺記憶サブシステム初期化時間短縮装置

Country Status (3)

Country Link
US (1) US4779189A (ja)
EP (1) EP0207288A3 (ja)
JP (1) JPS6219947A (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916605A (en) * 1984-03-27 1990-04-10 International Business Machines Corporation Fast write operations
US4875155A (en) * 1985-06-28 1989-10-17 International Business Machines Corporation Peripheral subsystem having read/write cache with record access
JPH0821009B2 (ja) * 1986-09-22 1996-03-04 日本電気株式会社 チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム
JPS6381554A (ja) * 1986-09-25 1988-04-12 Canon Inc 交換可能な周辺装置を取り扱う電子機器
US5008820A (en) * 1987-03-30 1991-04-16 International Business Machines Corporation Method of rapidly opening disk files identified by path names
US5155833A (en) * 1987-05-11 1992-10-13 At&T Bell Laboratories Multi-purpose cache memory selectively addressable either as a boot memory or as a cache memory
US5237682A (en) * 1987-10-19 1993-08-17 International Business Machines Corporation File management system for a computer
JP2753706B2 (ja) * 1987-12-09 1998-05-20 富士通株式会社 計算機におけるｉｐｌ方法
US4939598A (en) * 1988-02-08 1990-07-03 International Business Machines Corporation Managing data storage space on large capacity record media
US5132853A (en) * 1988-02-08 1992-07-21 International Business Machines Corporation Allocation procedures for optical disk recorders
US5359713A (en) * 1989-06-01 1994-10-25 Legato Systems, Inc. Method and apparatus for enhancing synchronous I/O in a computer system with a non-volatile memory and using an acceleration device driver in a computer operating system
EP0412268B1 (en) * 1989-08-11 1996-09-11 International Business Machines Corporation Apparatus for interconnecting a control unit having a parallel bus with a channel having a serial link
US6728832B2 (en) * 1990-02-26 2004-04-27 Hitachi, Ltd. Distribution of I/O requests across multiple disk units
US5680574A (en) * 1990-02-26 1997-10-21 Hitachi, Ltd. Data distribution utilizing a master disk unit for fetching and for writing to remaining disk units
EP0532643B1 (en) * 1990-06-04 1998-12-23 3Com Corporation Method for optimizing software for any one of a plurality of variant architectures
US5155845A (en) * 1990-06-15 1992-10-13 Storage Technology Corporation Data storage system for providing redundant copies of data on different disk drives
US5155814A (en) * 1990-08-31 1992-10-13 International Business Machines Corporation Nonsynchronous channel/dasd communication system
JPH0679274B2 (ja) * 1990-08-31 1994-10-05 インターナショナル・ビジネス・マシーンズ・コーポレイション 非同期制御ユニットにおけるエラー回復方法
US5544347A (en) * 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
US5369758A (en) * 1991-11-15 1994-11-29 Fujitsu Limited Checking for proper locations of storage devices in a storage array
JPH07504527A (ja) * 1992-03-09 1995-05-18 オースペックス　システムズ　インコーポレイテッド 高性能の不揮発性ｒａｍ保護式の書き込みキャッシュアクセラレータシステム
US5991775A (en) * 1992-09-23 1999-11-23 International Business Machines Corporation Method and system for dynamic cache allocation between record and track entries
US5519853A (en) * 1993-03-11 1996-05-21 Legato Systems, Inc. Method and apparatus for enhancing synchronous I/O in a computer system with a non-volatile memory and using an acceleration device driver in a computer operating system
DE4423559A1 (de) * 1993-11-09 1995-05-11 Hewlett Packard Co Datenverbindungsverfahren und Vorrichtung für Multiprozessor-Computersysteme mit gemeinsamem Speicher
US5694615A (en) * 1995-06-26 1997-12-02 Hewlett Packard Company Storage system having storage units interconnected to form multiple loops to provide simultaneous access from multiple hosts
US6684259B1 (en) 1995-10-11 2004-01-27 Citrix Systems, Inc. Method for providing user global object name space in a multi-user operating system
US6081623A (en) * 1995-10-11 2000-06-27 Citrix Systems, Inc. Method for lossless bandwidth compression of a series of glyphs
US6016535A (en) * 1995-10-11 2000-01-18 Citrix Systems, Inc. Method for dynamically and efficiently caching objects by subdividing cache memory blocks into equally-sized sub-blocks
US6088515A (en) 1995-11-13 2000-07-11 Citrix Systems Inc Method and apparatus for making a hypermedium interactive
US7555529B2 (en) * 1995-11-13 2009-06-30 Citrix Systems, Inc. Interacting with software applications displayed in a web page
US6950991B2 (en) * 1995-11-13 2005-09-27 Citrix Systems, Inc. Interacting with software applications displayed in a web page
US6437803B1 (en) 1998-05-29 2002-08-20 Citrix Systems, Inc. System and method for combining local and remote windows into a single desktop environment
US5784699A (en) * 1996-05-24 1998-07-21 Oracle Corporation Dynamic memory allocation in a computer using a bit map index
US6044444A (en) * 1996-05-28 2000-03-28 Emc Corporation Remote data mirroring having preselection of automatic recovery or intervention required when a disruption is detected
US6052797A (en) * 1996-05-28 2000-04-18 Emc Corporation Remotely mirrored data storage system with a count indicative of data consistency
US6057857A (en) 1996-06-12 2000-05-02 Citrix Systems, Inc. Method for the lossless compression of lines in a distributed computer system
US6928469B1 (en) 1998-12-29 2005-08-09 Citrix Systems, Inc. Apparatus and method for determining a program neighborhood for a client node in a client-server network using markup language techniques
US7077933B2 (en) 2000-03-01 2006-07-18 Kao Corporation Pulp molded body
US6922724B1 (en) 2000-05-08 2005-07-26 Citrix Systems, Inc. Method and apparatus for managing server load
US6789112B1 (en) 2000-05-08 2004-09-07 Citrix Systems, Inc. Method and apparatus for administering a server having a subsystem in communication with an event channel
US6785726B1 (en) 2000-05-08 2004-08-31 Citrix Systems, Inc. Method and apparatus for delivering local and remote server events in a similar fashion
US6785713B1 (en) 2000-05-08 2004-08-31 Citrix Systems, Inc. Method and apparatus for communicating among a network of servers utilizing a transport mechanism
US6829678B1 (en) * 2000-07-18 2004-12-07 International Business Machines Corporation System for determining the order and frequency in which space is allocated on individual storage devices
US6742140B2 (en) 2000-12-01 2004-05-25 Jason R. Caulkins Method for using volatile memory for long-term storage
US6473355B2 (en) 2000-12-01 2002-10-29 Genatek, Inc. Apparatus for using volatile memory for long-term storage
US8135843B2 (en) * 2002-03-22 2012-03-13 Citrix Systems, Inc. Methods and systems for providing access to an application
US8171479B2 (en) 2004-09-30 2012-05-01 Citrix Systems, Inc. Method and apparatus for providing an aggregate view of enumerated system resources from various isolation layers
US7680758B2 (en) 2004-09-30 2010-03-16 Citrix Systems, Inc. Method and apparatus for isolating execution of software applications
US7711835B2 (en) 2004-09-30 2010-05-04 Citrix Systems, Inc. Method and apparatus for reducing disclosure of proprietary data in a networked environment
US8613048B2 (en) 2004-09-30 2013-12-17 Citrix Systems, Inc. Method and apparatus for providing authorized remote access to application sessions
US8095940B2 (en) 2005-09-19 2012-01-10 Citrix Systems, Inc. Method and system for locating and accessing resources
US7748032B2 (en) 2004-09-30 2010-06-29 Citrix Systems, Inc. Method and apparatus for associating tickets in a ticket hierarchy
US8024568B2 (en) 2005-01-28 2011-09-20 Citrix Systems, Inc. Method and system for verification of an endpoint security scan
US8131825B2 (en) 2005-10-07 2012-03-06 Citrix Systems, Inc. Method and a system for responding locally to requests for file metadata associated with files stored remotely
US7779034B2 (en) 2005-10-07 2010-08-17 Citrix Systems, Inc. Method and system for accessing a remote file in a directory structure associated with an application program executing locally
US20070174429A1 (en) 2006-01-24 2007-07-26 Citrix Systems, Inc. Methods and servers for establishing a connection between a client system and a virtual machine hosting a requested computing environment
US8533846B2 (en) 2006-11-08 2013-09-10 Citrix Systems, Inc. Method and system for dynamically associating access rights with a resource
US7460038B2 (en) 2007-03-12 2008-12-02 Citrix Systems, Inc. Systems and methods of clustered sharing of compression histories
US7532134B2 (en) 2007-03-12 2009-05-12 Citrix Systems, Inc. Systems and methods for sharing compression histories between multiple devices
US7827237B2 (en) 2007-03-12 2010-11-02 Citrix Systems, Inc. Systems and methods for identifying long matches of data in a compression history
US7453379B2 (en) * 2007-03-12 2008-11-18 Citrix Systems, Inc. Systems and methods for identifying long matches of data in a compression history
US7865585B2 (en) 2007-03-12 2011-01-04 Citrix Systems, Inc. Systems and methods for providing dynamic ad hoc proxy-cache hierarchies
US8255570B2 (en) 2007-03-12 2012-08-28 Citrix Systems, Inc. Systems and methods of compression history expiration and synchronization
US7619545B2 (en) * 2007-03-12 2009-11-17 Citrix Systems, Inc. Systems and methods of using application and protocol specific parsing for compression
WO2009025684A1 (en) * 2007-08-21 2009-02-26 Thomson Licensing Method and system for preventing corruption of hard disk drive file system
US7712150B2 (en) * 2007-10-01 2010-05-11 Pardillo Joseph M Protective pad assembly magnetically attachable to garment
US8171483B2 (en) 2007-10-20 2012-05-01 Citrix Systems, Inc. Method and system for communicating between isolation environments
US8621154B1 (en) 2008-04-18 2013-12-31 Netapp, Inc. Flow based reply cache
US8161236B1 (en) 2008-04-23 2012-04-17 Netapp, Inc. Persistent reply cache integrated with file system
US8171227B1 (en) 2009-03-11 2012-05-01 Netapp, Inc. System and method for managing a flow based reply cache
US8090797B2 (en) 2009-05-02 2012-01-03 Citrix Systems, Inc. Methods and systems for launching applications into existing isolation environments
US8850114B2 (en) 2010-09-07 2014-09-30 Daniel L Rosenband Storage array controller for flash-based storage devices
KR101224924B1 (ko) * 2010-11-01 2013-01-22 삼성중공업 주식회사 선박
KR101224931B1 (ko) * 2010-11-01 2013-01-22 삼성중공업 주식회사 선박

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789365A (en) * 1971-06-03 1974-01-29 Bunker Ramo Processor interrupt system
US4070706A (en) * 1976-09-20 1978-01-24 Sperry Rand Corporation Parallel requestor priority determination and requestor address matching in a cache memory system
US4092713A (en) * 1977-06-13 1978-05-30 Sperry Rand Corporation Post-write address word correction in cache memory system
US4399503A (en) * 1978-06-30 1983-08-16 Bunker Ramo Corporation Dynamic disk buffer control unit
US4168541A (en) * 1978-09-25 1979-09-18 Sperry Rand Corporation Paired least recently used block replacement system
US4228503A (en) * 1978-10-02 1980-10-14 Sperry Corporation Multiplexed directory for dedicated cache memory system
US4419725A (en) * 1980-11-14 1983-12-06 Sperry Corporation Cache/disk subsystem with tagalong copy
US4423479A (en) * 1980-11-14 1983-12-27 Sperry Corporation Cache/disk subsystem with acquire write command
US4394733A (en) * 1980-11-14 1983-07-19 Sperry Corporation Cache/disk subsystem
US4413317A (en) * 1980-11-14 1983-11-01 Sperry Corporation Multiprocessor system with cache/disk subsystem with status routing for plural disk drives
US4394732A (en) * 1980-11-14 1983-07-19 Sperry Corporation Cache/disk subsystem trickle
US4437155A (en) * 1980-11-14 1984-03-13 Sperry Corporation Cache/disk subsystem with dual aging of cache entries
US4433374A (en) * 1980-11-14 1984-02-21 Sperry Corporation Cache/disk subsystem with cache bypass
US4415970A (en) * 1980-11-14 1983-11-15 Sperry Corporation Cache/disk subsystem with load equalization
US4425615A (en) * 1980-11-14 1984-01-10 Sperry Corporation Hierarchical memory system having cache/disk subsystem with command queues for plural disks
US4410942A (en) * 1981-03-06 1983-10-18 International Business Machines Corporation Synchronizing buffered peripheral subsystems to host operations
US4466059A (en) * 1981-10-15 1984-08-14 International Business Machines Corporation Method and apparatus for limiting data occupancy in a cache
US4506323A (en) * 1982-03-03 1985-03-19 Sperry Corporation Cache/disk file status indicator with data protection feature
US4574346A (en) * 1982-09-29 1986-03-04 International Business Machines Corporation Method and apparatus for peripheral data handling hierarchies
US4638425A (en) * 1982-09-29 1987-01-20 International Business Machines Corporation Peripheral data storage having access controls with error recovery
US4499539A (en) * 1982-12-20 1985-02-12 International Business Machines Corporation Method and apparatus for limiting allocated data-storage space in a data-storage unit
US4875155A (en) * 1985-06-28 1989-10-17 International Business Machines Corporation Peripheral subsystem having read/write cache with record access

Also Published As

Publication number Publication date
JPS6219947A (ja) 1987-01-28
US4779189A (en) 1988-10-18
EP0207288A3 (en) 1989-11-15
EP0207288A2 (en) 1987-01-07

Similar Documents

Publication Publication Date Title
JPH0458051B2 (ja)
US4875155A (en) Peripheral subsystem having read/write cache with record access
EP0071719B1 (en) Data processing apparatus including a paging storage subsystem
EP0077453B1 (en) Storage subsystems with arrangements for limiting data occupancy in caches thereof
EP0077452B1 (en) Data promotion in storage subsystems
EP0072108B1 (en) A multiple operating mode storage subsystem
US5404500A (en) Storage control system with improved system and technique for destaging data from nonvolatile memory
US4571674A (en) Peripheral storage system having multiple data transfer rates
EP0130349B1 (en) A method for the replacement of blocks of information and its use in a data processing system
US5636359A (en) Performance enhancement system and method for a hierarchical data cache using a RAID parity scheme
US6119209A (en) Backup directory for a write cache
US6192450B1 (en) Destage of data for write cache
US5771367A (en) Storage controller and method for improved failure recovery using cross-coupled cache memories and nonvolatile stores
JPS6238731B2 (ja)
WO1992015933A1 (en) Cache memory system and method of operating the cache memory system
JPS6367686B2 (ja)
HK138594A (en) Roll mode for cached data storage
JPS6149709B2 (ja)
JPS6143742B2 (ja)
US5694570A (en) Method and system of buffering data written to direct access storage devices in data processing systems
JPS6117025B2 (ja)
JP2001142778A (ja) キャッシュ・メモリを管理する方法、多重細分性キャッシュ・メモリ・システム、及び該システムを制御するメモリ媒体
US7089357B1 (en) Locally buffered cache extensions having associated control parameters to determine use for cache allocation on subsequent requests
JPH10254775A (ja) 共有キャッシュメモリを有するメモリコントローラ
JP2854667B2 (ja) ディスク・キャッシュ制御方式