JPS636863B2

JPS636863B2 -

Info

Publication number: JPS636863B2
Application number: JP57224892A
Authority: JP
Inventors: Yoshio Ono; Tetsuo Sano
Original assignee: Dainippon Screen Manufacturing Co Ltd
Current assignee: Dainippon Screen Manufacturing Co Ltd
Priority date: 1982-12-23
Filing date: 1982-12-23
Publication date: 1988-02-12
Also published as: US4570187A; FR2538649A1; DE3345519A1; JPS59116658A; DE3345519C2; GB8333907D0; FR2538649B1; GB2133655A; GB2133655B

Description

【発明の詳細な説明】本発明は、製版用スキヤナ等の画像走査記録装
置による作業時における画像走査記録装置に関
し、複製倍率の異る複数の画像を同時に走査記録
することのできる装置に関する。

カラー製板作業用にカラースキヤナが広く利用
されているが、カラースキヤナには、連続調スキ
ヤナとダイレクトスキヤナとがあり、前者は、ス
キヤナによつて連続調色分解画像を作成した後、
製版カメラにより所望複製サイズへの倍率変換
（縮小、拡大）を行ないながら網かけする工程が
必要であるのに対して、後者は、スキヤナによつ
て色分解と倍率変換と網かけとを一度に行なつて
しまうため、カメラ工程が省略され、その高能率
性ゆえに、今日では、前者にとつて代つて広く普
及している。

しかしながら、録続調スキヤナに比べて、ダイ
レクトスキヤナにも生産性の面での弱点が残つて
いる。すなわち、連続調スキヤナでは、複数のカ
ラー原稿を一括して同時に走査・色分解すること
ができ、個々の原稿に要求される複数倍率の相違
は、製版カメラによる個別網かけ段階で撮影倍率
を変化させることにより対処できた。

これに対して、ダイレクトスキヤナでは、要求
される複製倍率がたがいに等しい複数の原稿が与
えられるという例外的場合だけしか、複数原稿を
同時走査・色分解することはできず、通常は、各
原稿の要求する色調修正条件や倍率により、１点
毎に走査記録作業を行なつている。

また、原稿の数が多い場合には、スキヤナを複
数台設置して、仕事量の増加に対処している。し
かし、単純に設置台数を増やすことは、設備費用
の増加、並びに設置床面積の増加を招き、得策で
ない。

本発明は、上記の現状に鑑みて、複数の原稿か
らの走査及び記録を、同時に行なうことを可能と
するカラースキヤナ等による新規な画像走査記録
装置を提供しようとするもので、生産性の向上、
設備費用の抑制等の効果をもたらすことを目的と
するものである。

例えば、ダイレクトカラースキヤナにおいて、
複数の原稿を同時に色分解作業する時、従来は、
原稿について、所要複製倍率が異なる場合には、
上記のように、装置の構成上、どうしても個別に
走査・色分解を行なう必要があつた。本発明で
は、倍率の相違という障害を克服して、複数の原
稿を同時に走査記録することが可能となる。

以下に、本発明について詳しく説明する。

第１図ａは、本発明の実施例を説明するための
ブロツク図である。第１図ｂ及びｃは、複数の複
製画像の露光記録例を示す。

原稿シリンダー１、記録シリンダー２、駆動モ
ーター３、ロータリーエンコーダ４は、同軸に作
られ同一回転する。入力ヘツド５は、原稿シリン
ダー１と対峙し、送りネジ７が副走査モーター９
により回転することによりシリンダー１と対峙し
て移動する。出力ヘツド６は、記録シリンダー２
に対峙し、送りネジ８が副走査モーター１０によ
り回転することによりシリンダー２に対峙して移
動する。

シリンダー１にまきつけられた原稿Ａ，Ｂの画
像情報は、入力ヘツド５にて電気信号に変換さ
れ、それら各々の原稿の画像信号は、切換スイツ
チ１５を経由して、記憶部１７，１８に蓄えられ
る。

なお、原稿Ａ用の記憶部は、主走査方向１本分
の記憶容量があればよく、副走査方向の記憶容量
は、必要としない。

次に、それから読み出された画像信号により、
切換スイツチ１６を経由して、出力ヘツド６が制
御されることにより、シリンダー２にまきつけら
れたフイルム２１に、所要の複製画像が露光記録
される。各原稿毎に異なる倍率で複製を行なう装
置については、すぐ後で説明する。

画像信号に対して色調修正等の処理を施す画像
処理演算部１９又は２０は、記憶部１７，１８に
対して、入力側出力側どちらにあつてもよいの
で、点線で示してある。

切換スイツチ１５，１６及び記憶部１７，１８
への画像信号の入力のタイミング、及びそれから
の出力のタイミングは、ロータリーエンコーダー
４よりシリンダー１回転毎に１回発生するパルス
等間隔に多数発生するｆ回パルスを基にして、タ
イミング発生回路２２にて作られるタイミングパ
ルスに合せて調整される。

リニアエンコーダー１１，１２及びデテクター
１３，１４は、後に説明するヘツド５，６の副走
査方向の位置の検出に必要なものである。

第２図は、２つの原稿に対して異なる倍率を実
現する装置を説明する図である。

同図ａ，ｂの左側に示す原稿Ａ，Ｂを、異なる
所要倍率m_A，m_Bで同時に複製する手段を、倍率
m_Aを基準にとつて、m_A＞m_Bの場合は第２図ａ
で、m_A＜m_Bの場合は第２図ｂで、それぞれ、示
している。

まず、シリンダー１，２の回転方向（以下主走
査方向という）についての倍率可変の手段につい
て説明する。

第２図の原稿Ａ，Ｂの手走査方向の１画素の長
さ（ｌ／m_A），（ｌ／m_B）に相当する画像信号が
サンプリングされて、記憶部１７，１８に入力さ
れ、記憶部１７，１８から出力されて、フイルム
上に露光されるときは、長さｌに露光記録され
る。すなわち、出力と入力の比は、所要倍率m_A，
m_Bとなつている。

次に、原稿Ａ，Ｂの１画素のサンプリング長さ
（ｌ／m_A），（ｌ／m_B）を得る手段を説明する。

第３図は、タイミング発生回路２２の一部を示
している。

エンコーダー４より発生するｆ回パルスは、
RLL回路３１を介して周波数_sに変換され、さら
に、シンセサイザー３２を介して、周波数_n＝ｍ
×_sに変換される。ここで、期間（１／_n）は１／
_n＝１／ｍ×_sとなる。これは、先に説明した原稿の１画素（ｌ／m_A），（ｌ／m_B）に相当し、（ｌ／_s）が
長さｌに相当している。

一方、ロータリーエンコーダー４が発生する１
回パルスとｆ回パルスにより、カウンターや一致
回路より構成されるタイミング切換回路３３に
て、主走査方向の原稿位置に応じてゲートパルス
が作られて、マルチプレクス回路３４に入力され
る。

予め倍率設定器３５，３６…に設定された倍率
（m_A）（m_B）…の値に従つて、マルチプレクス回
路３４から倍率信号（m_A）（m_B）…が、前記ゲ
ートパルスで切換えられてシンセサイザー３２に
入力され、シンセサイザー３２より周波数
（_nA）、（_nB）、…のタイミングパルスが出力され
て、原稿Ａの走査時には１画素（ｌ／m_A）、原稿
Ｂの走査時には１画素（ｌ／m_B），…に相当する
長さで、画像信号をサンプリングして記憶部１
７，１８に入力する。

次に、シリンダーと対峙している入力ヘツド５
及び出力ヘツド６の移動方向（以下副走査方向と
いう）における倍率可変の手段について、第２図
を参照して説明する。

まず、第２図における原稿Ａについて、シリン
ダー１回転毎の副走査方向の移動幅は、入力ヘツ
ド５は（Ｗ／m_A）、出力ヘツド６はＷとなるよ
う、モーター９，１０は、それぞれ制御駆動され
ており、これにより、副走査方向について、所要
倍率が得られる。これには、公知の技術を用いれ
ばよく、本発明の要旨とするところではないの
で、説明しない。

しかし、第２図における原稿Ｂについて、副走
査方向の所要倍率を得るには、新規な手段を用い
ている。すなわち、原稿Ｂは、原稿Ａといつしよ
に、単一の入力ヘツド５により入力走査されるの
で、第２図において副走査方向については、原稿
Ａ，Ｂ共に原稿Ａの倍率に合せた副走査幅（Ｗ／
m_A）で画像入力走査するものとすると、原稿Ｂ
については、m_A＞m_Bの場合には、画像情報の一
部切捨て間引きを行い、m_A＜m_Bの場合には、画
像情報の一部重複により、所要の倍率m_Bを得て
いる。

この場合、入力走査は、一部切捨て間引き、又
は一部重複によつて、複製画像に生ずる歪みが、
目視上無視又は詳容し得る程度の微細なものとな
るに足るだけの十分に細かい走査ピツチによつて
行われる。次に、実施例により詳しく説明する。

第４図は、本発明の記憶部１７，１８の一部を
示す図である。

画像信号は、アナログデジタル変換器（以後
ADCという）４１にて、サンプリング周波数m_s
により、8bitのデジタル信号に変換され、１画素
毎に記憶装置４７に書き込まれる。この時のタイ
ミングは、タイミング発生回路２２より発生する
ゲート信号により原稿側主走査方向アドレスカウ
ンタ４３をリセツトしたのち、カウンタ４３が第
３図で発生する周波数m_sをカウントして、記憶
装置４７内のアドレスを指定し、画像入力信号を
記憶する。

一方、記録側については、タイミング発生回路
２２より発生するゲート信号により、記録側主走
査方向アドレスカウンタ４４をリセツトしたの
ち、カウンタ４４が第３図で発生する周波数_sを
カウントし、記憶装置４７内のアドレスを指定し
て、それから画像信号を読み出す。その信号は、
さらにゲート４８を介して、デイジタルアナログ
変換器（以後ADCという）４２でアナログ信号
に変換され出力される。主走査方向についての書
き込み読み出しは、このようにして常に行われ
る。

第２図ａにおいて、出力画像側で副走査方向に
当初（m_A―m_B）Ｗの範囲については、画像Ｂは
出力されないで、記憶装置４７に画像信号が蓄積
されていく。それには、図示していない演算装置
（（以後CPUという）により計算して、第４図Ｆ
信号を「Ｌ」にしておけばよい。（m_A―m_B）Ｗ
の範囲を過ぎると、Ｆ信号は「Ｈ」にされ、ゲー
ト４８が開いて、DAC４２を経由して画像信号
が出力される。

第２図ａにおけるm_A＞m_Bの場合、画像情報の
一部切捨て間引は、次のようにして行われる。

本来は、〔m_A／（m_A―m_B）〕回に１回の割で、
CPU制御等により平均的に間引きを行う。理解
を容易にするため、第２図ａでは、m_A＝2m_b＝
1.5とし、２／２−1.5＝４回に１回の割で間引くものとして説明する。

まず、CPUがシリンダー１回転毎にまたは予
め計算を行い、第４図の原稿側副走査方向のアド
レスカウンタ４５の入力パルス（以後Ｗパルスと
いう）を発生させたり、発生させなかつたりす
る。すなわち、第２図ａで原稿Ｂの走査線番号
「０」の画像情報が、記憶装置４７に書き込まれ
る。CPUはＷパルスを発生し、カウンタ４５は
計数値を「１」とする。

次の走査線番号「１」の画像情報が、記憶装置
４７に書き込まれるけれども、CPUはＷパルス
を発生せず、カウンタ４５は計数値「１」のまま
で、次の走査線番号「２」の画像情報が記憶装置
４７に書き込まれる時は、先に書き込まれた走査
線番号「１」の画像情報は、走査線番号「２」の
画像情報によつて書き直されて、消滅してしま
う。

従つて、結果的には、副走査方向での画像情報
の切捨て間引が行われたことになり、番号「２」
の画像情報が、記憶装置４７の副走査方向アドレ
ス「１」に書き込まれたことになる。

こののち、CPUはＷパルスを発生し、カウン
タ４５の計数を「２」にする。以後このようにし
て、〔m_A／（m_A―m_B）〕回に１回の割で間引され
て、画像Ｂの書き込みが行われる。

読み出しは、副走査方向に（m_A―m_B）Ｗの範
囲を過ぎると、Ｆ信号が「Ｈ」となり、記録側副
走査方向アドレスカウンタ４６の計数が「０」の
ままで、記憶装置４７の副走査方向アドレス
「０」にて読み出しを行い、原稿Ｂの走査番号
「０」の画像情報が、ゲート４８、DAC４２を介
して出力される。以後CPUは、シリンダ１回転
毎にＲパルスを発生してカウンタ４６の計数を増
やし、引続く走査線の画像情報が順次に露光記録
される。よつて、記憶装置４７の記憶容量は、副
走査方向幅（m_A―m_B）Ｗに相当する容量が最低
限必要である。

次に、第２図ｂにおいて、m_A＜m_Bの場合、画
像情報の一部重複は、次のようにして行われる。

第２図ａにて説明したことと同じように、本来
は、〔m_B／（m_B―m_A）〕回に１回の割で重複を行
う。理解を容易にするため、第２図ｂでは、m_A
＝1.5，m_B＝２として説明する。

CPUは、Ｆ信号を「Ｈ」としたのち、シリン
ダー１回転毎にまたは事前に、予め計算を行い、
Ｗパルスを１回転毎に１回発生させる。このこと
により、画像情報は、次々と記憶装置４７に書き
込まれる。原稿Ｂの全幅分の主走査が終了する
と、Ｗパルスの発生を止める。

一方、読み出し側は、シリンダー１回転毎に、
Ｒパルスを発生させると、先に書込まれたものか
ら順番に画像情報を読み出し、順番に露光記録を
行う。CPUの計算により、Ｒパルスの発生を止
めると、同じ画像情報が読み出され、一部重複が
行われる。

原稿Ｂの全幅分の主走査が終了した時、記憶装
置４７には、副走査方向に（m_B―m_A）Ｗ分の原
稿Ｂの画像情報が蓄えられていなければならな
い。

本発明によれば、記憶装置４７には、書き込ん
だ順序に読み出しを行つているので、原稿全幅分
の画像情報を蓄えなくてもよく、｜m_A―m_B｜Ｗ
分の画像情報を最大として、アドレスを循環させ
て蓄えればよい。この記憶装置４７としては、例
えばフアーストインフアーストアウト式の順次ア
ドレスが変化していく形式のものを使用すること
ができる。

以上に説明した本発明の実施例においては、２
つの原稿について、１色ずつ、または２色ずつの
色分解画像を同時に出力することも可能である
が、第１図ｂ，ｃに色分解画像フイルムを展開し
て例示するように、公知の主走査方向４色同時記
録技術を適用することが有利である。原理的に
は、円周長さにおさまる範囲内で、より多数の原
稿からでも４色同時記録ができる。

別の実施例として、第５図に示すように、出力
ヘツドを複数台用意し、より小型の装置におい
て、稼動能率を上昇させることもできる。

第６図は、出力ヘツドが２台の場合の出力例を
示し、ａ図の場合に比し、ｂ図の場合は、より倍
率範囲の大きな要求にも対処し得る。

第７図ａに出力例（Ｙ版のみ）を示すように、
優先順位付けして重ねて複製することができる。

第１図ｂ及び第６図ｂにおいて、複製画Ａ，Ｂ
各々は、４色の版が互に離れて記録されている
が、また記憶装置が複数あるので、タイミング切
換回路３３の出力側のゲート信号を適宜設定する
ことにより、複製画Ａ，Ｂ…は、適宜優先順位を
つけることにより、第７図ａのように複製するこ
ともできる。

第７図ｂの出力例は、複製画を副走査方向に移
動した例である。入力部出力部に、リニアエンコ
ーダー１１，１２及びデテクター１３，１４を設
置すれば、カウンタ４６を制御して副走査方向の
移動ができる。記憶装置４７の記憶容量を増やさ
ないように、予め原稿のセツト位置を、副走査方
向に適宜移動しておくのもよい。第７図ｅの例で
併せて詳しく説明する。

第７図ｃの出力例は、原稿Ｂが白黒２値信号を
もつ原稿とすれば、切抜き複製画が得られる。

第７図ｄの出力例は、１つの原稿から同時に複
数の異る倍率で複製画を得ている。

第１図の切換スイツチ１５ａ及び１５ｂを同時
に閉じる。副走査方向に関しては、第２図にて説
明した手段による。

主走査方向については工夫を要する。すなわ
ち、第８図に示す如く、原稿側の１画素を、
（ｌ／m₁）と（ｌ／m₂）にして記憶部１７，１８に画像情報を蓄える。そのため、第３図示の１つのシ
ンセサイザーの代わりに、第９図示のように、２
つのシンセサイザー３２を用いて、２つの倍率に
対応する２種のタイミングパルスを並列的に常時
発生させ、記憶部１７，１８へ各々の周波数
（m₁ _s），（m₂ _s）を与えることにより、１画素の
長さ（ｌ／m₁），（ｌ／m₂）を設定する。

なおこの手段においては、第１図のみならず、
第５図のように出力部を複数構成してもよいこと
は言うまでもない。

第７図ｅの出力例は、レイアウト機能ももたせ
ることを示している。

本発明の装置を実際に利用する際には、所与の
原稿すべてについて、そのサイズ（トリミングを
考慮に入れた）と所要複製倍率との関係から、ど
の原稿とどの原稿とを同時に走査することが最も
能率的かを考えて（例えば、なるべくサイズと倍
率の近いもの同士を同時に処理することが好まし
い。）、原稿を好ましい配置で原稿シリンダーに取
付けることが望ましい。その決定のために、
CPUを利用することができる。

さらに、本発明の実施例の装置は、記録フイル
ム上で各原稿ごとに所望のレイアウトに従つた位
置に画像を出力することも可能であり、その際、
所要通りのトリミングを行うこともできる。

この目的には、特に第５図の実施例で、記録シ
リンダーの円周方向サイズを大型にしたものが好
適である。この目的の場合においても、デジタイ
ザー等で複製画Ａ，Ｂ，Ｃ，Ｄの位置情報を得
て、CPUに位置情報を入力し、原稿Ａ，Ｂ，Ｃ，
Ｄの原稿シリンダー上での適切な取付け位置を求
めて、記憶装置の記憶容量を必要以上に大きくし
ないことができる。

次に、基準とする倍率の設定について説明す
る。

第７図ｅに示すように、多数の原稿の場合、記
憶装置１８′を必要数増やした場合、又は原稿が
２つの場合には、基準になる倍率の設定は、必ず
しも一方の原稿に要求される値通りでなくてもよ
く、２種以上の所要倍率の中間の倍率を設定する
ことも可能である。

なお、原理的には、所要倍率のいずれより高い
倍率値、又はいずれよりも低い倍率値に基準設定
することも可能である。しかしこの場合、原稿Ａ
用の記憶部は、副走査方向に余分の記憶容量が必
要となる。

画像処理演算部１９又は２０は、原稿Ａ，Ｂの
処理条件の違いがあり得るので、同時入力走査さ
れる最大原稿点数に応じた台数を用意しておくこ
とが望ましい。

例えば、最大原稿点数を２点とすると、公知の
アナログ式演算回路を２個備えるか、または同じ
く公知のルツクアツプテーブルメモリ利用のデジ
タル演算回路を２個備えるかして、予め各原稿に
合わせた演算条件設定を行なつておくようにすれ
ばよい。

しかし、１台の演算部を共通利用することも可
能である。第１図、第５図ａ、第５図ｂについ
て、画像処理演算部１９又は２０をできるだけ共
通に使用する手段の実施例を第１０図に示す。

第１０図は、デジタルアナログ変換DAC５１、
マルチプレクス回路５２、原稿の条件設定器５
３，５４…からなる。

入力ヘツド５からの画像電気信号は演算部１９
に入り、演算部１９内にあるアナログ演算子５０
（簡単のため多数の演算子の内の１個だけを図示
してある。）の片方の入力に入る。他方の入力に、
原稿Ａ，Ｂ…の条件を、タイミング切換器３３の
出力を一方の入力とするマルチプレクス５２に入
れると、各々の原稿の電気信号が入つて来たとき
に相当するタイミングでDAC５１に入力し、ア
ナログ演算子５０の他方の入力にDACの出力が
入る。

それによつて、演算処理条件が切換えられ、入
力ヘツド５からの画像信号は、各々の原稿ごとに
設定された条件で処理される。そして、切換スイ
ツチ１５を通つて記憶装置１７，１８に入る。

主走査方向の倍率変換方法については、別の方
法を適用することができる。

記録シリンダーと原稿シリンダー各々に、駆動
モーター及びロータリーエンコーダーをつけ、原
稿Ａに対しては、その所要倍率（m_A）を実現す
るために、原稿シリンダーの回転数を記憶シリン
ダーのそれの（１／m_A）倍とし、単位時間当りの１画素の長さを（１／m_A）倍して、（ｌ／m_A）とする公知の方法（本出願人による特公昭52―26413号
公報参照）を適用する。

記録シリンダーは一定回転しており、単位時間
当りの１画素の長さｌで露光記録することによ
り、所要の倍率が得られる。

他方、原稿Ｂについては、単位時間を
（m_A／m_B）倍したタイミング信号を発生させ、原稿Ａに比して、１画素の長さ（ｌ／m_A）を（m_A／m_B）倍して（ｌ／m_B）とすることにより、所要倍率m_Bの実現が可能となる。

同じく主走査方向について、さらに別の倍率変
換方法の適用が可能である。それは、原稿の１画
素の長さを一定とし、記録時の１画素の長さも同
じで、一部切捨て間引き又は一部重複を行い、所
要の倍率を得る公知の方法（本出願人による特願
昭52―131366号公報参照）である。

主走査方向の倍率変換方法について、以上いず
れの方法をとつた場合でも、副走査方向について
は先に説明したのと同じ方法を適用すればよい。

記憶装置４７としては、半導体メモリーを用い
ればよいが、特に記憶容量が大きくなる場合に
は、その大部分を磁気デイスク装置におき換える
こともできる。この場合、デイスク装置の前後
に、バツフア用の半導体メモリーを備えると共
に、デイスクへの書き込みと読出しを並行して行
なえるようにするために、複数の磁気デイスク装
置を装備するようにしてもよい。

出力ヘツド６としては、光源にレーザ、キヤノ
ンランプ、LED等いずれを用いたものを採用し
てもよいし、ハーフトーン記録の場合は、コンタ
クトスクリーン式とドツトジエネレータ式のいず
れを採用してもよい。しかし、ドツトジエネレー
タ用の出力ヘツドとしては、気体レーザ光束を複
数本に分離して並列的に点滅制御する公知の形式
のものは、高価につくので、この点では、LED
や半導体レーザを複数個利用する形式のものが有
利であり、特に、出力ヘツドを複数個装備する第
５図の実施例の場合にはそうである。

以上の説明は、ドラム回転走査の場合について
行つたが、平面走査の場合でも、本発明の構成は
同様に適用できる。原稿についても、カラー原
稿、単色原稿いずれに対しても、また両者の組合
せにも、本発明を適用できる。

【図面の簡単な説明】

第１図は、本発明の実施例を説明するためのブ
ロツク図、第２図は、連続可変できる倍率を実現
することを説明する図、第３図は、タイミング発
生回路の一部を示す図、第４図は、本発明の実施
に使用される記憶装置の一部を示す図、第５図
は、出力ヘツドを複数台用いた例を示す図、第６
図は、出力ヘツドが２台の場合の出力例図、第７
図は、合成画の例を示す図、第８図は、１つの原
稿から複数の倍率の複製を得る要領を示す図、第
９図は、複数のシンセサイザーを示す図、第１０
図は、演算部を共用する要領を示す図である。１…原稿シリンダー、２…記録シリンダー、３
…駆動モーター、４…ロータリーエンコーダー、
５…入力ヘツド、６…出力ヘツド、７，８…送り
ネジ、９，１０…副走査モーター、１１，１２…
リニアエンコーダー、１３，１４…デテクター、
１５，１６…切換スイツチ、１７，１８…記憶
部、１９，２０…画像処理演算部、２１…フイル
ム、２２…タイミング発生回路、３０…アナログ
演算素子、３１…PLL回路、３３…タイミング
切換回路、３４…マルチプレクス回路、３５，３
６…倍率設定器、４１…ADC、４２…DAC、４
３…原稿側主走査方向アドレスカウンター、４４
…記録側主走査方向アドレスカウンター、４５…
原稿側副走査方向アドレスカウンター４６…記録
側副走査方向アドレスカウンター、４７…記憶装
置、４８…アンドゲート、５０…アナログ演算素
子、５１…DAC、５２…マルチプレクス回路、
５３，５４…原稿の条件設定器。

Claims

【特許請求の範囲】１複数の原稿を光電走査する単一の光電走査手
段と、光電走査した１以上の主走査分の画像データを
記憶し、かつ各々独立して倍率変換を行う複数の
画像データ記憶手段と、複数の画像データ記憶手段から走査線順次に読
み出された複数の画像データを１回の走査過程で
走査記録する画像走査記録手段とを備えることを特徴とする複数原稿同時走査
記録装置。２画像走査記録手段が、１個の記録ヘツドでな
ることを特徴とする特許請求の範囲第１項に記載
の複数原稿同時走査記録装置。３画像走査記録手段が、副走査方向に同一送り
速度で送られる複数個の記録ヘツドでなることを
特徴とする特許請求の範囲第１項に記載の複数原
稿同時走査記録装置。４画像走査記録手段が、複数の複製画像の各々
の出力位置が指定されて、複数の画像を同時に記
録する装置であることを特徴とする特許請求の範
囲第１項乃至第３項のいずれかに記載の複数原稿
同時走査記録装置。５１つの原稿から、倍率の異なる複数の複製画
像を走査記録するよう複数の画像データ記憶手段
を制御する手段を備えたことを特徴とする特許請
求の範囲第１項乃至第４項のいずれかに記載の複
数原稿同時走査記録装置。