JPS63690A - Card shape memory device - Google Patents
Card shape memory deviceInfo
- Publication number
- JPS63690A JPS63690A JP61143969A JP14396986A JPS63690A JP S63690 A JPS63690 A JP S63690A JP 61143969 A JP61143969 A JP 61143969A JP 14396986 A JP14396986 A JP 14396986A JP S63690 A JPS63690 A JP S63690A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- card
- gate
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、電気的に情報を記憶するメモリ等の半導体
素子を搭載したカード形記憶装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a card-type storage device equipped with a semiconductor element such as a memory that electrically stores information.
[従来の技術]
第5図は、例えば特公昭56−19665号公報に開示
された従来のカード形記憶装置の斜視図であり、(a)
は以下で説明する端子群(20)を設けた場合、(b)
はこれら端子群(20)を設けない場合を示す。第6図
は第S図に示すカード形記憶装置の電気的構成を示すブ
ロック図である。図中、(11)は書き込み可能な読み
出し専用メモリ(以下F ROMと呼ぶ)である。この
F ROM (11)は汎用FROMと同様に構成され
ており、F ROM(11)に対するアドレスゲート(
12)とデータゲート(13)と、これらアドレスゲー
ト(12)、デルタゲート(13)からのアドレス信号
及びデータ信号をそれぞ札所定期間だけ保持するアドレ
スラッチ(14)及びデータラッチ(15)と、FRO
M(11)からデータを読み出すための読み出しゲート
(16)と、データを書込むための書き込みゲート(1
7)とこれらFROM(11)、読み出しゲート(16
)−書き込みゲート(17)、アドレスラッチ(14)
、データラッチ(13)の動作を制御する制御部(18
)と、アドレスゲート(12)か、またはデータゲート
(13)を付勢するインバータ(19)とからなる。ま
た、端子群(20)のうちの端子(21)〜(24)は
、アドレス及びデータ(信号)用の入出力端子である。[Prior Art] FIG. 5 is a perspective view of a conventional card-type storage device disclosed in, for example, Japanese Patent Publication No. 56-19665, and (a)
(b) when the terminal group (20) described below is provided.
shows the case where these terminal groups (20) are not provided. FIG. 6 is a block diagram showing the electrical configuration of the card type storage device shown in FIG. In the figure, (11) is a writable read-only memory (hereinafter referred to as FROM). This F ROM (11) is configured similarly to a general-purpose FROM, and the address gate (11) for the F ROM (11) is
12), a data gate (13), and an address latch (14) and a data latch (15) that hold the address signal and data signal from the address gate (12) and delta gate (13) for a period of time, respectively. , F.R.O.
A read gate (16) for reading data from M (11) and a write gate (1) for writing data.
7), these FROM (11), read gate (16)
) - write gate (17), address latch (14)
, a control section (18) that controls the operation of the data latch (13).
) and an inverter (19) that energizes either the address gate (12) or the data gate (13). Furthermore, terminals (21) to (24) of the terminal group (20) are input/output terminals for addresses and data (signals).
端子(25)は、アドレス及びデータ切換用の信号入力
端子である。端子(26)は書き込みと読み出しの切換
用の信号入力端子であり、また端子(27)及び(28
)は制御部(18)に電力を供給する電源供給用の端子
である。The terminal (25) is a signal input terminal for address and data switching. Terminal (26) is a signal input terminal for switching between writing and reading, and terminals (27) and (28)
) is a power supply terminal for supplying power to the control unit (18).
次に書き込み及び読み出し動作について説明する。まず
書き込み動作を第7図のタイミング図を参照して説明す
る。Aで示すように時刻aで端子(21)〜(24)に
アドレス信号が供給され、同時にBに示すようにアドレ
ス及びデータ切換用の端子(25)にローレベル(以下
りと呼ぶ)信号を供給する。Next, write and read operations will be explained. First, the write operation will be explained with reference to the timing diagram of FIG. As shown in A, an address signal is supplied to the terminals (21) to (24) at time a, and at the same time, as shown in B, a low level (hereinafter referred to as below) signal is supplied to the address and data switching terminal (25). supply
このときには、書き込みを行なうのであるから。At this time, writing is performed.
書き込み及び読み出し切換え用の端子(26)はEに示
すように常にrlJに保持され、制御部(18)は書き
込み動作にセットされている。従って、端子(25)の
rLJ信号に応じてアドレスゲート(12)が開き、C
に示すように制御部(18)により時刻Cでアドレス信
号がアドレスラッチ(14)に保持される。The write/read switching terminal (26) is always held at rlJ as shown in E, and the control unit (18) is set for write operation. Therefore, the address gate (12) opens in response to the rLJ signal at the terminal (25), and C
As shown in , the address signal is held in the address latch (14) at time C by the control unit (18).
次に1時刻すで端子(21)〜(24)に加えられてい
た信号がアドレス信号からBに示すようにデータ信号に
切り換り、同時に、端子(25)もハイレベル(以下H
という)信号に切換り、アドレスゲート(12)を閉じ
てデータゲート(13)を開く。Dに示すように時刻d
において、制御部(18)からの信号によりデータ信号
がデータラッチ(15)に保持される。Next, the signals that have been applied to terminals (21) to (24) at one time are switched from address signals to data signals as shown in B, and at the same time, terminal (25) is also at a high level (hereinafter referred to as H).
) signal, closes the address gate (12) and opens the data gate (13). As shown in D, time d
At this time, the data signal is held in the data latch (15) by a signal from the control unit (18).
そして、Fに示すように時刻fにおいて制御部(18)
はアドレスラッチ(14)からアドレス指定されたF
ROM (11)に読み出しゲート(17)を通じてデ
ータラッチ(15)からデータを書き込む。そしてHに
示すタイミングでクリヤパルスを各アドレスラッチ(1
4)、データラッチ(15)に送り、保持されていたア
ドレス及びデータ信号を消去して書き込み動作を完了す
る。Then, as shown in F, at time f, the control unit (18)
is the F addressed from the address latch (14)
Data is written into the ROM (11) from the data latch (15) through the read gate (17). Then, a clear pulse is applied to each address latch (1
4) Send it to the data latch (15), erase the held address and data signals, and complete the write operation.
次に第8図に示すタイミング図を参照しながら読み出し
動作について説明する。端子(26)にはEに示すよう
に読み出しに対応したrHJ信号を与えておく。まず、
時刻aで読み出したいデータに対応したアドレス信号を
端子(21)〜(24)に加え、アドレス及びデータ切
換用の端子(25)を同時にrLJ信号レベルとする。Next, the read operation will be explained with reference to the timing chart shown in FIG. An rHJ signal corresponding to readout is applied to the terminal (26) as shown in E. first,
At time a, an address signal corresponding to the data to be read is applied to the terminals (21) to (24), and the address and data switching terminal (25) are simultaneously set to the rLJ signal level.
そののちに制御部(18)はCに示すように時刻Cにお
いてラッチパルスをアドレスラッチ(14)に与え、こ
れにアドレスの信号を保持する。これによりFROM(
11)から読み出すべきデータのアドレスが指示される
ので、時刻すで切換用の端子(25)に「H」信号が供
給される。よってアドレスゲート(12)は示し、制御
部(18)から読み出しゲート(16)に信号が送られ
るのに応じてPROM (11)から指定されたアドレ
スのデータが端子(21)〜(24)に供給され、情報
処理装置で処理されるタイミング期間のみBのように継
続して読み出され、クリヤパルスが制御部(18)から
Hのようにアドレスラッチ(14)に送られて読み出し
の動作を終了する。Thereafter, the control unit (18) applies a latch pulse to the address latch (14) at time C as shown in C, and holds the address signal therein. This allows FROM(
11), the address of the data to be read is specified, so an "H" signal is already supplied to the switching terminal (25). Therefore, the address gate (12) indicates, and in response to a signal sent from the control unit (18) to the read gate (16), the data at the specified address from the PROM (11) is transferred to the terminals (21) to (24). Only during the timing period during which the information is supplied and processed by the information processing device is read out continuously as shown in B, and a clear pulse is sent from the control unit (18) to the address latch (14) as shown in H to complete the reading operation. do.
[発明が解決しようとする問題点コ
従来のカード形記憶装置は以上のように構成されている
ので、データを更新するときは特殊な消去装置によって
メモリに記憶されているデータを消去するか、またはそ
のカードを新しいものに交換するなどしなければならず
、その取り付は構造等によっては消去処理が困難となっ
たり、メモリ素子のキズ、ヨゴレ等で消去が不可能とな
ることもあるなどの問題点があった。[Problems to be Solved by the Invention] Conventional card-type storage devices are configured as described above, so when updating data, it is necessary to either erase the data stored in the memory using a special erasing device, or Or, the card must be replaced with a new one, and depending on the structure of the card, it may be difficult to erase the card, or the memory element may be scratched or stained, making erasing impossible. There was a problem.
この発明は上記のような問題点を解消するためになされ
たもので、メモリに対するデータの書き込み、またはこ
れからのデータの読み出し及び装置の更新が容易にでき
るとともに、記憶させたデータを持続的に保持できるカ
ード形記憶装置を得ることを目的とする。This invention was made to solve the above-mentioned problems, and it is possible to easily write data to the memory, read data from it, and update the device, and it also allows the stored data to be retained continuously. The purpose is to obtain a card-type storage device that can be used.
[問題点を解決するための手段]
この発明に係るカード形記憶装置は、データの書き込み
及び読み出し可能なランダムアクセスメモリに記憶した
データを、外部から電力が供給されない状態においても
記憶されているデータの記憶及びそのデータを保持すべ
く、上記ランダムアクセスメモリに電力を供給すること
ができる充電池と太陽電池を基材に配備させたものであ
る。[Means for Solving the Problems] A card-type storage device according to the present invention stores data stored in a random access memory in which data can be written and read even when no power is supplied from the outside. In order to store the memory and its data, a rechargeable battery and a solar cell capable of supplying power to the random access memory are disposed on the base material.
[作 用]
この発明におけるカード形記憶装置はメモリ及びこれに
関連する各部分に、上記メモリに記憶したデータを保持
するための電力が外部または上記充電池と太陽電池より
常時供給される。[Function] In the card-type storage device of the present invention, power for retaining data stored in the memory is constantly supplied to the memory and each part related thereto from the outside or from the rechargeable battery and solar cell.
[実施例コ
以下、この発明の一実施例を図について説明する。第1
図はこの発明のカード形記憶装置の斜視図である。基材
(9)にはボタン型の充電池(30)及び太陽電池(3
1)が搭載されている。第2図はこの発明のカード形記
憶装置の電気的構成を示すブロック図である。ここで第
1図の(a)は端子群(20)を設けた場合であり、第
1図の(b)はこれらを設けていない場合を示す。第2
図において、 (10)は書き込み及び読み出し可能な
ランダムアクセスメモリ(以下RAMと呼ぶ)である。[Example 1] An example of the present invention will be described below with reference to the drawings. 1st
The figure is a perspective view of a card-type storage device of the present invention. The base material (9) includes a button-shaped rechargeable battery (30) and a solar cell (3).
1) is installed. FIG. 2 is a block diagram showing the electrical configuration of the card-type storage device of the present invention. Here, FIG. 1(a) shows the case where the terminal group (20) is provided, and FIG. 1(b) shows the case where these are not provided. Second
In the figure, (10) is a writable and readable random access memory (hereinafter referred to as RAM).
このRA M (10)は−般に市販されている汎用の
RAMと同様に構成されておりS RAM(10)に対
するアドレスゲート(12)とデータゲート(13)と
、これらアドレスゲート(12)、データゲート(13
)からのアドレス信号及びデータ信号をそれぞれ所定期
間だけ保持するアドレスラッチ(14)及びデータラッ
チ(15)と、RA M (10)からのデータを読み
出すための読み出しゲート(16)と、データを書き込
むための書き込みゲート(17)とこれらRA M (
10)、読み出しゲート(16)、書き込みゲート(1
7)、アドレスラッチ(14)、データラッチ(15)
の動作を制御する制御部(18)と。This RAM (10) is constructed in the same way as a general-purpose RAM that is generally available on the market, and includes an address gate (12) and a data gate (13) for the S RAM (10), and these address gates (12), Data Gate (13
), an address latch (14) and a data latch (15) that hold the address signal and data signal from the RAM (10) for a predetermined period, respectively, a read gate (16) for reading data from the RAM (10), and a read gate (16) for writing data. write gate (17) for these RAM (
10), read gate (16), write gate (1
7), address latch (14), data latch (15)
a control unit (18) that controls the operation of the controller;
アドレスゲート(12)か、またはデータゲート(13
)を付勢するインバータ(19)とからなる。また、端
子群(20)のうちの端子(21)〜(24)は、アド
レス及びデータ(信号)用の入出力端子である。端子(
25)は、アドレス及びデータ切換用の信号入力端子。Address gate (12) or data gate (13)
). Furthermore, terminals (21) to (24) of the terminal group (20) are input/output terminals for addresses and data (signals). Terminal (
25) is a signal input terminal for address and data switching.
端子(26)は書き込みと読み出しの切換用の信号入力
端子、端子(27)及び(28)は制御部(18)に電
力を供給する電源供給用の端子である。充電池(30)
は制御部(18)に接続され、カード形記憶装置の各部
に電力を供給する電池である。 (31)は太陽電池で
あり、通常、充分な発電量がこの太陽電池(31)から
得られる時は、RA M (10)の記憶保持用電源。The terminal (26) is a signal input terminal for switching between writing and reading, and the terminals (27) and (28) are power supply terminals for supplying power to the control section (18). Rechargeable battery (30)
is a battery that is connected to the control unit (18) and supplies power to each part of the card-type storage device. (31) is a solar cell, and normally, when sufficient power generation is obtained from this solar cell (31), it serves as a power source for memory retention of RAM (10).
及び上記充電池(30)の充電用電源として動作し、内
蔵の太陽電池(31)から充分な発電量を得られない時
は、内蔵の充電池(30)がRA M (10)の記憶
保持用電源として動作する。The built-in rechargeable battery (30) operates as a power source for charging the rechargeable battery (30), and when sufficient power generation cannot be obtained from the built-in solar battery (31), the built-in rechargeable battery (30) retains the memory of RAM (10). Operates as a power supply for
次に上記構成からなる本発明のカード形記憶装置の書き
込み及び読み出し動作について説明する。Next, the write and read operations of the card type storage device of the present invention having the above configuration will be explained.
まず第3図を参照しながら書き込み動作を説明する。First, the write operation will be explained with reference to FIG.
第3図において、Aで示すように時刻aで端子(2工)
〜(24)にアドレス信号が供給され、同時にBに示す
ようにアドレス及びデータ切換用の端子(25)にrL
J信号を供給する。このときには、書き込みを行なうの
であるから、書き込み及び読み出し切換え用の端子(2
6)はEに示すようにrLJに保持され、制御部(18
)は書き込み動作にセットされている。従って、端子(
25)の「L」信号に応じてアドレスゲート(12)が
開き、Cに示すように制御部(18)により時刻Cでア
ドレス信号がアドレスラッチ(14)に保持される。次
に1時刻すで端子(21)〜(24)に加えられていた
信号がアドレス信号はBに示すようにデータ信号に変り
、同時に、切換端子(25)は「H」信号に切換り、ア
ドレスゲート(12)を閉じてデータゲート(13)を
開く。Dに示すように時刻dにおいて、制御部(18)
からの信号によりデータ信号がデータラッチ(15)に
保持される。In Fig. 3, as shown by A, the terminal (2nd stage) is connected at time a.
An address signal is supplied to (24), and at the same time, rL is supplied to the address and data switching terminal (25) as shown in B.
Supply J signal. At this time, since writing is performed, the terminal for switching between writing and reading (2
6) is held at rLJ as shown in E, and the control unit (18
) is set for write operation. Therefore, the terminal (
The address gate (12) opens in response to the "L" signal of 25), and the address signal is held in the address latch (14) at time C by the control section (18) as shown in C. Next, the address signal, which was already applied to the terminals (21) to (24) at one time, changes to a data signal as shown in B, and at the same time, the switching terminal (25) switches to an "H" signal. Close the address gate (12) and open the data gate (13). As shown in D, at time d, the control unit (18)
The data signal is held in the data latch (15) by a signal from the data latch (15).
そして、Fに示すように時刻fにおいて制御部(18)
はアドレスラッチ(14)からアドレス指定されたR
A M (10)に読み出しゲート(17)を通じてデ
ータラッチ(15)からデータを書込む。そしてHに示
すようなタイミングで制御部(18)がクリヤパルスを
各アドレスラッチ(14)、データラッチ(15)に送
り、保持されていたアドレス及びデータ信号を消去して
書き込み動作を完了する。Then, as shown in F, at time f, the control unit (18)
is the R addressed from the address latch (14)
Data is written into A M (10) from the data latch (15) through the read gate (17). Then, at the timing shown in H, the control unit (18) sends a clear pulse to each address latch (14) and data latch (15), erases the held address and data signals, and completes the write operation.
次に第4図に示すタイミング図を参照しながら読み出し
動作について説明する。端子(26)にはEに示すよう
に読み出しに対応したrHJ信号を与えておく。まず、
時刻aで読み出したいデータに対応したアドレス信号を
端子(21)〜(24)に加え、アドレス及びデータ切
換用の端子(25)を同時にrLJ信号レベルとする。Next, the read operation will be explained with reference to the timing chart shown in FIG. An rHJ signal corresponding to readout is applied to the terminal (26) as shown in E. first,
At time a, an address signal corresponding to the data to be read is applied to the terminals (21) to (24), and the address and data switching terminal (25) are simultaneously set to the rLJ signal level.
ついで、制御部(18)はCに示すように時刻Cにおい
てラッチパルスをアドレスラッチ(14)に与え、これ
にアドレスの信号を保持する。これによりRA M (
10)から読み出すべきデータのアドレスが指示される
ので、時刻すで切換用の端子(25)にrHJ信号が供
給される。よってアドレスゲート(12)は示し、制御
部(18)から読み出しゲート(16)に信号が送られ
るのに応じてRAM(10)から指定されたアドレスの
データが端子(21)〜(24)に供給され、情報処理
装置で処理されるタイミング期間のみBのように継続し
て読み出され、クリヤパルスが制御部(18)からHの
ようにアドレスラッチ(14)に送られて読み出しの動
作を終了する。Next, the control unit (18) applies a latch pulse to the address latch (14) at time C, as shown in C, to hold the address signal therein. This allows RAM (
10) indicates the address of the data to be read, so the rHJ signal is already supplied to the switching terminal (25). Therefore, the address gate (12) indicates, and in response to a signal sent from the control unit (18) to the read gate (16), the data at the specified address from the RAM (10) is transferred to the terminals (21) to (24). Only during the timing period during which the information is supplied and processed by the information processing device is read out continuously as shown in B, and a clear pulse is sent from the control unit (18) to the address latch (14) as shown in H to complete the reading operation. do.
以上のような書き込み動作及び読み出し動作時は、制御
部(18)により外部よりRA M (10)、アドレ
スラッチ(14)、データラッチ(15)へ動作に必要
な電力を供給し、書き込み動作及び読み出し動作の行な
われていないときは、同様に制御部(18)により、内
蔵の充電池(30)及び太陽電池(31)側に電源を切
り換え、RAM(10)のデータ保持のための電力をR
A M (10)に供給する。During the write operation and read operation as described above, the control unit (18) externally supplies the power necessary for the operation to the RAM (10), address latch (14), and data latch (15), and performs the write operation and read operation. When a read operation is not being performed, the control unit (18) similarly switches the power to the built-in rechargeable battery (30) and solar battery (31) to provide power for data retention in the RAM (10). R
A M (10).
また、電力供給の切り換えを外部よりの電力供給の有無
を検出することにより行なうようにしてもよい。Alternatively, the power supply may be switched by detecting the presence or absence of an external power supply.
[発明の効果]
以上のように、この発明によれば、カード形記憶装置に
充電池と太陽電池を搭載し、外部から電力が供給されな
いときにおいても、この電源からメモリに電力を供給す
るように構成したので、メモリに記憶したデータを継続
して保持することができ、またデータの更新時の動作も
必要に応じて可能なので、装置としての有用性を高める
ことができるとともに太陽電池によって電源がバックア
ップされるため、使用期間が長期にわたるという効果が
ある。[Effects of the Invention] As described above, according to the present invention, a card-type storage device is equipped with a rechargeable battery and a solar cell, and even when power is not supplied from the outside, power is supplied from this power source to the memory. Since the data stored in the memory can be continuously retained and the data can be updated as needed, the usefulness of the device can be increased, and the power source can be powered by solar cells. Since the information is backed up, it has the effect of extending the usage period over a long period of time.
第1図はこの発明の一実施例によるカード形記憶装置の
斜視図、第2図は第1図に示すカード形記憶装置のブロ
ック図、第3図及び第4図は第1図に示すカード形記憶
装置の動作のタイミング図、第5図は従来のカード形記
憶装置の斜視図、第6図は第5図に示すカード形記憶装
置のブロック図、第7図及び第8図は第5図に示すカー
ド形記憶装置の動作のタイミング図である。
図において、(8)は制御部、(9)は基材、(10)
はRA M (ランダムアクセスメモ1月、(30)は
充電池。
(31)は太陽電池である。
なお1図中同一符号は同−又は相当部分を示す。FIG. 1 is a perspective view of a card-type storage device according to an embodiment of the present invention, FIG. 2 is a block diagram of the card-type storage device shown in FIG. 1, and FIGS. FIG. 5 is a perspective view of a conventional card-type storage device, FIG. 6 is a block diagram of the card-type storage device shown in FIG. 5, and FIGS. FIG. 3 is a timing diagram of the operation of the card-type storage device shown in the figure. In the figure, (8) is the control unit, (9) is the base material, (10)
is RAM (Random Access Memo January), (30) is a rechargeable battery, and (31) is a solar cell. Note that the same reference numerals in Figure 1 indicate the same or equivalent parts.
Claims (1)
所定の装置に装着することにより、電源が供給され、そ
れら更新あるいは消去が行なわれるカード形記憶装置に
おいて、上記データの書き込み及び読み出しを可能とす
るランダムアクセスメモリと、このランダムアクセスメ
モリへの上記書き込みおよび読み出しを制御する制御部
とを設けるとともに、上記ランダムアクセスメモリのデ
ータ記憶を維持させるための充電池及びこの充電池に充
電電流を供給する太陽電池とを設け、上記ランダムアク
セスメモリ、制御部、充電池をカード形状の基材内に配
備するとともに、その基材上に太陽電池を備え、上記所
定の装置への装着時、上記ランダムアクセスメモリへの
書き込みあるいは読み出しを可能とするとともに、上記
装着時以外は上記充電池及び太陽電池によって上記ラン
ダムアクセスメモリのデータ記憶内容を保持するよう構
成したことを特徴とするカード形記憶装置。When updating or erasing stored data, a card-type storage device that is connected to a predetermined device, receives power, and is updated or erased. An access memory, a control unit for controlling the writing and reading to the random access memory, a rechargeable battery for maintaining data storage in the random access memory, and a solar cell for supplying charging current to the rechargeable battery. The random access memory, the control unit, and the rechargeable battery are arranged in a card-shaped base material, and a solar cell is provided on the base material, and when installed in the predetermined device, the random access memory, the control unit, and the rechargeable battery are arranged in a card-shaped base material. What is claimed is: 1. A card-type storage device, characterized in that the data storage contents of the random access memory are held by the rechargeable battery and the solar cell except when the card is attached.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143969A JPS63690A (en) | 1986-06-19 | 1986-06-19 | Card shape memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143969A JPS63690A (en) | 1986-06-19 | 1986-06-19 | Card shape memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63690A true JPS63690A (en) | 1988-01-05 |
Family
ID=15351268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61143969A Pending JPS63690A (en) | 1986-06-19 | 1986-06-19 | Card shape memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63690A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034318A1 (en) * | 1997-12-24 | 1999-07-08 | Peter Grohse | Emitting and receiving unit for paying freeway tolls |
-
1986
- 1986-06-19 JP JP61143969A patent/JPS63690A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034318A1 (en) * | 1997-12-24 | 1999-07-08 | Peter Grohse | Emitting and receiving unit for paying freeway tolls |
| WO1999034317A1 (en) * | 1997-12-24 | 1999-07-08 | Peter Grohse | Transmitter and receiver unit for paying highway tolls |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283885A (en) | Storage module including a refresh device for storing start and stop refresh addresses | |
| EP0620555B1 (en) | Electronic device having ferroelectric memory | |
| JP2003122648A (en) | Semiconductor storage device | |
| US20010053090A1 (en) | Semiconductor storage device | |
| DE69625494D1 (en) | INTEGRATED CIRCUIT FOR THE STORAGE AND RECOVERY OF MULTIPLE DIGITAL BITS PER NON-VOLATILE STORAGE CELL | |
| US5706239A (en) | Rechargeable SRAM/flash PCMCIA card | |
| EP0356650A3 (en) | Driving circuitry for eeprom memory cell | |
| JPH05198198A (en) | Semiconductor memory device | |
| US20190043586A1 (en) | Semiconductor memory device and control method therefor | |
| EP1061524A3 (en) | Flash memory with copy and transfer function | |
| JPH05266219A (en) | Microcomputer | |
| DE3473520D1 (en) | Circuit arrangement comprising a memory and an access control unit | |
| JPS59135698A (en) | Eeprom device | |
| JPS623516B2 (en) | ||
| JPH0442496A (en) | Nonvolatile ram | |
| JPH0675836A (en) | Auxiliary storage device | |
| JP3656029B2 (en) | Method and circuit device for reliably changing a value stored in a non-volatile memory | |
| JPS5930287B2 (en) | Storage device | |
| JPS63886A (en) | Card type memory device | |
| JPH0397197A (en) | Memory cell | |
| US5305255A (en) | Non-destructive readout ferroelectric memory cell | |
| JPH0945091A (en) | Non-volatile memory data rewriting method | |
| JPS60204092A (en) | Portable electronic device | |
| JPH02222048A (en) | Information storage medium | |
| JPS6466727A (en) | Disk access control system |