JPS6369253A - 半導体装置を製造する方法および半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、選択的に作動できるリンクを有する半導体装
置およびこの半導体装置を製造する方法に関するもので
ある。

１枚のチップ上の回路素子を高密度で集積することによ
り高効率の半導体チップが可能である。

しかし、チップ上の回路素子の数が増すにつれて、回路
素子が故障してチップ全体が使用できなくなる確率が高
くなる。そのような損失を避けるために、チップ内に付
加回路素子が設計されている。

欠陥のある回路素子は識別されて切離され、選択された
付加回路素子が接続されて動作するチップを製造する。

回路設計をやり直すために付加回路素子をこのように使
用できることにより、半導体装置の製造歩留りを高くで
きる。また、チップまたはウェハーの上で回路素子を選
択的に切離したり、選択的に接続することができること
により、回路の機能を変更するために回路の設計変更が
用いられる特注化ができる。

更に、ウェハースケールの集積化においては、ウェハー
上にいくつかの選択可能な集積回路装置が製作される。

一般に、半導体チップてが同じ種類のものである必要は
ない。試験の後で、適切な機能装置を一緒に電気的に接
続してウェハー上に全体の回路を作る。装置の選択およ
び接続に冗長性と特注化を含むことができる。電気的接
続を行えると個々の集積回路装置を試験できるから、電
気的接続を行えるということは接続を切離すことができ
ることよりも大きい利点である。

欠陥のある回路素子または望ましくない回路素子を良い
回路素子すなわち希望の回路素子から除去するために、
欠陥のある回路素子を良い回路素子へ結合する既存の導
電性リンクの構造を変えて非導電性リンクを製造するこ
とができる。集積回路のための最も一般的な再構成可能
な導電路技術は既存のリンクを破壊することである。破
壊技術においては、そのリンクに非常に大きい電流を流
すことによりリンク（ヒユーズ）を融かすことができ、
または強力なエネルギービームによりリンクを蒸発でき
る。融解および蒸発によりリンク中に間隙が生じ、その
ためにリンクは非導電性になる。その間隙リンクに高い
エネルギーが加えられた結果として生ずるものであって
、その高エネルギーは導電性物質をリンクから移動すな
わち移転させる。

（従来の技術および発明が解決すべき問題点）予備回路
素子を起動する方法すなわち「導電性リンクを書込む」
方法は導電性物質を輸送する方法を含むこともてきる。

それらの起動法は、導電性リンクを破壊するために物質
を除去する「物質除去」とは反対に、導電性リンクを形
成するために物質を付加する「物質付加」法である。そ
れらの方法か、インターナショナル・エレクトロン・デ
バイセズ・ミーティング（Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ　　Ｄｅｖｉｃｅｓ　　Ｍｅｅｔｉｎ
ｇ）　　　（Ｉ　　Ｅ　　ＤＭ）　　　１　　Ｂ　　２
〜］３５ページ（１９８０年）所載のジエー・ラッフニ
／しくＪ、Ｒａｆｆｅｌ）　、エム・ナイマン（Ｍ。

Ｎａｉｍａｎ）　、アール・パーク（Ｒ，Ｂｕｒｋｅ　
）　、ジー・チャツプマン（Ｇ、Ｃｈａｐｍａｎ　）お
よびピー・ゴツチュラク（Ｇｏｔｔｓｃｈｌａｋ）によ
る「レーザープログラムド・バイアス・フォー・リスド
ラクチャプル・ブイエルニスアイ（Ｌａｓｅｒ　Ｐｒｏ
ｇｒａｍＩＩｌｅｄ　Ｖｌａｓ　ｒｏｒＲｅｓｔｒｕｃ
ｔｕｒａｂｌｅ　ＶＬＳＩ　）　Ｊと題する論文、およ
びアイ・トリプル・イー　エレクトロン・デバイス中し
タース（ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ　
Ｌｅｉｔｅｒｓ）、ＥＤＬ−３，１８４〜１８６　（１
９８２）所載のジエー拳ヤサイティス（Ｊ、Ｙａｓａｉ
ｔｌｓ）　、ジエーψラッフエル（Ｊ、Ｒａｆ’ｒｅｌ
）　、ジー壷チャツプマン（Ｇ、Ｃｈａｐｍａｎ　）に
よる［ロー・レジスタンス・レーザ・フォームド・ラテ
ラル・リンクス（ＬｏｗＲｅｓｌｓｔａｎｃｅ　Ｌａ５
ｅｒ　Ｆｏｒｍｅｄ　Ｌａｔｅｒａｌ　Ｌｉｎｋｓ）　
Ｊと題する論文に記載されている。

物質付加技術および物質除去技術にはいくつかの欠点が
ある。１つの欠点は、物質が強制的に動かされると、そ
の物質のある部分がチップの他の領域へ常に飛散するこ
とである。飛散した物質は他の回路素子に欠陥を生じさ
せることがある。それらの方法の別の欠点は、高いエネ
ルギー人力を必要とすることである。その高いエネルギ
ーはリンク上部の不働態層を破壊し、周囲の回路に熱損
傷を加えることができる。その結果、それらの方法は、
回路素子を互いにどれ位近接させて置くことができるか
を制限する設計規則を課すから、非常に高密度の半導体
チップにおいては有利ではない。

質量付加および質量除去に関連する物質移動を必要とし
ない他の方法も知られている。それらの技術の１つは高
濃度にドープされた多結晶物質の２つの領域の間に位置
させられたリンクとして機能するドープされていない多
結晶物質の領域を必要とする。ドープされていない物質
のリンクはほぼ非導電性である。しかし、レーザビーム
は、高濃度にドープされている附近の半導体領域からの
ドーパント原子を起動させて、それらのドーパント原子
をドープされていないリンクへ拡散させるエネルギー源
となる。拡散されたドーパント原子はリンクを、２つの
高濃度にドープされた領域を結合する導電路にする。こ
の技術が、アイ・トリプル中イー拳ジェー壷ソリッド・
ステート・サーキッツ（ＩＥＥＥ　Ｊ、５ｏｌｋｄ−３
ｔａｔｅｓ　Ｃ１ｒｃｕ１ｔｓ）　。

５Ｃ−１６，４４９〜４５３ページ（１９８１年）所載
のミナト、ヤスハラ、ササキ、サカイ、ヤシザキによる
「ア・ハイスピード・ハイ−シーモス−［Ｉ４に一スタ
チック・ラム（Ａ　Ｈｌｇｈ−８ｐｅｅｄ”ｌＩＩ−Ｃ
ＭＯ８ＩＩ４　ｋ　　５ｔａｔｉｃ　ＲＡＭ）　Ｊと題
する論文、および、「コンファレンス・オン・レーザー
ス・アンド・エレクトロオプティックス、アイ・トリプ
ル書イー（Ｃｏｎｆｅｒｅｎｃｅ　ｏｎ　Ｌａ５ｅｒｓ
　ａｎｄ　Ｅｌｅｃｔｒｏ−Ｏｐｔｌｃｓ、ＩＥＥＥ　
）　６２ページ（１９８２年）所載のホンゴー、ミャウ
チ、ヤマグチ、マスハラおよびミナトによる「コネクテ
ィング・コンダクタース・オン・セミコンダクティング
・デバイセズ・バイｅレーザース（Ｃｏｎｎｅｃｔｉｎ
ｇ　Ｃｏｎｄｕｃｔｏｒｓ　ｏｎＳｃｍｉｃｏｎｄｕｃ
ｔｌｎｇ　Ｄｅｖｉｃｅｓ　ｂｙ　Ｌａ５ｅｒｓ　）　
Ｊ　と題する論文に記載されている。

この技術により導電性リンクが得られるが、そのリンク
は５００オームまたはそれ以上という望ましくないほど
高い抵抗値を依然として有する。

しかし、この技術のより大きい欠点は、ドープされてい
ない多結晶領域がチップの製造中にドープされていない
ままということである。そのために、ドープされていな
い領域を保護するために付加マスキング工程を必要とし
、熱拡散法またはブランケットイオン注入法のような経
済的なドーピング技術の使用が阻止される。

回路素子の間の導電性リンクをレーザ作動させる別の技
術が米国特許第４．４０２，１５０号明細書と、アイ・
トリプル・イー争トランザクションズ・オン・コンポー
ネンツ、ハイブリツズ、アンド・マニュファクチュアリ
ング・テクノロジー（ＩＥＥＥ　Ｔｒａｎｓ、ｏｎ　Ｃ
ｏｍｐｏｎｅｎｔｓ、１ｌｙｂｒｉｄｓ、ａｎｄ　Ｍａ
ｎｕｆａｃｔｕｒｌｎｇ　Ｔｅｃｈｎｏｌｏｇｙ　）　
、　　ＣＨＭＴ　−７（１９８４）４３８〜４４２ペー
ジ所載のディｍ−パーカー（Ｄ、Ｐａｋｅｒ　）　、エ
フ争リン（Ｆ、Ｌｌｎ　）およびディ・ザーン（Ｄ、Ｚ
ｈａｎｇ　）による「レーザ・ポリシリコンリンク・メ
ーキング（ＬａｓｅｒＰｏｌｙｓｉｌｉｃｏｎｅ　Ｌｉ
ｎｋ　Ｍａｋｉｎｇ　）　Ｊと題する論文に記載されて
いる。この技術は、２つのドープされた領域の間にほぼ
非導電性のドープされない領域を形成することを必要と
する。それから不純物原子がドープされていない領域に
注入され、熱処理されないままにされる。次にリンク領
域にレーザビームを照射して、導電性リンクを生ずるた
めにその領域を熱処理するためのエネルギーを与えるこ
とができる。この技術は低抵抗値のリンクを生ずるが、
低抵抗値を得るためには不純物原子を５×１０１５／ｃ
−またはそれ以上の量だけ注入せねばならない。更に、
この技術は最初にドープされない領域を形成する必要が
あり、そのために付加マスキング工程を含めて一層複雑
なドーピング技術を必要とする。

本発明の目的は、先行技術に関連する物質飛散の問題お
よび回路損傷の問題のない、少なくとも１つの選択的に
作動できるリンクを有する半導体装置を得ること、およ
びその半導体装置を製造する方法を得ることである。

本発明に従って、半導体基板上に回路素子を形成する工
程と、 少なくとも１つの前記回路素子を別の前記回路素子へ結
合する導電性半導体リンクを形成する工程と、 この導電性リンク内に非導電性領域を形成する工程と、 前記非導電性領域の領域をエネルギービームで選択的に
活性化して前記回路素子を電気的に接続する工程と、 を備える少なくとも１つの選択的に活性化できる導電性
リンクを有する半導体装置を製造する方法が得られる。

本発明の方法では、ドープされていない真性多結晶物質
層を維持する必要はない。更に、非導電性領域を形成す
るために比較的少ないイオン注入量を使用できる。不働
態誘電体層のいずれも破壊することなしに非導電性領域
を選択的に活性化させることもできる。

また、本発明に従って、半導体基板と、この基板上に形
成された回路素子と、 少な（とも１つの回路素子を別の前記回路素子へ結合す
る半導体リンクと、 この半導体リンク内の非導電性領域と、を備え、この非
導電性領域エネルギービームで選択的に活性化すること
により前記回路素子を電気的に接続する少なくとも１つ
の選択的に活性化できるリンクを有する半導体装置も得
られる。

一実施例においては、半導体基板上への集積回路の形成
中に、たとえばポリシリコンを含む導電性リンクにより
別の回路素子へ接続される付加素子が形成される。その
リンクの一部は原子を照射される。それらの原子はその
ような部分がどのような格子構造であっても大きな損傷
を与え、それによりポリシリコンリンクを貫通する非導
電性アモルファス領域を生ずる。この大きな損傷を受け
たアモルファス領域は付加素子を回路素子から電気的に
分離する。原子は中性原子とすることができ、または好
適な実施例においてはドープされたポリシリコンリンク
中のドーパントと同じ導電形のイオンとすることができ
る。それから、回路素子とリンクが少なくとも１つの誘
電体層により覆われる。半導体装置内に新しい導電路を
形成するために、上側の誘電体層を貫通してリンクの非
導電性アモルファス領域にエネルギービームが照射され
る。ビームからのエネルギーによりアモルファス化され
た領域を再結晶化して、導電化することにより、付加素
子を以前に形成された回路素子へ結合できる。

（実施例） 以下、図面を参照して本発明の詳細な説明する。

第１Ａ〜ＩＧ図は半導体装置２０の第１の実施例の製造
工程を示すものである。第１Ａ図はＰ形基板２６内に形
成された第１の回路素子２２と第２の回路素子２４を有
する半導体ウェハーの横断面を示す。その回路素子をＰ
形基板内のＮ　として示しであるが、これは例示であり
、Ｐ形基板上にＮ＋回路素子を有することができ、また
はＮ形基板内またはＮ形基板上のＰ　ドープされた回路
素子に同じ方法を使用できることがわかるであろう。Ｓ
　Ｉ　Ｏ２または他の適当な物質の第１の誘電体層２８
が基板２６と回路素子２２と２４の表面上に、化学蒸Ｒ
（ＣＶＤ）または熱成長のような従来の方法により形成
される。

従来のフォトリソグラフィ・エツチング技術を用いて、
第１Ｂ図に示すように、誘電体層２８を通じて接点開口
部３０．３２がエツチングされて第１の回路素子２２の
一部と第２の回路素子２４の一部を露出する。それから
、第１Ｃ図に示すように、開口部３０を通じて第１の回
路素子２２に接続され、開口部３２を通じて第２の回路
素子２４へ接続されているドープされたポリシリコン膜
３３が従来の蒸若法により誘電体層２８の上に形成され
る。ポリシリコン膜３３の形成は、ドーパント源からの
熱拡散とブランケットイオン注入と、付着中の部分への
注入とを含めた種々の手段により行うことができる。好
適な実施例においては、ドープされたポリシリコン膜３
３はＮ　ドープされた多結晶シリコンである。

第１Ｄ図に示すように、それから、ドープされたポリシ
リコン膜３３をマスクし、エツチングして、第１の回路
素子２２と第２の回路素子２４の間にポリシリコンリン
ク３４を形成する。ポリシリコンリンク３４は第１の誘
電体層２８によりそれらの回路素子から隔てられる。ポ
リシリコンリンク３４の厚さはなるべく　２０００オン
グストロームにし、ドーパント濃度は２×１０２０〜１
×１０”／ｃｒｉ！とすることが好ましい。ポリシリコ
ンリンク３４の厚さは４００〜４０００オングストロー
ム、濃度は１×１０〜１×１０２１／ｃｄとすることが
好ましい。それから、ドープされたポリシリコンリンク
３４の上に、第１Ｅ図に示すように、蒸着または熱成長
のような従来の方法により第２の誘電体層３６を形成す
る。

第２の誘電体層３６の上に従来のフォトレジスト膜３８
を形成し、フォトリソグラフィ法によりパターン化して
フォトレジスト膜３８の、第１の回路素子２２と第２の
回路素子２４の間にあるポリシリコンリンク３４の下側
の領域に開口部３９を形成する（第１Ｆ図）。第１Ｇ図
に示すように、次に従来のエツチング法を用いて第２の
誘電体層３６に窓４０をあけて下側のリンク３４の一部
を露出する。

第２図に示すように、ドーパント原子をリンク３４の露
出されている部分に注入するために、次にウェハーにド
ーパント原子４２等を照射する。

原子照射の前にフォトレジスト層３８を除去できるが、
図示の実施例においては、リンク３４の露出されている
部分以外の領域にドーパント原子が注入されないように
、第２の誘電体層３６と一緒に更に保護するたにそのフ
ォトレジスト層３８をそのまま残す。ドーパント原子４
２は、第１の回路素子２２と第２の回路素子２４を結合
しているリンク３４の格子構造を大きく損傷させるのに
十分なエネルギーおよび注入量で注入させる。これによ
りほぼ非導電性の領域（以後、アモルファス領域４４と
呼ぶ）が形成される。そのアモルファス領域４４は、破
線４５により示されているように、リンク３４の露出さ
れている部分を通って第１の誘電体層２８内まで延びる
。リンク３４の全体の幅にわたって入りこんでいるアモ
ルファス領域４４は導電度が極めて低い領域を形成し、
したがって第１の回路素子２２を第２の回路素子２４か
ら電気的に分離する。

原子照射は、ドープされた多結晶シリコン層３４の導電
形と同じ導電形のドーパントイオン、中性原子、または
ドープされた多結晶シリコン層３４の導電形と異なる導
電形のドーパントイオンとで構成でき、この原子照射に
対する制約は、照射量が元のドーパント濃度を補償する
のに不十分でなければならないことである。たとえば、
ホウ素またはフッ化ホウ素をＰ＋シリコン中に注入でき
、またはここで説明している実施例においては、りんイ
オンまたはひ素イオンをＮ＋多結晶シリコン中に注入で
きる。原子のエネルギーは３０〜３００　ＫｅＶでなけ
ればならず、注入量はｌＸ１０１４〜５Ｘ１０１５／ｃ
−でなければならない。注入される原子の注入量および
注入エネルギーは、領域が導電性リンクを貫通して延び
るように選択される。適切な注入量およびエネルギーは
、注入されるイオンの種類と、導電性リンクの厚さとに
関係する。所要のアモルファス領域を得るためには、注
入されるイオンが軽いと注入量を多くし、エネルギーを
低くしなければならないが、イオンが重いと注入量を少
なくし、エネルギーを高くしなければならない。ここで
説明している実施例においては、厚さが２０００オング
ストロームで、ドーパント濃度が１　ｘ　１０”／ｃｉ
であるＮ＋導電性リンクを形成するために必要なアモル
ファス領域は１００　ＫｅＶのエネルギーのりんイオン
をＩ×１０１５／ｃ−の量だけ注入して形成できる。導
電性リンクの厚さで平均すると、全体の濃度へのこの注
入の寄与は５×１０１９／ｃｄより少ない。初期ホウ素
濃度が３×１０２０／ｃＩＩ！である同様なＰ＋導電性
リンク（図示せず）の必要なアモルファス領域は、上記
のＮ　導電性リンク３４を形成するために必要なりんイ
オンの注入量およびエネルギーとそれぞれ同じ注入量お
よび同じエネルギーで形成できる。再結晶化したら、そ
のＰ＋リンクはＰ＋形に戻るが、この場合には、りんイ
オンにより行われた部分的補償のために導電度は限られ
た値しか低下しない。したがって、回路素子を結合する
Ｎ＋リンクと、回路素子を結合するＰ　リンクの両方を
有する別の実施例においては、１回の注入工程で同じウ
ェハー上にＮ＋導電性リンクとＰ＋導電性リンク中にア
モルファス領域が形成される。

これにより、まず１つのリンク中にアモルファス領域を
形成し、それから他の導電形のリンク中にアモルファス
領域を形成するために、付加マスキング工程と付加注入
工程を必要とすることが解消される。あるいは、Ｎ＋リ
ンクとＰ＋リンクの両方にアモルファス領域を同時に、
または別々に形成するために、１００ＫｅＶのエネルギ
ーのシリコンまたはアルゴンイオンをＩ×１×１０１５
／ｃｍ２だけ注入できる。

リンク３４内にアモルファス領域４４を形成した後で、
リンクの活性化を阻止するために処理温度を６００℃以
下に保つ。第３図に示すように、フォトレジスト層３８
を除去し、図示の実施例においては、ウェハー上にりん
・シリコンガラス（Ｐ　Ｓ　Ｇ）またはその他の適当な
材料の不働態誘電体層４６を付着する。その不働態誘電
体層の付着には、アモルファス領域４４中の温度が６０
０℃以上になることを避けるために、従来のセラミック
蒸着法、またはスパッタ法を用いることが好ましい。通
常の不働態誘電体層が非常に好ましいが、装置を動作さ
せるためには重要ではない。

第４図に示すように、たとえば従来のコンピュータ制御
照準技術により不働態誘電体層４６を通じてアモルファ
ス領域４４に照射されるエネルギービームの作用の下に
多結晶シリコンを再形成するために、アモルファス領域
４４の損傷を受けた格子構造を選択的に再結晶化できる
。エネルギービームはレーザビームまたは電子ビームの
ような通常のビームとすることができる。たとえば一実
施例においては、エネルギービーム４８はエネルギーが
０，０５〜１．ＯＪ／ｃ−で、ビーム幅がアモルファス
領域４４の幅にほぼ等しい連続波緑色光である。ここで
説明している実施例においては、アモルファス領域４４
の幅は１．０〜４．０ミクロンである。

第４図に示すように、エネルギービーム４８は不働態誘
電体層４６に損傷を与えることなしにその不働態誘電体
層を貫通する。エネルギービーム４８は４４の温度を６
００℃以上なるべく９００℃以上に上昇させる。それに
よりアモルファス領域の再結晶化およびドーパントの活
性化に必要なエネルギーが供給される。アモルファス領
域４４は５００℃以上の温度において、固相再結晶化ま
たは局部融解および再凝固により再結晶化する。

アモルファス領域４４中に存在するドーパント原子を良
く活性化するには９００℃以上の温度が有利である。そ
のような高い温度は再結晶化を迅速に行うためにも好ま
しい。上側の不働態誘電体層の破壊を阻止するために、
それの融解温度に達してはならず、かつシリコンの蒸発
温度に達してもならない。用いる物質に応じて、境界面
の過大な相互作用を阻止するために別の温度制限を必要
とすることがある。アモルファス領域４４が再結晶化す
るとリンク３４の導電度が高くなる。

第５図に示すように、アモルファス領域４４を多結晶シ
リコンに変換することによりリンク３４を、第１の回路
素子２２と第２の回路素子２４の間の導電路として機能
することができる。

第６図は第１Ａ〜第５図に示されている半導体装置に類
似する半導体装置の第２の実施例２０ａを示すが、この
実施例は第１の回路素子２２は含まない。第６図はこの
第２の実施例を、第１の実施例において第３図に示した
製造の同じ工程における様子を示すものである。しかし
、アモルファス領域４４を形成する前に、第２の誘電体
層３６に窓と、その窓を通じてリンク３４に接触するた
めに金属回路素子４９が形成されている。したがって、
多結晶シリコンリンク３４およびそれのアモルファス領
域４４が金属回路素子４つで半導体基数２６内の回路素
子２４に接続する。それからアモルファス領域４４が第
４図および第５図を参照して説明したようにして再結晶
化する。

第７図は本発明の半導体装置の第３の実施例２０ｂを示
す。この実施例も第１Ａ図〜第５図に示されている装置
を変更したものであって、この実施例２０ｂは回路素子
２２と２４の両方を無くしている。第７図は第１の実施
例について第３図に示した製造工程と同じ製造工程を示
したものである。しかし、アモルファス領域４４を形成
する前に、第２の誘電体層３６の下側のリンク３４の両
側の領域の上側に２つの窓が形成されている。

それらの窓を通じてリンク３４に接触して金属回路索子
４９と第２の金属回路素子５０が形成されている。それ
から前記のようにしてアモルファス領域４４が形成され
ている。半導体基板３６の上の層内に形成されている金
属回路素子４９と５０を多結晶シリコンリンク３４がア
モルファス領域４４とともに接続する。その後で、第４
図および第５図を参照して説明したようにしてアモルフ
ァス領域４４を再結晶化できる。

たとえば、金属回路素子４９を半導体メモリチップの読
出し／書込みバスの一部とすることができ、金属回路素
子５０を（冗長）記憶セルの選択可能な付加列への延長
部とすることができる。あるいは、金属回路素子４９を
１個の半導体装置内の出力バス線の一部とすることがで
き、金属回路素子５０をウェハーレベル集積回路の選択
可能な装置の人力バス線の一部とすることができる。実
施例２０ｂは他の多くの用途を有することもわかるであ
ろう。

第６図および第７図において、金属回路素子すなわち金
属層４９（および金属回路素子すなわち金属層５０）の
付召およびパターン化の後でアモルファス領域４４を形
成する。しかし、金属層の付着の後でアモルファス領域
４４を形成でき、アモルファス領域と金属層の間に付加
誘電体層（図示せず）を形成できる。

第８図は半導体装置の更に別の実施例２０ｃを示す。こ
の実施例においては、半導体ウェハーの表面５５に第１
の回路素子５１と第２の回路素子５３が形成される。そ
れらの回路素子と同じ材料で形成された浅いリンク５９
が、第１の回路素子５１を第２の回路素子５３に結合す
る導電路を形成する。図示の実施例においては、回路素
子５１゜５３とリンク５９はＰ　形材料で形成され、基
板はＮ形材料で形成される。ＳｉＯまたは他の適当な材
料で形成された通常の誘電体層６１が、化学蒸着または
熱成長のような通常の手段によりウェハー表面に形成さ
れる。誘電体層６１は回路素子５１．５３とリンク５９
を覆う。それから通常のフォトレジスト層６３をウェハ
ー上に形成し、リンク５９の一部の上に開口部６５を形
成して、誘電体層６１を通じて゛恣６７をエツチングで
きるようにして、浅いリンク５９を露出させる。それか
らウェハーに原子を照射する。その原子照射によりリン
ク５９の全体の深さにわたって貫通して、破線７２で示
すように、基板５５まで拡がるアモルファス領域７１を
形成する。このアモルファス領域７１は非導電性である
から、第１の回路素子５１を第２の回路素子５３から分
離する。この実施例のための好適な注入はシリコンまた
はアルゴンのような非ドーピングイオンである。これに
よりアモルファス領域の縁部の周囲の洩れ導電度を阻止
する。

第３〜５図を参照して先に説明したように、次にフォト
レジスト層６３を除去し、ウエノ１−の設計に応じて少
なくとも１つの誘電体層４６がウェハーの上に付着され
て、露出しているアモルファス領域を覆う。それから、
エネルギービーム４８を誘電体層４６を通じて下側のア
モルファス領域に照射することによりアモルファス領域
７１を選択的に活性化できる。先に詳しく説明したよう
に、エネルギービームはアモルファス領域を再結晶化し
てリンク５９を再び導電性にするエネルギーを与える。

以上説明した半導体装置においては、上側の誘電体層を
破壊することなしに第１の回路素子を第２の回路素子に
結合するリンクをユーザーが選択的に活性化できる。こ
の半導体装置は回路素子の間にドープされていない領域
を形成する必要がないという利点も有する。したがって
、冗長回路を再構成する時に飛散または熱により破壊さ
れる危険なしに回路素子を高密度に集積化できる。

アモルファス領域４４のようなアモルファス領域を形成
することと、それを再結晶化することの少なくとも１つ
を行うために、以上説明した手段以外の手段を採用でき
る。選択的に活性化できる導電性リンクにより接触させ
られる回路素子の一方または両方を、半導体基板の上側
の層内に形成された珪化物または多結晶シリコンとする
ことができる。更に、誘電体層の上はフォトレジストで
はなくて、フォトレジスト単独でイオンビームを注入し
てアモルファス領域を形成するための窓を形成する処理
技術を用いることができる。

【図面の簡単な説明】

第１Ａ〜ＩＧ図は本発明の半導体装置の第１の実施例の
製造における工程を示す半導体ウニ／＼−の断面図、第
２図は原子注入が行われている第１Ｇ図の半導体装置の
断面図、第３図はウニ／＼−の表面上にアモルファス領
域と誘電体層を有する第２図の半導体装置の断面図、第
４図はアモルファス領域のエネルギービームにより活性
化を行っている第３図の半導体装置の断面図、第５図は
再結晶化後の第３図の半導体装置の断面図、第６図は金
属回路素子が選択された付加回路素子へ接続されている
、本発明の半導体装置の第２の実施例を示す半導体ウェ
ハーの断面図、第７図は２つの金属回路素子が接続され
る、本発明の半導体装置の第３の実施例を示す半導体ウ
ェハーの断面図、第８図は本発明の半導体装置の第４の
実施例の断面図である。 ２２．５１・・・第１の回路素子、２４．５３・・・第
２の回路素子、２６．５５・・・基板、２８．６１・・
・誘電体層、３０，３２．３９・・・接点開口部、３３
・・・ドープされたポリシリコン膜、３４．５９・・・
導電性リンク、３８・・・フォトレジスト層、４０゜６
７・・・窓、４４・・・アモルファス領域、４６・・・
不働態層、４９．５０・・・金属回路素子。 出願人代理人　　佐　　藤　　−雄 ＦＩＧ、ＩＥ。 １ｕ ＦＩＧ、ＩＦ。 ｑ

Claims (1)

1. 【特許請求の範囲】 １、半導体基板（２６；５５）上に回路素子（２２、２
   ４；４９、５０；５１、５３）を形成する工程と、 少なくとも１つの前記回路素子を別の前記回路素子へ結
   合する導電性半導体リンク（３４；５９）を形成する工
   程と、 この導電性リンク内に非導電性領域（４４；７１）を形
   成する工程と、 前記非導電性領域の領域をエネルギービーム（４８）で
   選択的に起動して前記回路素子を電気的に接続する工程
   と、 を備えることを特徴とする少なくとも１つの選択的に起
   動できる導電性リンクを有する半導体装置（２０）を製
   造する方法。 ２、特許請求の範囲第１項記載の方法であって、複数の
   導電性半導体リンク（３４；５９）を形成し、各前記リ
   ンクは対応する回路素子（２２、２４；４９、５０；５
   １、５３）を結合し、各前記リンクはそれぞれ選択的に
   作動できる非導電性領域（４４；７１）を含むことを特
   徴とする方法。 ３、特許請求の範囲第１項または第２項記載の方法であ
   って、各前記半導体リンク（５９）は前記半導体基板（
   ５５）上に形成することを特徴とする方法。 ４、特許請求の範囲第１〜３項のいずれかに記載の方法
   であって、中性原子を前記リンク（３４；５９）内に入
   れることにより各前記非導電性領域（４４；７１）を形
   成することを特徴とする方法。 ５、特許請求の範囲第１〜３項のいずれかに記載の方法
   であって、各前記半導体リンク（３４；５９）をドープ
   し、各前記非導電性領域（４４；７１）に前記リンク内
   へのドーパントと同じ導電形のイオンを入れることによ
   り形成することを特徴とする方法。 ６、特許請求の範囲第１〜３項のいずれかに記載の方法
   であって、各前記半導体リンク（３４；５９）をドープ
   し、各前記非導電性領域（４４；７１）に前記リンク内
   へのドーパントと逆の導電形のイオンを入れることによ
   り形成することを特徴とする方法。 ７、特許請求の範囲第４〜６項のいずれかに記載の方法
   であって、各前記半導体リンク（３４）をドープされた
   多結晶シリコンで形成することを特徴とする方法。 ８、特許請求の範囲第１〜３項のいずれかに記載の方法
   であって、各前記半導体リンク（３４）はＮ＾＋をドー
   プした多結晶シリコンで形成し、りんまたはひ素のイオ
   ンを前記リンク内に入れることにより各前記非導電性領
   域（４４）を形成することを特徴とする方法。 ９、特許請求の範囲第１〜３項のいずれかに記載の方法
   であって、各前記半導体リンク（３４）はＰ＾＋をドー
   プした多結晶シリコンで形成し、ほう素、二フッ化ほう
   素（ｂｏｒｏｎｄｉｆｌｕｏｒｉｄｅ）またはりんのイ
   オンを前記リンク内に入れることにより各前記非導電性
   領域（４４）を形成することを特徴とする方法。 １０、特許請求の範囲第５〜９項のいずれかに記載の方
   法であって、前記イオンを１×１０＾１＾５／ｃｍ＾２
   の量だけ入れ、かつ前記イオンは３０〜３００ＫｅＶの
   エネルギーを有することを特徴とする方法。 １１、特許請求の範囲第１〜４項のいずれかに記載の方
   法であって、各前記半導体リンク内にシリコンまたはア
   ルゴンの原子を入れることにより各前記非導電性領域（
   ４４）を形成することを特徴とする方法。 １２、特許請求の範囲第１〜１１項のいずれかに記載の
   方法であって、前記エネルギービームは電子ビームであ
   ることを特徴とする方法。 １３、特許請求の範囲第１〜１１項のいずれかに記載の
   方法であって、前記エネルギービームはレーザビームで
   あることを特徴とする方法。 １４、特許請求の範囲第１３項記載の方法であって、前
   記レーザビームはエネルギーが ０．０５〜１．０Ｊ／ｃｍ＾２である緑色光レーザであ
   ることを特徴とする方法。 １５、特許請求の範囲第１〜１４項のいずれかに記載の
   方法であって、回路素子に隣接して絶縁層（２８）を形
   成する工程と、前記絶縁層内に前記回路素子までのスル
   ーホール（３０）を形成する工程とを更に備え、リンク
   は前記スルーホールを通じて前記回路素子を接続するこ
   とを特徴とする方法。 １６、特許請求の範囲第１〜１５項のいずれかに記載の
   方法であって、前記基板（２６）上に誘電体層（２８）
   を形成し、少なくとも１つの半導体リンク（３４）を前
   記誘電体層（２８）により前記基板上に隔てることを特
   徴とする方法。 １７、特許請求の範囲第１〜１６項のいずれかに記載の
   方法であって、前記基板（２６）上に誘電体層（２８）
   を形成し、少なくとも１つの回路素子（４９；５０）を
   前記誘電体層（２８）により前記基板上に隔てることを
   特徴とする方法。 １８、半導体基板（２６；５５）と、 この基板上に形成された回路素子（２２、２４；４９、
   ５０；５１、５３）と、 少なくとも１つの回路素子を別の前記回路素子へ結合す
   る半導体リンク（３４；５９）と、この半導体リンク内
   の非導電性領域（４４；７１）と、 を備え、この非導電性領域エネルギービーム（５０）で
   選択的に活性化することにより前記回路素子を電気的に
   接続することを特徴とする少なくとも１つの選択的に起
   動できるリンクを有する半導体装置。 １９、特許請求の範囲第１８項記載の半導体装置であっ
   て、各前記半導体リンクの上に付着された少なくとも１
   つの層（３６）を更に備えることを特徴とする半導体装
   置。 ２０、特許請求の範囲第１８項または第１９項記載の半
   導体装置であって、各前記非導電性領域（４４；７１）
   が中性原子の注入により形成されることを特徴とする半
   導体装置。 ２１、特許請求の範囲第２０項記載の半導体装置であっ
   て、各前記非導電性領域は１×１０＾１＾５／ｃｍ＾２
   の量の原子を３０〜３００ＫｅＶのエネルギーで注入す
   ることにより形成されたことを特徴とする半導体装置。 ２２、特許請求の範囲第２０項または第２１項記載の半
   導体装置であって、前記注入された原子がシリコンであ
   ることを特徴とする半導体装置。 ２３、特許請求の範囲第１８項または第１９項に記載の
   半導体装置であって、各前記半導体リンク（３４；５９
   ）はドープされた物質により形成され、各前記非導電性
   領域（４４；７１）に前記リンク内へのドーパントと同
   じ導電形のイオンを入れることにより形成されることを
   特徴とする半導体装置。 ２４、特許請求の範囲第１８項または第１９項に記載の
   装置であって、各前記半導体リンク（３４；５９）はド
   ープされた物質により形成され、各前記非導電性領域（
   ４４；７１）に前記リンク内へのドーパントと逆の導電
   形のイオンを入れることにより形成されることを特徴と
   する半導体装置。 ２５、特許請求の範囲第１８〜２４項のいずれかに記載
   の半導体装置であって、各前記半導体リンクは前記半導
   体基板（２６；５５）内にあることを特徴とする半導体
   装置。 ２６、特許請求の範囲第１８〜２５項のいずれかに記載
   の半導体装置であって、各前記非導電性領域（４４；７
   １）はほぼアモルファスであり、かつ約６００℃以上の
   温度で再結晶させられるように構成されることを特徴と
   する半導体装置。