JPS5880852A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5880852A
JPS5880852A JP56179984A JP17998481A JPS5880852A JP S5880852 A JPS5880852 A JP S5880852A JP 56179984 A JP56179984 A JP 56179984A JP 17998481 A JP17998481 A JP 17998481A JP S5880852 A JPS5880852 A JP S5880852A
Authority
JP
Japan
Prior art keywords
region
impurity
inactive
semiconductor device
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56179984A
Other languages
English (en)
Inventor
Hidetaro Nishimura
西村　秀太郎
Hiroshi Nozawa
野沢　博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56179984A priority Critical patent/JPS5880852A/ja
Priority to US06/419,067 priority patent/US4462150A/en
Priority to DE19823236383 priority patent/DE3236383A1/de
Publication of JPS5880852A publication Critical patent/JPS5880852A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/067—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts
    • H10W20/068—Manufacture or treatment of conductive parts of the interconnections by modifying the pattern of conductive parts by using a laser, e.g. laser cutting or laser direct writing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/092—Laser beam processing-diodes or transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法に関する。
近年、集積回路の高集積化に伴って半導体装置の製造工
程中に、半導体装置を構成する半導体基板等に微小欠陥
による所謂ビット不良（ｂｌ　＊不良）が発生し、歩留
を低下させる問題があった。このような問題を解消する
ために、所定の機能を備えた回路素子を多結晶ｉ／９コ
ン戚はシリナイドなどからなる抵抗体で接続した冗長性
回路（Ｒｅｄｗｍｄａｍａｙ回路）を半導体基板上に形
成し１．後の工程で抵抗体を溶断する手段が採用されて
いる。しかしながら、抵抗体を溶断する手段を採用した
半導体装置の製造方法では１通電或はレーデ照射により
抵抗体の溶断を行っている。このため１通電による場合
１；は電流供給用の回路を必要とし、その出力端には大
電流を流すための大きなシランジスタを必要とする欠点
がある。また、過電、或はレーデ照射によって抵抗体を
溶断すると、溶断に伴う溶解物が周囲に飛散し、溶断し
た領域の下地部分や周辺の領域を破壊する問題がある。
また、溶断の際に発生した欠陥によって半導体装置の信
頼性を著しく低下させる問題があった。
本発明は、かかる点に鑑みてなされたもので、冗長性回
路（Ｒｉｓｄｍｍｄｉｎｏ７回路）を形成した半導体基
板から高い信頼性を有する半導体装置を容易に得ること
ができる半導体装置の製造方法を見出したものである。
以下、本発明の実施例について説明する。
まず、半導体基板に新手の機能を有する回路素子を複数
個形成する０次いで、例えば第１図に示す如く、これら
の回路素子（図示せず］を半導体基板１上に酸化膜１を
介して形成した多結晶シリコンからなる不活性領域１で
接続する。
次いで、不活性領域Ｓの所定部分にリン等の不純物を導
入して♂導電型の不純物領域４を形成する。ここで、不
純物領域４の導電型は、下層性領域３によって接続され
る回路素子の仕様等−に応じてＮ＋型、Ｐ＋型等適宜設
定するのが望ましい、また、不活性領域１の形成は、例
えば第２図に示す如＜、ｖ９コンからなる半導体基板１
′の回路素子間の所定領域を不純物領域４１で仕切るよ
うにして行っても良い。
次に、不純物領域イで仕切られた領域３畠を露出させる
窓５畠を有する酸化膜５を不活性領域３の不純物領域４
上６二形成する０次いで、これに熱処理を施し、不活性
領域Ｊの不純物領域４で仕切られた領域３ａに、不純物
領域４から不純物を拡散して導入せしめる。ここで、こ
のｆｌｉ域３ｍには、酸化膜Ｉをマスクにしてイオン注
入法等により予め不純物領域４と同導電型の不純物を注
入しておいても良い。
然る後、酸化膜Ｉの窓５ａによって露出された領域３ａ
にレーデ、電子線、或はイオンビームを照射してアニー
ルし、この領域３＆を活性化して回路素子を活性領域で
接続せしめる。
因に、不純物領域４，４ｔから不活性価域３の露出され
た領域Ｓ畠′Ｃ二不純物を拡散させて前述のアニール処
理を施すことにより、不活性領域３のシート抵抗は第３
図に示す如く、不純物傾城４．４／の不純物濃度に応じ
て減衰し、活性化されることが確認されている。
次に１本発明の効果を確認するために行った実験例につ
いて説明する。
実験例１ 第１図に示す如く、所定の機能を備えた回路素子の複数
個をｒ型半導体基板に形成し、これらの回路素子の所定
のものを、半導体基板ｌ上に酸化膜２を介して形成した
多結晶シリコｙからなる不活性領域３で接続して新調冗
長性回路（如ｄｕｎｄａｎｏｙ回路）を形成した。ここ
で、不活性領域３の厚さは約３０００１とし、そのシー
ト抵抗はｌＸｌ０”Ω／口であった。
次いで、この不活性領域３の所定部分ＣＭ”！１不純物
を導入して不純物領域４を形成した６次いで、不活性領
域３上に酸化膜５を形成し、この酸化膜５の前記不純物
領域４−間コ二対応する領域３ａに１周知の写真蝕刻法
により窓６ｍを開口した。
次に、この酸化膜５をマスクにして露出された不活性領
域７８に所定濃度のＮ型不純物をイオン注入した０次い
で、この露出された領域３ａに熱処理を施して不純物領
域４から不゛純物を拡散させた後、約１０００℃でレー
デアニールを施σ−性化を図った。活性化処理後の露出
された領域３ａのシート抵抗を測定したところ。
約数１００７口になっており所定の回路素子はこの活性
化された領域で電気的に導通状態で接続されていること
が確認された。また、活性化された領域の周辺部分Ｃ；
は、饅細欠陥等は全く見られず得られた半導体装置は極
めて高い信頼性を有することが判った。
実験例２ 第２図に示す如（、所定の機能を備えた回路素子の複数
個なりリコンからなるＰ型半導体１板１１の高抵抗の不
活性領域ｌで接続するように、該半導体基板１′に形成
した０次いで、この不活性領域１１の所定部分ａ二Ｎ＋
型不純物を導入して不純物領域４′を形成した６次儂二
、この不純物領域４／間の＠竣Ｊ　ａ’に窓ＩａＩを有
する酸化膜１を。
不活性領域ｌ上に形成した０次いで、酸化膜１をマスク
−；して窓ｊａ’ｌ：よっで露出した頓域ハＩにＮ型不
純物をイオン注入した後、この領域ハ′に熱処理により
不純物幅域４′から不純物を拡散させた。然る後、この
露出された領域Ｊ　ｌｌ’、　ｉニーイオンビームによ
るアニール処理を施して活性化を図った。得られた活性
領域は数１０”１０のν−ト抵抗を有し、所定の回路素
子が電気的Ｃ；導浦状態で接続されていることが確認さ
れた。また、活性領域の周辺部分には全（微小欠陥等は
見られず、製造された半導体装置は高い信鎮性を有する
ことが確認された。
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、冗長性回路を形成した半導体基板から高い信
頼性を有する半導体装置を容易に得ることができる等顕
督な効果を有するものである。
【図面の簡単な説明】
１１１図は１本発明方法を適用して得た半導体装置の断
面図、第２図は１本発明方法を適用して得た半導体装置
の他の例の断面図、第３図は。 シート抵抗と不純物領域の不純物濃度との関係を示す特
性図である。 １．１／・・・半導体基板、２．ｊ・−酸化膜、ｘ、ｘ
’・・・不活性領域、３６，３＆’・・・露出された領
域、４．４′・・・不純物領域。 第１図 第２図 ｗ３図 １０１″　　−１０’。　　　（ｃｍ−７）不繞特４ホ
＾壬良麹虚創 特許庁長官　　若　杉　和　夫　殿 １、事件の表示 特願昭５６−１７９９８４号 ２、発明の名称 半導体装置の製造方法 ３、補正をする者 事件との関係　特許出願人 （３０７）　　東京芝浦電気株式会社 ４、代理人 ６、補正の対象 明細書　日勤 ！ ７、補正の内容 （１１特許請求の範囲を別紙の通り訂正する。 （２）明細書、＠３頁第３行目に「新手］とあるのを「
所定」と訂正する。 （３）　　同、＠３頁＠１９行目〜第４頁第５行目に「
次いで、・・・・・・しておいても良い。」とあるのを
下記の通り訂正する。 記 「次いで、不活性領域３に酸化膜５′１にマスクにして
イオン注入法等により予め不純物領域４と同導電型の不
純物を注入しておく。」（４）同、＠４頁第１Ｏ行目〜
＠１５行目に「因に、・・・・・・確認されている。」
とあるのを下記の通６】訂正する。 記 「因に、不活性領域３にアニール処理を施すことにより
そのシート抵抗は、第３図に示す如く、不活性領域３に
導入された不純物の濃度に応じて減衰し、活性化される
ことが確認されている。」 （５）同、第５頁第１５行目〜第１７行目に「この露出
された・・・・・・拡散させた後、」とあるのを削除す
る。 （６）同、＠６６頁第１６目〜第１８行目に１この領域
３ａ′に・・・・・・然る彼、」とあるのを削除する。 （７）図面中、第３図を別添の第３図のとお吐訂正する
。 ２、特許請求の範囲 半導体基板の所定領域に不活性領域を介して所定の機能
を有する回路素子を複数個形成する工程と、前記不活性
領域に所望導電型の不純物回路素子の各々を活性領域で
接続せしめるニーとを具備することを特徴とする半導体
装置の製造方法。 出願人代理人　　弁理士　鈴　江　武　彦才３ 〕４　　（ 童 ２２０− ｊｃｍ勺

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の所定領域に不活性領域を介して所定の機能
    を有する回路素子を複数個形成する工程と、前記不活性
    領域の所定部分署二所望導電型の不純物領域を形成する
    工程と、熱処理により前記不純物領域から該不純物を前
    記不活性領域に導入せしめる工程と、前記不純物領域に
    層性化処理を施して所定の前記回路素子の４４を活性領
    域で接続せしめる工程とを具備することを特徴とする半
    導体装置の製造方法。
JP56179984A 1981-11-10 1981-11-10 半導体装置の製造方法 Pending JPS5880852A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56179984A JPS5880852A (ja) 1981-11-10 1981-11-10 半導体装置の製造方法
US06/419,067 US4462150A (en) 1981-11-10 1982-09-16 Method of forming energy beam activated conductive regions between circuit elements
DE19823236383 DE3236383A1 (de) 1981-11-10 1982-10-01 Verfahren zur herstellung einer halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56179984A JPS5880852A (ja) 1981-11-10 1981-11-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5880852A true JPS5880852A (ja) 1983-05-16

Family

ID=16075415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56179984A Pending JPS5880852A (ja) 1981-11-10 1981-11-10 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US4462150A (ja)
JP (1) JPS5880852A (ja)
DE (1) DE3236383A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585490A (en) * 1981-12-07 1986-04-29 Massachusetts Institute Of Technology Method of making a conductive path in multi-layer metal structures by low power laser beam
US4810663A (en) * 1981-12-07 1989-03-07 Massachusetts Institute Of Technology Method of forming conductive path by low power laser pulse
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
CA1186070A (en) * 1983-06-17 1985-04-23 Iain D. Calder Laser activated polysilicon connections for redundancy
JPS6089953A (ja) * 1983-10-22 1985-05-20 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法
US4679170A (en) * 1984-05-30 1987-07-07 Inmos Corporation Resistor with low thermal activation energy
US4560419A (en) * 1984-05-30 1985-12-24 Inmos Corporation Method of making polysilicon resistors with a low thermal activation energy
US4835118A (en) * 1986-09-08 1989-05-30 Inmos Corporation Non-destructive energy beam activated conductive links
JPH06124913A (ja) 1992-06-26 1994-05-06 Semiconductor Energy Lab Co Ltd レーザー処理方法
US6794255B1 (en) 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6031263A (en) 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US7196929B1 (en) * 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6181728B1 (en) 1998-07-02 2001-01-30 General Scanning, Inc. Controlling laser polarization
US6987786B2 (en) 1998-07-02 2006-01-17 Gsi Group Corporation Controlling laser polarization
US6964906B2 (en) * 2002-07-02 2005-11-15 International Business Machines Corporation Programmable element with selectively conductive dopant and method for programming same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5130437B1 (ja) * 1970-03-25 1976-09-01
US4187126A (en) * 1978-07-28 1980-02-05 Conoco, Inc. Growth-orientation of crystals by raster scanning electron beam
JPS5633822A (en) * 1979-08-29 1981-04-04 Hitachi Ltd Preparation of semiconductor device
JPS5640275A (en) * 1979-09-12 1981-04-16 Hitachi Ltd Preparation of semiconductor device
DE3036869C2 (de) * 1979-10-01 1985-09-05 Hitachi, Ltd., Tokio/Tokyo Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
US4381201A (en) * 1980-03-11 1983-04-26 Fujitsu Limited Method for production of semiconductor devices
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation

Also Published As

Publication number Publication date
DE3236383A1 (de) 1983-05-26
US4462150A (en) 1984-07-31

Similar Documents

Publication Publication Date Title
JPS5880852A (ja) 半導体装置の製造方法
US5142344A (en) Insulated gate field effect transistor and its manufacturing method
JPS609142A (ja) 余分のリンクを有する集積回路
JPS61500753A (ja) 導電性シリコンサブストレ−トを製造する方法
JPS62293740A (ja) 半導体装置の製造方法
US4835118A (en) Non-destructive energy beam activated conductive links
JPS62128556A (ja) 半導体装置
JPS61502922A (ja) 絶縁体上の半導体（ｓｏｉ）デバイス及びｓｏｉ　ｉｃ製作法
JPS5843907B2 (ja) 半導体集積回路およびその回路プログラム方法
JPH0467336B2 (ja)
JPH02864B2 (ja)
JPS6142914A (ja) 半導体装置の製造方法
JPS6369253A (ja) 半導体装置を製造する方法および半導体装置
JPH02863B2 (ja)
JPH0294519A (ja) 半導体装置の製造方法
JP4154928B2 (ja) 半導体装置
US6001720A (en) Method for forming ohmic contact
JPS60236257A (ja) 半導体装置
JPS6068617A (ja) 半導体装置のイオンミリング方法
JPS58204555A (ja) 選択的結合用配線の製造方法
JPH09181161A (ja) 半導体装置及びその製造方法
JPS62250655A (ja) 半導体装置およびその製造方法
JPH0642493B2 (ja) 半導体装置の製造方法
JPS5840842A (ja) 半導体装置
JPS5837965A (ja) 半導体装置の製造方法