JPS6370281A - 薄膜トランジスタマトリツクス及びその形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 第１の発明は、下層側のゲーｈ　％極を導出するゲート
バスラインが、前記ゲート電極と略同一厚さを有する端
部と、該端部より厚い主部とからなる階段状をなすこと
にある。

また第２の発明はその形成方法であって、透明絶縁性基
板表面に複数個のゲート電極及び該ゲート電極を連結す
るゲートバスラインを選択的に形成し、その上に形成し
たポジ型フォトレジスト膜に、上記ゲートバスラインを
マスクとする自己整合法を用いて基板背面からオーバー
露光を施し、上記ゲートバスライン上にフォトレジスト
膜を残留せしめ、このフォトレジスト膜をマスクとして
異方性ドライエツチング法を施して、上記ゲート電極及
びゲートバスラインの露出せる部分の表面を所定量除去
し、しかる後上記フォトレジスト膜を除去することによ
り、ゲートバスラインを階段状の積層構造に形成する。

かくして得られたゲートバスラインは、端部が薄く他の
部分はゲート電極より厚い階段状の断面形状を有するも
のとすることができる。

〔産業上の利用分野〕

本発明は、液晶等の駆動に用いる薄膜トランジスタマト
リックスとその形成方法に関する。

〔従来の技術〕

液晶表示装置の薄膜トランジスタ（以下ＴＰＴと略記す
る）マトリックスは、２種類の交叉するバスラインを介
して各ＴＰＴを駆動することにより表示を得るが、この
２種類のバスラインと各々のＴＦＴ間に短絡が生じると
、単にこの短絡を生じた部位の画素のみでなく、その画
素を含むライン全体の表示欠陥が発生する。従ってバス
ラインとＴＦＴ間の短絡欠陥はＴＰＴマトリックスパネ
ルでは重大な障害となる。

従来のゲート及びゲートバスラインの構造を、第３図（
ａｌ及び（ｂ）の平面図及びＢ−Ｂ矢視部所面図に示す
。

同図において、１はガラス基板、２はゲートバスライン
、３はゲート電極である。

従来は、ガラス基板１表面に電極材料のＴｉのような金
属を略８０ｒ＋ｎ＋の厚さに成膜し、フォトリソバター
ニング法、エツチング法により、ゲートバスライン２．
ゲート電極３を形成していた。

このあと、プラズマ化学気相成長（Ｐ−ＣＶＤ）法によ
り、ゲート絶縁膜を形成するのであるが、上記ゲートバ
スライン２及びゲート電極３の肩部において、十分満足
し得るカバレッジが得られず、そのためこの部分で上層
に形成されるアドレス電極などの導電層との短絡欠陥や
耐圧低下環の問題を生じる。

そこでカバレッジを良くするために、ゲート電極３の膜
厚を薄くしようとすると、これと同時に形成されるゲー
トバスライン２の膜厚も薄くなってしまうため、バスラ
インの抵抗が高くなり、駆動に支障をきたすという問題
が発生する。

この難点を解消するため、ゲートバスライン２とゲート
電極３を別工程で形成する方法もあるが、この場合には
、フォトマスク及び工程が増加するとともにそのため歩
留が低下し、コストが高くなるという問題がある。

〔発明が解決しようとする問題点〕

このように従来の製造方法では、液晶表示装置の特性及
び信頼度に問題があり、この難点を解消しようとすると
フォトマスクを余分に必要とし、歩留の低下や工数の増
大を招くためコスト高となるという問題があった。

本発明は、フォトマスクを余分に必要とすることなく、
短絡欠陥や耐圧低下の発生を防止し得る薄膜トランジス
タマトリックス及びその形成方法を提供することを目的
とする。

〔問題点を解決するための手段〕

上記目的を達成するため、第１の発明においては、第１
図（ａｌ、　（ｂｌの平面図及びＡ−Ａ矢視部断面図に
示すように下層側のゲート電極を導出するゲ−トバスラ
インの断面形状を、ゲート電極と連結する端部はゲート
電極と略同一厚さを有する端部と、この端部より厚い主
部とからなる階段状とした。

また第２の発明はその形成方法であって、その製造工程
の順に第２図（ａｌ〜（ｄ）に示す。

３はゲート電極、４はゲートバスラインであって、ガラ
ス基板のような透明絶縁性基Ｆｉ１表面に、まずこの両
者を同一工程で形成する。このあとゲートバスライン４
上に自己整合法によってフォトレジスト膜５゛を形成し
、このフォトレジスト膜５°をマスクとして異方性ドラ
イエツチング法を施して上記ゲート電極３及びゲートバ
スライン４の露出部の表面を所定量除去する。

このようにしてゲート電極３とこれに連結するゲートバ
スライン２の端部１０は薄（、主部１１は厚い階段状に
形成でき、従ってゲート電極３及びゲートバスライン４
の肩部におけるカバレンジが改善される。

〔作　用〕

第１図に示すように、ゲートバスラインが階段状構造と
なっているため、ゲート電極３とゲートバスライン４の
膜厚をそれぞれ所望の値に選択できる。従ってゲート電
極３の膜厚を薄くしてもバスライン４の抵抗を自由に制
御することができる。

また、第２図に示すように、自己整合法によりバターニ
ングを行うため、新たなフォトマスクは必要なく、しか
もこの作業は精密且つ容易である。

〔実　施　例〕

以下本発明の一実施例を、第１図及び第２図を参照しな
がら説明する。

第２図（ａ）〜（ｄｉは本発明一実施例の製造工程を順
に示す図で、ガラス基板１表面に、厚さ略８０ｎｍのチ
タン（Ｔｉ）を例えば蒸着法を用いて選択的に被着せし
め、ゲート電極３とこれを連結るずゲートバスライン４
を形成する。

次いで同図（ｂ）に見られる如く、全面にポジ型フォト
レジスト膜５を形成し、矢印で示す如くガラス基板１背
面から露光を行う。この時、ゲート（略５μｍの幅）３
上のフォトレジスト膜５が総て怒光するまでオーバー露
光を行う。このようにすることにより、フォトレジスト
膜５には、ゲートバスライン４上に未露光部５′が生じ
る。

次いで同図（Ｃ１に見られるように、上記フォトレジス
ト膜５を現像することにより、上記の未露光部５゛のみ
が残留し、他の部分は総て除去されてゲートバスライン
４の端部とゲート電極３全面が表出される。そこでこの
フォトレジスト膜５°をマスクとして、４塩化炭素（Ｃ
Ｃβ４）をエッチャントとして用い、略１０Ｐａｓｃａ
ｌの圧力の下で、２７．５６ＭＨｚの高周波電力を凡そ
３００Ｗ加えることにより、異方性エツチングを凡そ５
分間施す。これにより、上記ゲート電極３とゲートバス
ライン４の露出部は、４０ｎｍ程除去される。

次いで上記フォトレジスト膜５′を除去することにより
、同図（ｄ）に示すように、ゲート電極３とこれに連結
するゲートバスライン４の端部１０が略４０ｎｍ、ゲー
トバスライン４の主部１１は略８０ｎｍの厚さの階段状
に形成される。

このあとは通常の製造工程に従って進めることによって
、ＴＰＴマトリックスが完成する。

以上のようにして本実施例で得られたＴＰＴマトリック
スは、その製造工程において、前記第２図（ｂｌに示す
ように、ガラス基板１背面からオーバー露光することに
より、ゲート電極３上は総て露光されるのに対して、ゲ
ートバスライン４上には未露光部が存在し、この部分が
フォトレジスト膜５°　として残留する。これをマスク
としてゲートバスライン４とゲート電極３に異方性ドラ
イエツチングを施すことにより、第１図に示すようにゲ
ート電極３の膜厚を所望の薄さに形成するとともに、ゲ
ートバス・ライン４は大部分を構成する主部１１は厚い
膜厚を有し、ゲート電極３を導出するためこれに連結す
る端部１０は薄い階段状の構造とすることができ、ゲー
ト電極３とゲートバスライン４の膜厚をそれぞれ所望の
厚さに選ぶことができる。

しかも上記背面露光工程は、ゲートバスラ・イン４をマ
スクとする自己整合法によって実施されるので、新たに
フォトマスクを作成する必要はなく、またその作業は正
確且ついたって簡単である。

〔発明の効果〕

本発明によれば、簡単な工程を付加することにより、ゲ
ート電極の膜厚を薄（、且つゲートバスラインはゲート
電極との連結部ともなる端部が薄く他の部分は厚い階段
状に形成されて、満足し得る導電性を有するものとする
ことができ、しかも両者の肩部におけるカバレッジが改
善されて、上層のアドレス電極などの導電層との短絡欠
陥が少なく耐圧の高いＴＰＴマトリックスパネルが得ら
れる。

【図面の簡単な説明】

第１図（ａ）、　（ｂ）は本発明一実施例のＴＰＴマト
リックスの要部構造を示す図、 第２図（ａｌ〜＋ｄ）は本発明一実施例の形成方法を製
造工程の順に示す要部断面図、 第３図（ａ）、　（ｂ）は従来のＴＰＴマトリックスの
問題点を説明するための要部構造説明図である。 図において、１はガラス基板、２．４はゲートバスライ
ン、３はゲート電極、５及び５゛　はフオ不卓岨帽垣例
の端記迦Ｎｆｆ１ 第１図 従来め績遵討明ス 第３図 （ｂ＋　　　　　　　　５’ 第２図

Claims (2)

【特許請求の範囲】
1. （１）画素対応のトランジスタ素子がマトリックス状に
   配列され、各素子のゲート電極（３）とドレイン電極が
   行、列方向のバスラインを通して導出された表示用アク
   ティブマトリックスパネルにおいて、 前記下層側のゲート電極（３）を導出するゲートバスラ
   イン（４）が、前記ゲート電極と略同一厚さを有する端
   部（１０）と該端部より厚い主部（１１）とからなる階
   段状をなすことを特徴とする薄膜トランジスタマトリッ
   クス。
2. （２）画素対応のトランジスタ素子がマトリックス状に
   配列され、各素子のゲート電極（３）とドレイン電極が
   行、列方向のバスラインを通して導出された表示用アク
   ティブマトリックスパネルにおける下層側のゲート電極
   とゲートバスラインの形成に際し、 透明絶縁性基板（１）表面に、所定の導電性材料を選択
   的に被着せしめてゲート電極（３）及び該ゲート電極（
   ３）に連結するゲートバスライン（４）を形成する工程
   と、 前記ゲート電極（３）及びゲートバスライン（４）上を
   含む前記透明絶縁性基板（１）表面にポジ型フォトレジ
   スト膜（５）を形成し、前記ゲート電極（３）及びゲー
   トバスライン（４）をマスクとして前記透明絶縁性基板
   （１）背面より前記フォトレジスト膜（５）にオーバー
   露光を施し、前記ゲートバスライン（４）上に該ゲート
   バスライン（４）より幅の狭いフォトレジスト膜（５′
   ）を残留せしめる、工程と、 前記フォトレジスト膜（５′）をマスクとして異方性ド
   ライエッチング法を施し、前記ゲート電極（３）表面及
   び前記ゲートバスライン（４）の露出せる部分の表面を
   所定量除去する工程と、前記フォトレジスト膜（５′）
   を除去する工程とを含むことを特徴とする薄膜トランジ
   スタマトリックスの形成方法。