JPH0242761A - アクティブマトリクス基板の製造方法 - Google Patents

アクティブマトリクス基板の製造方法

Info

Publication number
JPH0242761A
JPH0242761A JP63248197A JP24819788A JPH0242761A JP H0242761 A JPH0242761 A JP H0242761A JP 63248197 A JP63248197 A JP 63248197A JP 24819788 A JP24819788 A JP 24819788A JP H0242761 A JPH0242761 A JP H0242761A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor layer
gate electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63248197A
Other languages
English (en)
Inventor
Yutaka Miyata
豊 宮田
Tetsuya Kawamura
哲也 川村
Hiroshi Tsutsu
博司 筒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63248197A priority Critical patent/JPH0242761A/ja
Priority to EP89303812A priority patent/EP0338766B1/en
Priority to DE68923727T priority patent/DE68923727T2/de
Priority to KR1019890005223A priority patent/KR930007529B1/ko
Publication of JPH0242761A publication Critical patent/JPH0242761A/ja
Priority to US08/272,634 priority patent/US5622814A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像表示用液晶テレビやコンピュータ端末用
デイスプレィ等で用いられる表示装置、特にそれに用い
られるアクティブマトリクス基板の製造方法に関するも
のである。
従来の技術 近年、表示装置への応用をめざして、透光性基板上に薄
膜トランジスタ（以下ＴＰＴと略称する）を形成するア
クティブマトリクス基板の開発が活発である。この様な
アクティブマトリクス基板の構成を第１２図を用いて説
明する。■は透光性基板（図示せず）上に形成した、多
結晶シリコン或は非晶質シリコンを一構成要素とするＴ
ＦＴ、２はＴＦＴｌのドレイン電極に電気的に接続した
透明電極と、カラーフィルタを形成する透光性基板上の
透明な対向電極との間に液晶を注入した液晶表示体であ
る。この液晶表示体２は映像表示領域３の各画素と対応
する位置に配置されており、液晶による静電容量以外に
、補助容量としてアクティブマトリクス基板に形成され
る容量が付加されることもある。４はＴＦＴ　１のゲー
ト電極に接続したゲート配線、５はＴＦＴ　１のソース
電極に接続したソース配線である。
上記のようなアクティブマトリクス基板の一構成要素で
あるＴＦＴのｔｆｌｉ成の一例を第１３図を用いて以下
に説明する。第１３図（ａ）は−個の逆スタガ構造を有
するＴＰＴの平面図であり、第１３図（ｂ）は第１３図
（ａ）のＡ−Ｂ線断面図である。６はガラスよりなる透
光性基板であり、７はゲート電極である。９．１０．１
１は各々ゲート絶縁体層、第一の半導体層、パッシベイ
ショ７層である。９ａはゲート電極７と絵素電極１８と
の接触を防止し、またゲート絶縁体層９と絵素電極１８
との接着性を向上させるための酸化シリコン層である。
１５及び１６は、各々ドレイン電極及びソース電極であ
る。１２は第一の半導体層１０とドレイン電極１５及び
ソース電極１６とのオーミック接触をとるための第二の
半導体層である。
１７はドレイン電極１５及びソース電極１６と共通接続
された透明電極であり、液晶層に電圧を印加する絵素電
極となっている。なお、この例では絵素電極１８はゲー
ト絶縁体層９の下に形成したが、絵素電極１８は半導体
層の上に、ドレイン電極１５及びソース電極１６と同時
に一体化して形成してもよい。
このようなアクティブマトリクス基板を用いた表示装置
を第１４図を用いて以下に説明する。対向透明電極２４
を被着した対向基板２５と上記アクティブマトリクス基
板との間には、ねじれ配向処理をしたＴＮ（ツイストネ
マティック）液晶が封入され、さらに二つの透光性基板
の一方の面には、各々偏光板が張られ表示装置となる。
発明が解決しようとする課題 上記のようなアクティブマトリクス基板を製造するには
、５〜６回のフォトリソグラフィの工程を要し、各工程
ごとにマスクを用意することが必要となる。表示装置用
アクティブマトリクス基板の製造には、微細加工が求め
られるため半導体プロセス用のものと同レベルの性能を
有する露光機や位置合わせ機構等の付帯設備が用いられ
る。従って、マスクを使用するフォトリソグラフィの回
数が多ければ多いほど、高性能かつ高価な露光機を使用
する回数が増加するため、アクティブマトリクス基板の
コストが高くなる。また、フォトリソグラフィの回数が
多いほど、歩留まりも低下する。
本発明は、上記の問題点に鑑み、フォトリングラフィの
工程を削減して、より安価なアクティブマトリクス基板
の製造方法を提供するものである。
課題を解決するための手段 本発明は上述の問題を解決するために、透光性基板上に
、前記基板表面の特定領域を覆う不透光性材料からなる
ゲート電極もしくはゲート電極と島状導電体層と、前記
基板表面の露出面及びゲート電極もしくはゲート電極と
島状導電体層を覆う絶縁体層と、前記絶縁体層上の特定
領域を覆う半導体層と、前記半導体層のソース電極及び
ドレイン電極とを順次形成するアクティブマトリクス基
板の製造方法において、前記半導体層を形成する工程が
、前記絶縁体層上に半導体層を被着する工程と、前記半
導体層上にフォトレジストを塗着する工程と、前記透光
性基板裏面から光照射する工程と、前記レジストを現像
する工程と、レジストパターンを利用して前記半導体層
を食刻する工程とからなることを特徴とするものである
。
作用 本発明は上述の方法により、半導体層のパターンを形成
する際に、ゲート電極あるいはゲート電極と島状導電体
層とをマスクとしてフォトリソグラフィが可能となるた
め、位置合わせ機構等の不要なより安価な露光機を使用
することができ、また、場合によりフォトリングラフィ
の回数を削減することが可能となるため、アクティブマ
トリクス基板の低コスト化及び高歩留り化を図ることが
できる。
実施例 以下図面にしたがって本発明の詳細な説明する。
実施例１ 第１図は、本発明の第１の実施例を工程を追って図示し
たものである。
透光性基板６上に、導電体薄膜をスパッタリング法によ
り被告し、所望のパターニングを施してゲート電極７と
する（第１図（ａ））。プラズマＣＶＤ法により、ゲー
ト絶縁体層９、第一の半導体層１０及びパッシベイショ
ン層１１を順次−様に被着した後、パッシベイション層
１１についてはゲート電極７上の一部のみを残して除去
する（第１図（ｂ））。次に、プラズマＣＶＤ法により
、第二の半導体層１２を被若後、ポジ型フォトレジスト
２１を塗着する（第１図（Ｃ））。レジストをプリベー
ク後、ゲート電極７をマスクとして透光性基板６の裏面
より紫外光２３を照射する。上記基板を現像すると、ゲ
ート電極７に対応する部分以外のレジストは除去される
。レジストをポストベーク後、このレジストをマスクと
して第一の半導体層１０及び第二の半導体層１２の露出
部をエツチングにより除去する（第１図（ｄ））。レジ
ストを除去した後、透明導電材料よりなる薄膜を被着し
、パターニングして、ドレイン電極１５、ソース電極１
６及び絵素電極１８とすると（第１図（ｅ））、アクテ
ィブマトリクス基板が完成する。
以上本実施例に示したように、半導体層のパターンを形
成する際に、ゲート電極７をマスクとしてフォトリング
ラフィを行なうことにより、位置合わせ機構等の不要な
より安価な露光機を使用することができ、またフォトリ
ングラフィの回数を削減することが可能となる。
なお、本実施例では、絵素電極とソース電極及びドレイ
ン電極とは同時に形成しているが、別々に形成してもよ
い。
実施例２ 第２図は、本発明の第２の実施例を工程を追って図示し
たものである。
透光性基板６上に、導電体薄膜をスパッタリング法によ
り被着し、所望のパターニングを施してゲート電極７及
び島状導電体層８とする（第２図（ａ））。プラズマＣ
ＶＤ法により、ゲート絶縁体層９、第一の半導体層１０
及びパッジベイシロン層１１を順次−様に被着した後、
パッジベイシロン層１１についてはゲート電極７上の一
部のみを残して除去する（第２図（ｂ））。次に、プラ
ズマＣＶＤ法により、第二の半導体層１２を被着後、ポ
ジ型フォトレジスト２１を塗着する。レジストをプリベ
ーク後、ゲート電極７及び島状導電体層８をマスクとし
て透光性基板６の裏面より紫外光２３を照射する（第２
図（Ｃ））。上記基板を現像すると、ゲート電極７及び
島状導電体層８に対応する部分以外のレジストは除去さ
れる。レジストをボストベーク後、このレジストをマス
クとして第一の半導体層１０及び第二の半導体層１２の
露出部をエツチングにより除去する（第２図（ｄ））。
レジストを除去した後、絵素電極としての透明電極１７
と、ドレイン電極１５及びソース電極１６を形成すると
（第２図（ｅ））、アクティブマトリクス基板が完成す
る。
以上本実施例に示したように、ソース電極の下の大部分
の領域に半導体層を形成することにより、ソース電極の
冗長性が増し、ソース電極の断線を防止することができ
る。
実施例３ 第３図に、本発明の第３の実施例を示す。
実施例２と同様にして、半導体層を食刻した後（第２図
（ａ）〜（ｄ））、レジストを除去する。
その後、透明導電材料よりなる薄膜を被着し、パターニ
ングして、ドレイン電極１５、ソース電極１６及び絵素
電極１８とすると（第３図）、アクティブマトリクス基
板が完成する。
以上本実施例に示したように、絵素電極とソース電極及
びドレイン電極とを同時に形成することにより、フォト
リングラフィを１回省くことができる。
実施例４ 第４図に、本発明の第４の実施例を示す。
実施例１と同様にして、透光性基板６上に、ゲート電極
７、ゲート絶縁体層９、第一の半導体層１０、　　パッ
シベイション層１１及び第二の半導体層１２を形成した
後、ネガ型フォトレジスト２２を全面にゆ着する。レジ
ストをプリベーク後、ゲート電極７をマスクとして透光
性基板６の裏面より紫外光２３を照射する（第４図（ａ
）〜（Ｃ））。上記基板を現像すると、ゲート電極７と
対応する部分のレジストのみが除去される。次に、導電
体層１３を被着しく第４図（ｄ））、レジストを除去す
ると、ゲート電極７上以外の導電体層１３はレジストと
共に除去される。この導電体層１３をマスクとして第一
の半導体層１０及び第二の半導体Ｂ１２を食刻する（第
４図（ｅ））。次に透明導電材料よりなる薄膜を被着し
、パターニングして、ドレイン電極１５、ソース電極１
６及び絵素電極１８を形成すると（第４図（ｆ））、ア
クティブマトリクス基板が完成する。
以上本実施例に示したように、半導体層のパターンを形
成する際に、ゲート電極７をマスクとしてフォトリング
ラフィを行なうことにより、位置合わせ機構等の不要な
より安価な露光機を使用することができ、またフォトリ
ングラフィの回数を削減することが可能となる。
実施例５ 第５図に、本発明の第５の実施例を示す。
実施例２と同様にして、透光性基板６上に、ゲート電極
７、島状導電体層８、ゲート絶縁体層９、第一の半導体
５１０１　　パッジベイシロン層１１及び第二の半導体
層１２を形成した後、ネガ型フォトレジスト２２を全面
に塗着する。レジストをブリベータ後、ゲート電極７及
び島状導電体層８をマスクとして透光性基板６の裏面よ
り紫外光２３を照射する（第５図（ａ）〜（Ｃ））。上
記基板を現像すると、ゲート電極７及び島状導電体層８
と対応する部分のレジストのみが除去される。次に、導
電体層１３を被着しく第５図（ｄ））、レジストを除去
するとゲート電極７及び島状導電体層８上以外の導電体
層１３はレジストと共に除去される（第５図（ｅ））。
この導電体層１３をマスクとして第一の半導体層１０及
び第二の半導体層１２をパターニング後、透明導電材料
よりなる薄膜を被着し、パターニングして、ドレイン電
極１５、ソース電極１６及び絵素電極１８を形成すると
（第５図（ｆ））、アクティブマトリクス基板が完成す
る。
以上本実施例に示したように、ソース電極の下の大部分
の領域に半導体層を形成することにより、ソース電極の
冗長性が増し、ソース電極の断線を防止することができ
る。
また、実施例４及び５における導電体層１３の材料とし
ては、Ｃｒ＋　　Ｔａ＋　　ＴＬ　　Ｍｏ＋　　Ｎｉ及
びそれらの合金或はこれらの金属の珪化物等が使用でき
る。
実施例６ 第６図に、本発明の第６の実施例を示す。
実施例１と同様にして、透光性基板６上に、ゲート電極
７、ゲート絶縁体層９、第一の半導体層１０、パッシベ
イション層１１及び第二の半導体層１２を形成した後、
第二の絶縁体ｆｌ１４を被着し、その上にポジ型フォト
レジスト２１を全面に塗着する。レジストをプリベータ
後、ゲート電極７をマスクとして透光性基板６の裏面よ
り紫外光２３を照射する（第６図（ａ）〜（Ｃ））。上
記基板を現像すると、ゲート電極７に対応する部分以外
のレジストは除去される。レジストをポストベーク後、
このレジストをマスクとして第二の絶縁体層１４、第一
の半導体層１０及び第二の半導体層１２の露出部をエツ
チングする（第６図（ｄ））。レジストを除去した後、
水素プラズマ雰囲気中に基板を曝すと、第二の絶縁体層
１４は還元されて金属層１４ａとなる。次に、絵素電極
としての透明電極１７とドレイン電極１５及びソース電
極１６を形成すると（第６図（ｅ）Ｌ　　アクティブマ
トリクス基板が完成する。
以上本実施例に示したように、ソース電極及びドレイン
電極と半導体層間に第二の絶縁体層を挿入し、これを還
元して金属化することにより、両電極を低抵抗化し、両
電極と半導体層との接触抵抗を下げることができる。
実施例７ 第７図に、本発明の第７の実施例を示す。
透光性基板６上に、ゲート電極７及び島状導電体層８を
形成し、その他は実施例６と同様の工程を行なうと（第
７図（ａ）〜（ｅ）Ｌ　　アクティブマトリクス基板が
完成する。
以上本実施例に示したように、ソース電極の下の大部分
の領域に半導体層及び金属層を形成することにより、ソ
ース電極の冗長性が増し、ソース電極の断線を防止する
ことができる。
なお、実施例６．７では、第二の絶縁体層１４の材料と
して、Ｉ　ｎｌ　　Ｓ　ｎｌ　　Ｃｄ＋　　Ｚ　ｒｌ＋
　　Ｔ　Ｉ＋Ｔａ及びＮｂよりなる群のうち、一種類以
上より選ばれた金属の酸化物若しくは窒化珪素が良好な
結果を与える。
また、実施例６．７では、第二の絶縁体層１４の還元方
法として水素プラズマ処理を行なったが、これは、水素
雰囲気中曝露等信の還元方法でも良い。しかし、水素雰
囲気或は水素プラズマ雰囲気中で処理すると良好な結果
を与える。
実施例８ 第８藺に、本発明の第８の実施例を示す。
実施例１と同様にして、透光性基板６上に、ゲート電極
７、ゲート絶縁体層９、第一の半導体層１０、　　パッ
シベイション層１１及び第二の半導体層１２を形成する
（第８図（ａ）〜（Ｃ））。次に、−層以上の金属酸化
物膜、例えば９０　％　Ｉ　ｎ２０３−１０％ＳｎＯ２
よりなる金属酸化物膜を被着し、パターニングして、ド
レイン電極１５、ソース電極１６及び絵素電極１８とす
る（第８図（ｄ））。この上に、ネガ型フォトレジスト
２２を塗着し、ゲート電極７をマスクとして透光性基板
６の裏面より紫外光２３を照射する。レジストを現像し
た後（第８図（ｅ））、基板を水素プラズマ雰囲気中に
曝すと、絵素電極１８を除いたドレイン電極１５及びソ
ース電極１６の金属酸化物膜は還元されてＩｎ−５ｎと
なる。レジストを除去すると（第８図（ｆ））、アクテ
ィブマトリクス基板が完成する。
以上本実施例に示したように、ソース電極及びドレイン
電極を還元して金属化することにより、両電極を低抵抗
化し、両電極と半導体層との接触抵抗を下げることがで
きる。
実施例９ 第９図に、本発明の第９の実施例を示す。
実施例１と同様にして、透光性基板θ上に、ゲート電極
７、ゲート絶縁体層９、第一の半導体層１０、パッシベ
イシジン層１１及び第二の半導体層１２を形成する（第
９図（ａ）〜（Ｃ））。次に、−層以上の金属酸化物膜
、例えば９０％Ｉｎ２Ｏ３１０％５ｎａ２とＴａ２０５
よりなる二層金属酸化物膜を被着し、パターニングして
、ドレイン電極１５、ソース電極１６及び絵素電極１８
とする（第９図（ｄ））。この上に第三の絶縁体層１９
を被着し、さらにこの上に、ネガ型フォトレジスト２２
を塗着し、ゲート電極７をマスクとして透光性基板６の
裏面より紫外光２３を照射する。
レジストを現像し、第三の絶縁体層１９のレジストに被
覆されない部分をエツチングして除去した後（第９図（
ｅ））、基板を水素プラズマ雰囲気中に曝すと、ドレイ
ン電極１５及びソース電極１６の金属酸化物膜は還元さ
れてＩｎ−３ｎとＴａよりなる二層金属膜となる。この
後、アクティブマトリクス基板を酸素プラズマ雰囲気中
に曝すか、または陽極酸化すると還元されたドレイン電
極１５及びソース電極１６の表面層が再び酸化され、絶
縁層２０となり、レジストを除去すると（第９図（ｆ）
Ｌ　　アクティブマトリクス基板が完成する。
以上本実施例に示したように、ソース電極及びドレイン
電極を還元して金属化した後、その表面を酸化すること
により、両電極を低抵抗化し、両電極と半導体層との接
触抵抗を下げることができると同時に、画電極表面の絶
縁層及び第三の絶縁体層がアクティブマトリクス基板の
パッシベイションとなる。
なお、実施例８．９では、　ドレイン電極、ソース電極
及び絵素電極の材料として、９０％Ｉｎ２０ｘ　　１０
％５ｎ０２もしくは９０％Ｉ　ｎ２０３−１０％５ｎ０
２とＴ　ａ　２０６を用いたが、還元して導電性を示す
材料であれば、いずれも使用できる。
しかし、Ｉｎ、Ｓｎ、Ｃ＋：Ｌ　　Ｚｎ、Ｎｂ、Ｔｉ及
びＴａよりなる群より選ばれた１種類以上の金属の酸化
物を用いた場合が最も良好な結果を得る。
また、実施例８．９では、ドレイン電極及びソース電極
の還元方法として水素プラズマ処理を用いたが、これは
、水素雰囲気中曝露等地の還元方法でも良い。しかし、
水素プラズマ処理が最も良好な結果を与える。
なお、以上の実施例１から実施例９では、ゲート電極及
び島状導電体層の材料としてＣｒ＋　　Ｔ　ａｔＴＬ　
　Ｍｏ＋　　ＮＬ　　Ｎｉ−Ｃｒやこれらの金属の珪化
物を使用したが、ＴＰＴのゲート電極の材料として使用
されるものならばいずれも使用し得る。
また、ゲート絶縁体層、パッシベイシジン層の材料とし
ては、窒化珪素、酸化珪素や金属酸化物などが用いられ
る。
また、第一　第二の半導体層の材料として、非晶質シリ
コンを使用したが、多結晶シリコンや再結晶化したシリ
コンを用いても問題ない。なお、第二の半導体層には、
Ｐ等をドープした　ｎ４型のシリコンを用いる。
さらに、絵素電極の材料としてはＮ　　Ｉ　ｎ　ｅ　０
３ｔＳｎａ２或はこれらの混合物等の透明導電材料が使
用できる。また、ソース電極及びドレイン電極と絵素電
極とを同時に形成する場合には、ソース電極及びドレイ
ン電極の材料として、Ｉ　ｎ　２０３１ＳｎＯ２或はこ
れらの混合物等の透明導電材料が使用できる。ソース電
極及びドレイン電極と絵素電極とを別々に形成する場合
には、ソース電極及びドレイン電極の材料としては、　
　ＡＬＭｏ＋Ｃｒやこれらの金属の珪化物などが使用で
きる。
なお、この場合ソース及びドレイン電極は、単層のみな
らず複層でも形成できる。
また、ポジ或はネガ型のフォトレジストを塗着する前に
、レジストの密着増強剤を使用すればレジストの密着性
が向上する。
また、パッシベイション層はあってもなくても同様に適
用できる。
実施例１０ 第１０図及び第１１図に、本発明の第１０の実施例を工
程を示す。
まず、実施例１と同様にして、アクティブマトリクス基
板を作成する（第１０図）。
上述のアクティブマトリクス基板と、対向透明電極２４
を破骨した対向基板２５とをシール材２６及びグラスフ
ァイバ等（図示せず）を介して貼あわせ、液晶（図示せ
ず）を間に注入する。次に、対向基板２５をマスクとし
て、ゲート電極７上の不要なゲート絶縁体層９を除去し
て、液晶表示装置が完成する（第１１図）。
なお、アクティブマトリクス基板及び対向基板上は、ポ
リイミドや酸化珪素等よりなる液晶配向膜が形成しても
よい。また、上記の実施例では、ゲート電極上の誘電体
層のみを除去したが、アクティブマトリクス基板をパッ
シベイション層にて被覆した場合には、同様な手法にて
、ゲート電極７上と同時にソース電極１６上のパッシベ
イション層を除去すればよい。
発明の効果 本発明のアクティブマトリクス基板の製造方法によれば
、ゲート電極あるいはゲート電極と島状導電体層とをマ
スクとしてフォトリングラフィを行なうことにより、位
置合わせ機構等の不要なより安価な露光機を使用するこ
とができ、またフォトリソグラフィ工程の回数を削減す
ることが可能となるため、アクティブマトリクス型液晶
表示装置において最大の課題であるコストの低減を、図
ることができる。従って、その産業上の意義は極めて高
い。
【図面の簡単な説明】
第１図、第２図、第４図から第８図までは各々本発明の
第１、第２、第４から第θの実施例におけるアクティブ
マトリクス基板の製造方法を示す工程図、第３図は本発
明の第３の実施例で得られるアクティブマトリクス基板
の断面図、第１０図は本発明の第１０の実施例における
アクティブマトリクス基板の製造方法を示す工程図、第
１１図は本発明の第１０の実施例における上記基板を用
いた表示装置の断面図、第１２図はアクティブマトリク
ス基板の回路図、第１３図（ａ）は、従来のアクティブ
マトリクス基板を構成する薄膜トラ第１図 子装置の断面図である。 ６・・・・透光性基板、７・・・・ゲート電極、８・・
・・島状導電体層、９・・・・ゲート絶縁体層、１０・
・・・第一の半導体層、１２・・・・第二の半導体層、
１３・・・・導電体層、１４・・・・第二の絶膵体囮、
１４ａ・・・・金属層、　１５・・・・ドレイン電極、
　１６・・・・ソース電極、１９・・・・第三の絶縁体
層、２０・・・・絶縁層、２１・・・・ポジ型フォトレ
ジスト、２２・・・・ネガ型フォトレジスト、２４・・
・・対向透明電極、２５・・・・対向基板。 代理人の氏名　弁理士　栗野重孝　はか１名ぐ！Ｎ ＼０ 第 図 へ り 一＼ ゛も、 一〇 第 図 と 第 図 〜を 第 図 第１０図 第１３図

Claims (14)

    【特許請求の範囲】
  1. （１）透光性基板上に、前記基板表面の特定領域を覆う
    不透光性材料からなるゲート電極と、前記基板表面の露
    出面及びゲート電極を覆う絶縁体層と、前記絶縁体層上
    の特定領域を覆う半導体層と、前記半導体層のソース電
    極及びドレイン電極とを順次形成するアクティブマトリ
    クス基板の製造方法において、前記半導体層を形成する
    工程が、前記絶縁体層上に半導体層を被着する工程と、
    前記半導体層上にポジ型フォトレジストを塗着する工程
    と、前記基板裏面から光照射する工程と、前記レジスト
    を現像する工程と、前記半導体層の露出部を食刻する工
    程とからなるアクティブマトリクス基板の製造方法。
  2. （２）前記ゲート電極形成時に、前記透光性基板表面の
    ソース電極に対応する領域の一部に、ゲート電極と同一
    材料からなる島状導電体層を設ける工程を付加して、前
    記絶縁体層上のソース電極と対応する領域の一部に半導
    体層を形成することを特徴とする請求項１記載のアクテ
    ィブマトリクス基板の製造方法。
  3. （３）半導体層の露出部を食刻する工程の後、透明導電
    材料よりなる薄膜を被着する工程と、前記透明導電材料
    よりなる薄膜をパターニングすることにより、ソース電
    極、ドレイン電極及び絵素電極を形成する工程とを加え
    てなる請求項１もしくは２に記載のアクティブマトリク
    ス基板の製造方法。
  4. （４）透光性基板上に、前記基板表面の特定領域を覆う
    不透光性材料からなるゲート電極と、前記基板表面の露
    出面及びゲート電極を覆う絶縁体層と、前記絶縁体層上
    の特定領域を覆う半導体層と、前記半導体層のソース電
    極及びドレイン電極とを順次形成するアクティブマトリ
    クス基板の製造方法において、前記半導体層を形成する
    工程が、前記絶縁体層上に半導体層を被着する工程と、
    前記半導体層上にネガ型フォトレジストを塗着する工程
    と、前記基板裏面から光照射する工程と、前記レジスト
    を現像する工程と、前記レジスト及び前記半導体層の露
    出部上に、導電体層を被着する工程と、前記レジスト上
    の導電体層をリフトオフ法により前記レジストと同時に
    除去する工程と、前記半導体層上の導電体層をマスクと
    して、前記半導体層の露出部を食刻する工程とからなる
    アクティブマトリクス基板の製造方法。
  5. （５）前記ゲート電極形成時に、前記透光性基板表面の
    ソース電極に対応する領域の一部に、ゲート電極と同一
    材料からなる島状導電体層を設ける工程を付加して、前
    記絶縁体層上のソース電極と対応する領域の一部に、半
    導体層と、この半導体層を覆う導電体層とを形成するこ
    とを特徴とする請求項４記載のアクティブマトリクス基
    板の製造方法。
  6. （６）前記半導体層上の導電体層をマスクとして前記半
    導体層の露出部を食刻する工程の後、透明導電材料より
    なる薄膜を被着する工程と、前記透明導電材料よりなる
    薄膜をパターニングすることにより、ソース電極、ドレ
    イン電極及び絵素電極を形成する工程とを加えてなる請
    求項４もしくは５に記載のアクティブマトリクス基板の
    製造方法。
  7. （７）透光性基板上に、前記基板表面の特定領域を覆う
    不透光性材料からなるゲート電極と、前記基板表面の露
    出面及びゲート電極を覆う第一の絶縁体層と、前記第一
    の絶縁体層上の特定領域を覆う半導体層と、前記半導体
    層を覆う第二の絶縁体層と、前記半導体層のソース電極
    及びドレイン電極とを順次形成するアクティブマトリク
    ス基板の製造方法において、前記半導体層を形成する工
    程が、前記第一の絶縁体層上に半導体層を被着する工程
    と、前記半導体層上に第二の絶縁体層を被着する工程と
    、前記第二の絶縁体層上にポジ型フォトレジストを塗着
    する工程と、前記基板裏面から光照射する工程と、前記
    レジストを現像する工程と、少なくとも前記第二の絶縁
    体層の露出部を食刻する１程とからなるアクティブマト
    リクス基板の製造方法。
  8. （８）前記ゲート電極形成時に、前記透光性基板表面の
    ソース電極に対応する領域の一部に、ゲート電極と同一
    材料からなる島状導電体層を設ける工程を付加して、前
    記第一の絶縁体層上のソース電極と対応する領域の一部
    に、半導体層と、この半導体層を覆う第二の絶縁体層と
    を形成することを特徴とする請求項７記載のアクティブ
    マトリクス基板の製造方法。
  9. （９）前記第二の絶縁体層を還元処理して、金属層とす
    る工程を加えてなる請求項７もしくは８に記載のアクテ
    ィブマトリクス基板の製造方法。
  10. （１０）透光性基板上に、前記基板表面の特定領域を覆
    う不透光性材料からなるゲート電極もしくはゲート電極
    及び島状導電体層と、前記基板表面の露出面及びゲート
    電極もしくはゲート電極及び島状導電体層を覆う絶縁体
    層と、前記絶縁体層上の特定領域を覆う半導体層と、前
    記半導体層のソース電極及びドレイン電極とを順次形成
    した後、前記アクティブマトリクス基板上にネガ型フォ
    トレジストを塗着する工程と、前記基板裏面から光照射
    する工程と、前記レジストを現像する工程と、前記ソー
    ス電極及びドレイン電極の露出部を還元処理する工程を
    設けたアクティブマトリクス基板の製造方法。
  11. （１１）透光性基板上に、前記基板表面の特定領域を覆
    う不透光性材料からなるゲート電極もしくはゲート電極
    及び島状導電体層と、前記基板表面の露出面及びゲート
    電極もしくはゲート電極及び島状導電体層を覆う第一の
    絶縁体層と、前記第一の絶縁体層上の特定領域を覆う半
    導体層と、前記半導体層のソース電極及びドレイン電極
    とを順次形成した後、前記アクティブマトリクス基板上
    に第三の絶縁体層を被着する工程と、前記第三の絶縁体
    層上にネガ型フォトレジストを塗着する工程と、前記基
    板裏面から光照射する工程と、前記レジストを現像する
    工程と、前記第三の絶縁体層を食刻する工程と、前記ソ
    ース電極及びドレイン電極の露出部を還元処理する工程
    を設けたアクティブマトリクス基板の製造方法。
  12. （１２）ソース電極及びドレイン電極の露出部を還元処
    理した後、前記電極の露出部表面に酸化処理を行なう請
    求項１０もしくは１１に記載のアクティブマトリクス基
    板の製造方法。
  13. （１３）透光性基板上に、前記基板表面の特定領域を覆
    う不透光性材料からなるゲート電極もしくはゲート電極
    と島状導電体層と、前記基板表面の露出面及びゲート電
    極もしくはゲート電極と島状導電体層を覆う絶縁体層と
    、前記絶縁体層上の特定領域を覆う半導体層と、前記半
    導体層のソース電極及びドレイン電極とを順次形成する
    半導体基板の製造方法において、前記半導体層を形成す
    る工程が、前記絶縁体層上に半導体層を被着する工程と
    、前記半導体層上にフォトレジストを塗着する工程と、
    前記透光性基板裏面から光照射する工程と、前記レジス
    トを現像する工程と、レジストパターンを利用して前記
    半導体層を食刻する工程とからなる半導体基板の製造方
    法。
  14. （１４）透光性基板上に、前記基板表面の特定領域を覆
    う不透光性材料からなるゲート電極もしくはゲート電極
    及び島状導電体層と、前記基板表面の露出面及びゲート
    電極もしくはゲート電極及び島状導電体層を覆う絶縁体
    層と、前記絶縁体層上の特定領域を覆う半導体層と、前
    記半導体層のソース電極及びドレイン電極を設けたアク
    ティブマトリクス基板と、透明電極を有する対向基板と
    、前記両基板の間に挟持される光学異方性を有する材料
    とからなる表示装置の製造方法において、前記対向基板
    をマスクとして前記アクティブマトリクス基板の絶縁体
    層の露出部を食刻する工程を含むことを特徴とする表示
    装置の製造方法。
JP63248197A 1988-04-20 1988-09-30 アクティブマトリクス基板の製造方法 Pending JPH0242761A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP63248197A JPH0242761A (ja) 1988-04-20 1988-09-30 アクティブマトリクス基板の製造方法
EP89303812A EP0338766B1 (en) 1988-04-20 1989-04-18 Method of fabricating an active matrix substrate
DE68923727T DE68923727T2 (de) 1988-04-20 1989-04-18 Verfahren zur Herstellung eines aktiven Matrixsubstrats.
KR1019890005223A KR930007529B1 (ko) 1988-04-20 1989-04-20 액티브매트릭스기판의 제조방법
US08/272,634 US5622814A (en) 1988-04-20 1994-07-11 Method for fabricating active substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-97008 1988-04-20
JP9700888 1988-04-20
JP63248197A JPH0242761A (ja) 1988-04-20 1988-09-30 アクティブマトリクス基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0242761A true JPH0242761A (ja) 1990-02-13

Family

ID=26438156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63248197A Pending JPH0242761A (ja) 1988-04-20 1988-09-30 アクティブマトリクス基板の製造方法

Country Status (5)

Country Link
US (1) US5622814A (ja)
EP (1) EP0338766B1 (ja)
JP (1) JPH0242761A (ja)
KR (1) KR930007529B1 (ja)
DE (1) DE68923727T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241775A (ja) * 1990-02-20 1991-10-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5477355A (en) * 1992-01-28 1995-12-19 Hitachi, Ltd. Process for producing the passivation layer of an active matrix substrate by back exposure
JPH0850308A (ja) * 1994-06-03 1996-02-20 Furontetsuku:Kk 電気光学素子の製造方法
JP2008290243A (ja) * 2002-02-12 2008-12-04 Iridigm Display Corp マイクロマシン（ｍｅｍｓ）装置用構造体の製作方法

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2604867B2 (ja) * 1990-01-11 1997-04-30 松下電器産業株式会社 反射型液晶表示デバイス
JP2938121B2 (ja) * 1990-03-30 1999-08-23 株式会社東芝 薄膜半導体装置の製造方法
US6314823B1 (en) 1991-09-20 2001-11-13 Kazuhiro Okada Force detector and acceleration detector and method of manufacturing the same
US5421213A (en) 1990-10-12 1995-06-06 Okada; Kazuhiro Multi-dimensional force detector
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
DE69125260T2 (de) * 1990-12-28 1997-10-02 Sharp Kk Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
US5420048A (en) * 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
GB9114018D0 (en) * 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistor manufacture
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置
US5254480A (en) * 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
GB9217743D0 (en) * 1992-08-19 1992-09-30 Philips Electronics Uk Ltd A semiconductor memory device
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
US6282956B1 (en) 1994-12-29 2001-09-04 Kazuhiro Okada Multi-axial angular velocity sensor
US7550794B2 (en) 2002-09-20 2009-06-23 Idc, Llc Micromechanical systems device comprising a displaceable electrode and a charge-trapping layer
US7297471B1 (en) 2003-04-15 2007-11-20 Idc, Llc Method for manufacturing an array of interferometric modulators
JP3469337B2 (ja) 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
KR100193348B1 (ko) * 1996-02-12 1999-07-01 구자홍 액정표시장치의 박막트랜지스터 제조방법
KR100448934B1 (ko) * 1996-12-27 2004-12-04 삼성전자주식회사 액정표시장치의제조방법
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
KR100271043B1 (ko) * 1997-11-28 2000-11-01 구본준, 론 위라하디락사 액정표시장치의 기판 및 그 제조방법(liquid crystal display and method of manufacturing the same)
US6372535B1 (en) * 1998-02-02 2002-04-16 Samsung Electronics Co., Ltd. Manufacturing method of a thin film transistor
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
TW521316B (en) * 2000-11-09 2003-02-21 Macronix Int Co Ltd Manufacturing method for reducing critical dimensions
US7541113B2 (en) * 2001-01-19 2009-06-02 Atraverda Limited Pore free electrode formed of conductive titanium suboxide particles and hardened thermoset resin
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100495701B1 (ko) * 2001-03-07 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시장치의 제조방법
US6887627B2 (en) * 2002-04-26 2005-05-03 Macronix International Co., Ltd. Method of fabricating phase shift mask
US7781850B2 (en) 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
TW564564B (en) * 2002-10-03 2003-12-01 Au Optronics Corp Pixel structure and fabricating method thereof
US6995045B2 (en) * 2003-03-05 2006-02-07 Chunghwa Picture Tubes, Ltd. Thin film transistor and method of forming thin film transistor
TW594360B (en) 2003-04-21 2004-06-21 Prime View Int Corp Ltd A method for fabricating an interference display cell
TW570896B (en) 2003-05-26 2004-01-11 Prime View Int Co Ltd A method for fabricating an interference display cell
US7221495B2 (en) * 2003-06-24 2007-05-22 Idc Llc Thin film precursor stack for MEMS manufacturing
TWI231865B (en) 2003-08-26 2005-05-01 Prime View Int Co Ltd An interference display cell and fabrication method thereof
US7867695B2 (en) 2003-09-11 2011-01-11 Bright View Technologies Corporation Methods for mastering microstructures through a substrate using negative photoresist
US7190387B2 (en) 2003-09-11 2007-03-13 Bright View Technologies, Inc. Systems for fabricating optical microstructures using a cylindrical platform and a rastered radiation beam
US7192692B2 (en) 2003-09-11 2007-03-20 Bright View Technologies, Inc. Methods for fabricating microstructures by imaging a radiation sensitive layer sandwiched between outer layers
TW593126B (en) 2003-09-30 2004-06-21 Prime View Int Co Ltd A structure of a micro electro mechanical system and manufacturing the same
US7720148B2 (en) * 2004-03-26 2010-05-18 The Hong Kong University Of Science And Technology Efficient multi-frame motion estimation for video compression
US20060065622A1 (en) * 2004-09-27 2006-03-30 Floyd Philip D Method and system for xenon fluoride etching with enhanced efficiency
US7369296B2 (en) 2004-09-27 2008-05-06 Idc, Llc Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator
US7492502B2 (en) 2004-09-27 2009-02-17 Idc, Llc Method of fabricating a free-standing microstructure
US7161730B2 (en) 2004-09-27 2007-01-09 Idc, Llc System and method for providing thermal compensation for an interferometric modulator display
US7684104B2 (en) * 2004-09-27 2010-03-23 Idc, Llc MEMS using filler material and method
US7417783B2 (en) 2004-09-27 2008-08-26 Idc, Llc Mirror and mirror layer for optical modulator and method
US7373026B2 (en) 2004-09-27 2008-05-13 Idc, Llc MEMS device fabricated on a pre-patterned substrate
US7405861B2 (en) 2004-09-27 2008-07-29 Idc, Llc Method and device for protecting interferometric modulators from electrostatic discharge
US7420728B2 (en) 2004-09-27 2008-09-02 Idc, Llc Methods of fabricating interferometric modulators by selectively removing a material
US7349136B2 (en) 2004-09-27 2008-03-25 Idc, Llc Method and device for a display having transparent components integrated therein
US7553684B2 (en) 2004-09-27 2009-06-30 Idc, Llc Method of fabricating interferometric devices using lift-off processing techniques
KR100685955B1 (ko) * 2004-12-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정 표시 장치
CN100343749C (zh) * 2005-01-27 2007-10-17 广辉电子股份有限公司 薄膜晶体管液晶显示器的阵列基底及其制造方法
TW200628877A (en) 2005-02-04 2006-08-16 Prime View Int Co Ltd Method of manufacturing optical interference type color display
EP1882270A1 (en) * 2005-03-16 2008-01-30 Newsouth Innovations Pty Limited Photolithography method for contacting thin-film semiconductor structures
EP2495212A3 (en) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
EP1910216A1 (en) 2005-07-22 2008-04-16 QUALCOMM Incorporated Support structure for mems device and methods therefor
US7630114B2 (en) 2005-10-28 2009-12-08 Idc, Llc Diffusion barrier layer for MEMS devices
US7795061B2 (en) 2005-12-29 2010-09-14 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
US7382515B2 (en) 2006-01-18 2008-06-03 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US7547568B2 (en) * 2006-02-22 2009-06-16 Qualcomm Mems Technologies, Inc. Electrical conditioning of MEMS device and insulating layer thereof
US7450295B2 (en) 2006-03-02 2008-11-11 Qualcomm Mems Technologies, Inc. Methods for producing MEMS with protective coatings using multi-component sacrificial layers
US7643203B2 (en) 2006-04-10 2010-01-05 Qualcomm Mems Technologies, Inc. Interferometric optical display system with broadband characteristics
US7623287B2 (en) 2006-04-19 2009-11-24 Qualcomm Mems Technologies, Inc. Non-planar surface structures and process for microelectromechanical systems
US7417784B2 (en) 2006-04-19 2008-08-26 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing a porous surface
US7711239B2 (en) 2006-04-19 2010-05-04 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing nanoparticles
US7527996B2 (en) 2006-04-19 2009-05-05 Qualcomm Mems Technologies, Inc. Non-planar surface structures and process for microelectromechanical systems
US7369292B2 (en) 2006-05-03 2008-05-06 Qualcomm Mems Technologies, Inc. Electrode and interconnect materials for MEMS devices
US7321457B2 (en) 2006-06-01 2008-01-22 Qualcomm Incorporated Process and structure for fabrication of MEMS device having isolated edge posts
US7405863B2 (en) 2006-06-01 2008-07-29 Qualcomm Mems Technologies, Inc. Patterning of mechanical layer in MEMS to reduce stresses at supports
US7566664B2 (en) 2006-08-02 2009-07-28 Qualcomm Mems Technologies, Inc. Selective etching of MEMS using gaseous halides and reactive co-etchants
US7763546B2 (en) 2006-08-02 2010-07-27 Qualcomm Mems Technologies, Inc. Methods for reducing surface charges during the manufacture of microelectromechanical systems devices
US7706042B2 (en) * 2006-12-20 2010-04-27 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
CA2694044C (en) * 2007-07-25 2017-02-28 Qualcomm Mems Technologies, Inc. Mems display devices and methods of fabricating the same
US7719754B2 (en) * 2008-09-30 2010-05-18 Qualcomm Mems Technologies, Inc. Multi-thickness layers for MEMS and mask-saving sequence for same
CN105023942B (zh) 2009-12-28 2018-11-02 株式会社半导体能源研究所 制造半导体装置的方法
GB2499606B (en) * 2012-02-21 2016-06-22 Pragmatic Printing Ltd Substantially planar electronic devices and circuits
KR101960796B1 (ko) * 2012-03-08 2019-07-16 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 기판의 제조 방법 및 표시 기판
CN103456742B (zh) * 2013-08-27 2017-02-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
CN104377246A (zh) * 2014-10-08 2015-02-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102423679B1 (ko) * 2015-09-21 2022-07-21 삼성디스플레이 주식회사 표시 장치 제조 방법
WO2024229870A1 (zh) * 2023-05-11 2024-11-14 昆山龙腾光电股份有限公司 阵列基板的制作方法及阵列基板
CN120112076A (zh) * 2023-12-01 2025-06-06 京东方科技集团股份有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273670A (ja) * 1985-09-26 1987-04-04 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置の製造方法
JPS62140467A (ja) * 1985-12-13 1987-06-24 Sharp Corp 薄膜トランジスタの製造方法
JPS62143028A (ja) * 1985-12-17 1987-06-26 Sanyo Electric Co Ltd 液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2658400A1 (de) * 1976-12-23 1978-06-29 Ibm Deutschland Verfahren zur herstellung einer negativen maske auf einem substrat
US4277884A (en) * 1980-08-04 1981-07-14 Rca Corporation Method for forming an improved gate member utilizing special masking and oxidation to eliminate projecting points on silicon islands
JPS5952881A (ja) * 1982-09-21 1984-03-27 Fujitsu Ltd 電界効果型半導体装置の製造方法
JPS59224822A (ja) * 1983-06-06 1984-12-17 Fujitsu Ltd 液晶表示パネルの構成法
FR2566186B1 (fr) * 1984-06-14 1986-08-29 Thomson Csf Procede de fabrication d'au moins un transistor a effet de champ en couche mince et transistor obtenu par ce procede
EP0196915B1 (en) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
FR2590409B1 (fr) * 1985-11-15 1987-12-11 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci et transistor obtenu par le procede
JPH07119909B2 (ja) * 1986-08-29 1995-12-20 株式会社日立製作所 液晶表示素子製造方法
US4931351A (en) * 1987-01-12 1990-06-05 Eastman Kodak Company Bilayer lithographic process
GB8721193D0 (en) * 1987-09-09 1987-10-14 Wright S W Semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6273670A (ja) * 1985-09-26 1987-04-04 Seiko Instr & Electronics Ltd 薄膜トランジスタ装置の製造方法
JPS62140467A (ja) * 1985-12-13 1987-06-24 Sharp Corp 薄膜トランジスタの製造方法
JPS62143028A (ja) * 1985-12-17 1987-06-26 Sanyo Electric Co Ltd 液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241775A (ja) * 1990-02-20 1991-10-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5477355A (en) * 1992-01-28 1995-12-19 Hitachi, Ltd. Process for producing the passivation layer of an active matrix substrate by back exposure
JPH0850308A (ja) * 1994-06-03 1996-02-20 Furontetsuku:Kk 電気光学素子の製造方法
JP2008290243A (ja) * 2002-02-12 2008-12-04 Iridigm Display Corp マイクロマシン（ｍｅｍｓ）装置用構造体の製作方法

Also Published As

Publication number Publication date
KR930007529B1 (ko) 1993-08-12
EP0338766B1 (en) 1995-08-09
DE68923727D1 (de) 1995-09-14
KR900017166A (ko) 1990-11-15
EP0338766A1 (en) 1989-10-25
US5622814A (en) 1997-04-22
DE68923727T2 (de) 1996-03-21

Similar Documents

Publication Publication Date Title
JPH0242761A (ja) アクティブマトリクス基板の製造方法
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100212288B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JP4131297B2 (ja) 液晶表示装置の製造方法
JP2001319876A (ja) 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法
US6825497B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
CN109727999A (zh) 阵列基板的制备方法、阵列基板及显示装置
JP2003517641A (ja) アクティブマトリクスデバイスの製造方法
JP3696127B2 (ja) 液晶用マトリクス基板の製造方法
JP2000214481A (ja) 液晶表示装置およびその製造方法
JP2678044B2 (ja) アクティブマトリクス基板の製造方法
JP3706043B2 (ja) 液晶用マトリクス基板の製造方法
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
JP2002098994A (ja) 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法
JPH0818058A (ja) 薄膜トランジスタアレイおよび液晶表示装置
JP2004518173A (ja) アクティブマトリクス液晶ディスプレイのようなピクセル化されたデバイスおよびその製作方法
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
JPH02170135A (ja) 薄膜電界効果型トランジスタ素子アレイ
JPS62286271A (ja) 薄膜トランジスタ基板の製造方法
JPS61191072A (ja) 薄膜トランジスタとその製造方法
KR100580397B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP3377003B2 (ja) アクティブ素子アレイ基板の製造方法
JPH02102572A (ja) アクエィブマトリクス基板の製造方法
JPH04106938A (ja) 薄膜電界効果型トランジスタ