JPS6370366A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6370366A JPS6370366A JP61213853A JP21385386A JPS6370366A JP S6370366 A JPS6370366 A JP S6370366A JP 61213853 A JP61213853 A JP 61213853A JP 21385386 A JP21385386 A JP 21385386A JP S6370366 A JPS6370366 A JP S6370366A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- command
- fifo
- register
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Or Creating Images (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置に関するもので、例え
ば、グラフインク・コントローラ用の半導体集積回路装
置に利用して有効な技術に関するものである。
ば、グラフインク・コントローラ用の半導体集積回路装
置に利用して有効な技術に関するものである。
グラフィック・コントローラ用の半導体集積回路装置と
して、例えば、■日立製作所昭和６０年９月発行ｒ日立
マイクロコンピュータ ８／１６ビツトマイクロコンピ
ユ一タ周辺ＬＳ Ｉ Ｊ頁５２２〜頁５８９ （ＨＤ６
３４８４）がある。
して、例えば、■日立製作所昭和６０年９月発行ｒ日立
マイクロコンピュータ ８／１６ビツトマイクロコンピ
ユ一タ周辺ＬＳ Ｉ Ｊ頁５２２〜頁５８９ （ＨＤ６
３４８４）がある。
この半導体集積回路装置の持つ代表的な描画機能は、直
線、円、ペイント、コピー等の３８ｆｌ（７）グラフィ
ック描画コマンドを解釈し、実行する。
線、円、ペイント、コピー等の３８ｆｌ（７）グラフィ
ック描画コマンドを解釈し、実行する。
また、８種類の描画演算モードを有し、特に条件付き置
換を用いると、特定背景色の指定、描画禁止色の指定、
色データのａ先順位を付けた描画等のカラー搭両機能を
持つ。
換を用いると、特定背景色の指定、描画禁止色の指定、
色データのａ先順位を付けた描画等のカラー搭両機能を
持つ。
上記半導体集積回路装置に含まれる描画プロセ７すは、
マイクロプロセッサから転送されるコマンド／パラメー
タを解釈し、フレーム・バッファに対する描画処理を行
う。すなわち、描画アルゴリズムに基づいて順次描画ア
ドレスを発生する。
マイクロプロセッサから転送されるコマンド／パラメー
タを解釈し、フレーム・バッファに対する描画処理を行
う。すなわち、描画アルゴリズムに基づいて順次描画ア
ドレスを発生する。
また、指定された画素に対してカラー・データ演算を行
う、上記描画プロセッサとマイクロプロセッサとの間の
データ転送はＦｉＦｏ （ライトＦｉＦＯ，リードｐ
’１Ｆｏ）を経由して行われる。
う、上記描画プロセッサとマイクロプロセッサとの間の
データ転送はＦｉＦｏ （ライトＦｉＦＯ，リードｐ
’１Ｆｏ）を経由して行われる。
上記半導体ｆｉ禮回路装置においては、例えば誤ったコ
マンドをフェッチした場合等によるエラーが発生したと
き、マイクロプロセッサＭＰＬＩに対して割り込み要求
を発生させる。しかしながら、ライ）ＦｉＦｏには、既
に実行待ち状態の複数のコマンドやパラメータがスタッ
クされている。したがって、リードパラメータレジスタ
コマンド等のように、内部レジスタ等のデータをチェッ
クするためのコマンドをマイクロプロセッサＭＰＵから
発行することができない、なぜなら、上記内部状態をチ
ェックするためのコマンドを実行させるためには、上記
ライトＦｉＦｏに既にスタックされている全コマンド／
パラメータをアボート又はクリアする必要があるからで
ある。このため、上記描画プロセッサにおいては、内部
エラーに対する処理が不十分となり、プログラムの解析
が不便なものとなる。また、ライトＦｉＦｏに対して上
記アボート又はクリアを行うと、実行待ちのコマンド／
パラメータが消去される結果、ソフトウェアが破壊され
てしまうものとなる。
マンドをフェッチした場合等によるエラーが発生したと
き、マイクロプロセッサＭＰＬＩに対して割り込み要求
を発生させる。しかしながら、ライ）ＦｉＦｏには、既
に実行待ち状態の複数のコマンドやパラメータがスタッ
クされている。したがって、リードパラメータレジスタ
コマンド等のように、内部レジスタ等のデータをチェッ
クするためのコマンドをマイクロプロセッサＭＰＵから
発行することができない、なぜなら、上記内部状態をチ
ェックするためのコマンドを実行させるためには、上記
ライトＦｉＦｏに既にスタックされている全コマンド／
パラメータをアボート又はクリアする必要があるからで
ある。このため、上記描画プロセッサにおいては、内部
エラーに対する処理が不十分となり、プログラムの解析
が不便なものとなる。また、ライトＦｉＦｏに対して上
記アボート又はクリアを行うと、実行待ちのコマンド／
パラメータが消去される結果、ソフトウェアが破壊され
てしまうものとなる。
この発明の目的は、ＦｉＦｏを介してコマンド／パラメ
ータが供給されるプロセッサを含み、内部の動作状態を
モニターできる機能を付加した半導体集積回路装πを徒
供することにある。
ータが供給されるプロセッサを含み、内部の動作状態を
モニターできる機能を付加した半導体集積回路装πを徒
供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
、本明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、プロセッサとの間で信号の授受を行うライト
ＦｉＦｏ及びリードＦｉＦｏからなるインターフェイス
回路を介して供給されたコマンド及び／又はパラメータ
に従って所定の情報処理動作を行う情報処理回路に、所
定の動作条件のときに上記情報処理動作を停止して上記
プロセッサに割り込み信号を送出する機能と、所定の条
件のもとに上記ライトＦＩＦｏの内容を上記リードＦｉ
ＦＯに転送する転送機能を持たせるものである。
ＦｉＦｏ及びリードＦｉＦｏからなるインターフェイス
回路を介して供給されたコマンド及び／又はパラメータ
に従って所定の情報処理動作を行う情報処理回路に、所
定の動作条件のときに上記情報処理動作を停止して上記
プロセッサに割り込み信号を送出する機能と、所定の条
件のもとに上記ライトＦＩＦｏの内容を上記リードＦｉ
ＦＯに転送する転送機能を持たせるものである。
上記した手段によれば、プロセッサからの割り込み処理
により、ライトＦｉＦｏの内容をリードＦｔＦｏを介し
て続み出しておいて、空きになったライｌ−１”ｉＦｏ
を用いて内部状態をチェックするコマンドを供給するこ
とができる。
により、ライトＦｉＦｏの内容をリードＦｔＦｏを介し
て続み出しておいて、空きになったライｌ−１”ｉＦｏ
を用いて内部状態をチェックするコマンドを供給するこ
とができる。
第１図には、この発明をグラフインク・コントローラの
インターフェイス回路に適用した場合の一実施例のブロ
ック図が示されている。同図において、破線で囲まれた
各回路ブロックは、公知の半導体集積回路の１！！造技
術によって、特に制限されないが、単結晶シリコンのよ
うな１つの半導体基板上において形成される。
インターフェイス回路に適用した場合の一実施例のブロ
ック図が示されている。同図において、破線で囲まれた
各回路ブロックは、公知の半導体集積回路の１！！造技
術によって、特に制限されないが、単結晶シリコンのよ
うな１つの半導体基板上において形成される。
マイクロプロセッサＭＰＵに結合されるデータバスは、
内部バスＢＵＳに結合される。内部バスＢＵＳには、割
り込み許可レジスタＩＥＲ，ステータクリアレジスタ５
ＲＣＲ、ステータスレジスタＳＲ及びコマンド制御レジ
スタＯＣＲに結合される。上記内部バスＢＵＳは、ライ
）ＦｉＦ。
内部バスＢＵＳに結合される。内部バスＢＵＳには、割
り込み許可レジスタＩＥＲ，ステータクリアレジスタ５
ＲＣＲ、ステータスレジスタＳＲ及びコマンド制御レジ
スタＯＣＲに結合される。上記内部バスＢＵＳは、ライ
）ＦｉＦ。
（以下、単にＷＦＬＦｏと称する）の入力端子及びリー
ドＦｉＦｏ（以下、単にＲＦｉＦｏと称する）の出力端
子に接続される。また、上記内部バスＢＵＳは、表示・
タイミングプロセッサＤＴＰにも結合される。この表示
・タイミングプロセッサＤＴＰは、本発明とは直接関係
がないので一点鎖線で示すように１つのブラックボック
スとして表している。また、この半導体集積回路装置は
、ＣＲＴインターフェイス回路（ＣＲＴＣ）を内蔵する
ものであるが、同様に本発明とは直接的に関係が無いの
で同図では省略されている。すなわち、この実施例のグ
ラフインク・コントローラは、以下に説明するａ能を除
き、基本的には前記半導体集、積回路装置 ’ＨＤ ６
３４８４ （ＡＣＲＴＣ） Ｊの改良に向けられている
。
ドＦｉＦｏ（以下、単にＲＦｉＦｏと称する）の出力端
子に接続される。また、上記内部バスＢＵＳは、表示・
タイミングプロセッサＤＴＰにも結合される。この表示
・タイミングプロセッサＤＴＰは、本発明とは直接関係
がないので一点鎖線で示すように１つのブラックボック
スとして表している。また、この半導体集積回路装置は
、ＣＲＴインターフェイス回路（ＣＲＴＣ）を内蔵する
ものであるが、同様に本発明とは直接的に関係が無いの
で同図では省略されている。すなわち、この実施例のグ
ラフインク・コントローラは、以下に説明するａ能を除
き、基本的には前記半導体集、積回路装置 ’ＨＤ ６
３４８４ （ＡＣＲＴＣ） Ｊの改良に向けられている
。
ステータスレジスタＳＲは、複数のフラグが割り当てら
れ、信号ＣＥＲに代表される内部状態を示す信号がセン
トされる。例えばコマンドによるものとしては、マイク
ロプロセッサＭＰＵから動作停止コマンド（ＳＴＯＰ）
が発行されると、描画プロセッサは動作停止状態になり
、上記ステータスレジスタＳＲに停止状態を示すフラグ
がセントされる。また、エラー状態によるものとしては
、（１）誤ったコマンドを解釈すると、停止状態になる
とともにステータスレジスタＳＲのコマンドエラーフラ
グをセットする。（２）描画プロセッサはＤＭＡ実行中
に、発行が禁止されているコマンド（例えばＧＥＴコマ
ンド）を解釈した場合停止状態になり、ＤＭＡエラーフ
ラグをセットする。（３）ペイントコマンドの実行にお
いて、予め定められた領域を埋めつくし、さらに他の描
画領域を侵してスタックしようとした場合、プロテクシ
ョンがかかり停止状態となり、メモリブロチクシランバ
イオレーシランフラグをセットする。さらに、モードに
よるものがある。
れ、信号ＣＥＲに代表される内部状態を示す信号がセン
トされる。例えばコマンドによるものとしては、マイク
ロプロセッサＭＰＵから動作停止コマンド（ＳＴＯＰ）
が発行されると、描画プロセッサは動作停止状態になり
、上記ステータスレジスタＳＲに停止状態を示すフラグ
がセントされる。また、エラー状態によるものとしては
、（１）誤ったコマンドを解釈すると、停止状態になる
とともにステータスレジスタＳＲのコマンドエラーフラ
グをセットする。（２）描画プロセッサはＤＭＡ実行中
に、発行が禁止されているコマンド（例えばＧＥＴコマ
ンド）を解釈した場合停止状態になり、ＤＭＡエラーフ
ラグをセットする。（３）ペイントコマンドの実行にお
いて、予め定められた領域を埋めつくし、さらに他の描
画領域を侵してスタックしようとした場合、プロテクシ
ョンがかかり停止状態となり、メモリブロチクシランバ
イオレーシランフラグをセットする。さらに、モードに
よるものがある。
上記のような動作停止条件に従ってステータスレジスタ
ＳＲにフラグがセットされると、停止制御回路ＷＴＣに
より、マイクロプログラムＲＯＭ（以下、単にｍ ＲＯ
Ｍ ）に停止信号ＷＡＩＴがｍＲＯＭに対して発行され
、描画プロセッサは動作停止状態にされる。また、上記
ステータスレジスタＳＲに上記各フラグがセットされる
と、マイクロプロセッサＭＰＵに対して割り込み信号Ｉ
ＲＱが送出される。ただし、割り込み許可レジスタＩＥ
Ｒにおいて、それぞれのフラグに対応してフラグイネー
ブルがセットされていることが必要となる。すなわち、
上記フラグイネーブルがリセットされていると、上記そ
れぞれの動作状態が発生しても割り込み信号ＩＲＱが出
力されない、このような選択的な割り込み信号の送出は
、代表として例示的に示されているナンド（ＮＡＮＤ）
ゲート回路Ｇｌにより実現される。
ＳＲにフラグがセットされると、停止制御回路ＷＴＣに
より、マイクロプログラムＲＯＭ（以下、単にｍ ＲＯ
Ｍ ）に停止信号ＷＡＩＴがｍＲＯＭに対して発行され
、描画プロセッサは動作停止状態にされる。また、上記
ステータスレジスタＳＲに上記各フラグがセットされる
と、マイクロプロセッサＭＰＵに対して割り込み信号Ｉ
ＲＱが送出される。ただし、割り込み許可レジスタＩＥ
Ｒにおいて、それぞれのフラグに対応してフラグイネー
ブルがセットされていることが必要となる。すなわち、
上記フラグイネーブルがリセットされていると、上記そ
れぞれの動作状態が発生しても割り込み信号ＩＲＱが出
力されない、このような選択的な割り込み信号の送出は
、代表として例示的に示されているナンド（ＮＡＮＤ）
ゲート回路Ｇｌにより実現される。
コマンド制御レジスタＣＣＲのフラグＷＴＲ（ＷＦｉＦ
ｏ Ｔｏ ＲＦｉＦｏ）は、上記停止状態での処理
をマイクロプログラムＲＯＭ （以下、ｍＲＯＭと称す
る）のアドレスを分岐させるものであり、停止解除時に
以下に説明するような２通りの処理を行うようにするも
のである。上記停止制御回路ＷＴＣからの停止信号と上
記フラグＷＴＲを受けるアンド（ＡＮＤ）ゲート回路Ｇ
２の出力信号のハイレベル／ロウレベルによって、停止
解除時において２通りのマイクロプログラムの分岐が行
われる。
ｏ Ｔｏ ＲＦｉＦｏ）は、上記停止状態での処理
をマイクロプログラムＲＯＭ （以下、ｍＲＯＭと称す
る）のアドレスを分岐させるものであり、停止解除時に
以下に説明するような２通りの処理を行うようにするも
のである。上記停止制御回路ＷＴＣからの停止信号と上
記フラグＷＴＲを受けるアンド（ＡＮＤ）ゲート回路Ｇ
２の出力信号のハイレベル／ロウレベルによって、停止
解除時において２通りのマイクロプログラムの分岐が行
われる。
ＷＦｉＦｏとＲＦｉＦｏは、内部バスＢＵＳを介してマ
イクロプロセフすＭＰＵとの間でのコマンド／パラメー
タ等のデータを授受するインターフェイス回路を構成し
、ＷＦｉＦｏを通してコマンド／パラメータが処理回路
ＥＸＵに供給される。
イクロプロセフすＭＰＵとの間でのコマンド／パラメー
タ等のデータを授受するインターフェイス回路を構成し
、ＷＦｉＦｏを通してコマンド／パラメータが処理回路
ＥＸＵに供給される。
また、マイクロプロセンサＭＰＵに対して転送されるべ
きデータは、ＲＦｉＦｏを介して送出される。この実施
例では、エラー等による内部停止状態をマイクロプロセ
ッサＭＰＵからチェックすることを可能にするため、上
記入出力回路ＦＢＵＰには所定のマイクロプログラムに
従って上記ＷＦｉＦＯの内容がそのままＲＦＩＦｏに転
送する機能が設けられる。
きデータは、ＲＦｉＦｏを介して送出される。この実施
例では、エラー等による内部停止状態をマイクロプロセ
ッサＭＰＵからチェックすることを可能にするため、上
記入出力回路ＦＢＵＰには所定のマイクロプログラムに
従って上記ＷＦｉＦＯの内容がそのままＲＦＩＦｏに転
送する機能が設けられる。
この実施例の動作を第２図に示したフローチャート図を
参照して次に説明する。
参照して次に説明する。
ステップ（１）において、上記のような各条件の１つが
成立すると、描画プロセッサは停止状態になる。この停
止状態になると、上記割り込み許可フラグがセットされ
ていることを条件として、マイクロプロセッサＭＰＵに
対して割り込みがかけられる。このとき、デソトロック
を防ぐために、ＤＭＡ要求信号とシステムバスホールド
信号はネゲートされる。これによって、マイクロプロセ
ッサＭＰＵは、割り込みを受は付けると、ステータスレ
ジスタＳＲの内容を読み出して、動作停止状態をチェッ
クする。このとき、ＲＦｉＦｏにデータが存在する場合
それを読み出す、そして、上記エラー等による動作停止
状態であって、そのチェックを必要とするときには、コ
マンド制御レジスタＣＣＲをアクセスしてフラグＷＴＲ
をセットする。
成立すると、描画プロセッサは停止状態になる。この停
止状態になると、上記割り込み許可フラグがセットされ
ていることを条件として、マイクロプロセッサＭＰＵに
対して割り込みがかけられる。このとき、デソトロック
を防ぐために、ＤＭＡ要求信号とシステムバスホールド
信号はネゲートされる。これによって、マイクロプロセ
ッサＭＰＵは、割り込みを受は付けると、ステータスレ
ジスタＳＲの内容を読み出して、動作停止状態をチェッ
クする。このとき、ＲＦｉＦｏにデータが存在する場合
それを読み出す、そして、上記エラー等による動作停止
状態であって、そのチェックを必要とするときには、コ
マンド制御レジスタＣＣＲをアクセスしてフラグＷＴＲ
をセットする。
ステップ（２）において、マイクロプロセッサＭＰＵは
ステータスクリアレジスタ５ＲＣＲを介してステータス
レジスタＳＲをクリアする。これによって、描画プロセ
ッサの内部停止状態が解除される。
ステータスクリアレジスタ５ＲＣＲを介してステータス
レジスタＳＲをクリアする。これによって、描画プロセ
ッサの内部停止状態が解除される。
ステップ（３）において、上記フラグＷＴＲのセット（
論理“１”）が判定される。上記のようにコマンド制御
レジスタＯＣＲのフラグＷＴＲがセントされているとき
（ＹＥＳ）には、ｍＲＯＭのアドレスレジスタにＶＴＲ
ルーチンへのジャンプを指示するアドレスが設定される
。
論理“１”）が判定される。上記のようにコマンド制御
レジスタＯＣＲのフラグＷＴＲがセントされているとき
（ＹＥＳ）には、ｍＲＯＭのアドレスレジスタにＶＴＲ
ルーチンへのジャンプを指示するアドレスが設定される
。
ステップ（４）において、内部のコマンドレジスタＣＲ
のデータが退避レジスタに退避され、ＷＦｉＦＯのデー
タ（コマンド／パラメータ）がＲＦｉＦｏに転送される
。
のデータが退避レジスタに退避され、ＷＦｉＦＯのデー
タ（コマンド／パラメータ）がＲＦｉＦｏに転送される
。
ステップ（６）以降は、通常のコマンド終了後の処理と
同様であり、内部処理によるアボートが立てられる。
同様であり、内部処理によるアボートが立てられる。
ステップ（７）において、ｍＲＯＭのアドレスレジスタ
は、初期化され命令フェッチルーチンへ移行する。
は、初期化され命令フェッチルーチンへ移行する。
ステップ（８）において、次のコマンドを実行する。
上記エラー発生による割り込みは処理においては、上記
コマンドはマイクロプロセッサＭＰＵから発行され、例
えばＲＦＩＦｏに転送されたコマンド／パラメータを読
み出して、上記エラーチェック後に引き続いて所望の描
画プログラムを実行するためのコマンド／パラメータを
回復させる。これによって、後述するようにソフトウェ
アの破壊が防止できる。また、上記ＷＦｉＦｏが空き状
態にされていることから、上記退避レジスタに内容を読
み出してエラーの原因になったコマンド／パラメータを
読み出す等内部レジスタのデータを読み出スリードパラ
メータレジスタコマンドを発行して、停止原因を調べる
ことができる。
コマンドはマイクロプロセッサＭＰＵから発行され、例
えばＲＦＩＦｏに転送されたコマンド／パラメータを読
み出して、上記エラーチェック後に引き続いて所望の描
画プログラムを実行するためのコマンド／パラメータを
回復させる。これによって、後述するようにソフトウェ
アの破壊が防止できる。また、上記ＷＦｉＦｏが空き状
態にされていることから、上記退避レジスタに内容を読
み出してエラーの原因になったコマンド／パラメータを
読み出す等内部レジスタのデータを読み出スリードパラ
メータレジスタコマンドを発行して、停止原因を調べる
ことができる。
この後、上記読み出したコマンド／パラメータを再びＷ
ＦｉＦｏにセットすることによって、引き続いて、言い
換えるならば、上記停止状態によるソフトウェアを破壊
することなく、描画動作を継続させることができる。
ＦｉＦｏにセットすることによって、引き続いて、言い
換えるならば、上記停止状態によるソフトウェアを破壊
することなく、描画動作を継続させることができる。
なお、コマンドによる動作停止状態等のように、停止状
態を調べる必要がない場合には、上記コマンド制御レジ
スタＣＣＨのフラグＷＴＲをリセット状態にしてお（こ
とによって、上記ステップ（３）による判定結果（ＮＯ
）からステップ（６）の処理に移行して、次のコマンド
をフェッチすることができる。このように、動作停止状
態に合わせた合理的な内部処理が可能になる。
態を調べる必要がない場合には、上記コマンド制御レジ
スタＣＣＨのフラグＷＴＲをリセット状態にしてお（こ
とによって、上記ステップ（３）による判定結果（ＮＯ
）からステップ（６）の処理に移行して、次のコマンド
をフェッチすることができる。このように、動作停止状
態に合わせた合理的な内部処理が可能になる。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１１マイクロプロセツサとの間で信号の授受を行うＷ
ＦｉＦｏ及びリードＦｉＦｏからなるインターフェイス
回路を介して供給されたコマンド及び／又はパラメータ
に従って所定の画像処理動作を行う描画プロセッサに、
所定の動作条件のときにそれを停止して上記マイクロプ
ロセッサに割り込み信号を送出する機能と、所定の条件
のもとに上記ＷＦｉＦｏの内容を上記ＲＦｉＦｏに転送
する転送機能を持たせてＷＦｉＦｏの内容をＲＦｉＦ。
る。すなわち、 （１１マイクロプロセツサとの間で信号の授受を行うＷ
ＦｉＦｏ及びリードＦｉＦｏからなるインターフェイス
回路を介して供給されたコマンド及び／又はパラメータ
に従って所定の画像処理動作を行う描画プロセッサに、
所定の動作条件のときにそれを停止して上記マイクロプ
ロセッサに割り込み信号を送出する機能と、所定の条件
のもとに上記ＷＦｉＦｏの内容を上記ＲＦｉＦｏに転送
する転送機能を持たせてＷＦｉＦｏの内容をＲＦｉＦ。
を介して読み出すことにより、空きになったＷＦｉＦｏ
を用いて内部状態をチェックするコマンドを供給して内
部状態の読み出しが可能にされる。
を用いて内部状態をチェックするコマンドを供給して内
部状態の読み出しが可能にされる。
これによって、エラー発生に対する有効な処理を行うこ
とができるという効果が得られる。
とができるという効果が得られる。
（２）上記ＷＦｉＦｏのデータをＲＦｉＦｏを介して読
み出しことにより、実行待ちのコマンド／パラメータを
退避させることができる。これによって、所定のエラー
処理の後に上記退避されたコマンド／パラメータをＷＦ
ｉＦｏに供給することによって引き続き描画プログラム
の実行を行うことができるという効果が得られる。
み出しことにより、実行待ちのコマンド／パラメータを
退避させることができる。これによって、所定のエラー
処理の後に上記退避されたコマンド／パラメータをＷＦ
ｉＦｏに供給することによって引き続き描画プログラム
の実行を行うことができるという効果が得られる。
（３）マイクロプログラムの分岐によって、ＷＦｉＦＯ
のデータをＲＦｉＦｏに転送できるようにすることによ
って、１系統のＷＦｉＦｏからなる筒車な構成によって
、実行待ちのコマンドを破壊することなしに、ＷＦｉＦ
ｏをクリアすることができるという効果が得られる。
のデータをＲＦｉＦｏに転送できるようにすることによ
って、１系統のＷＦｉＦｏからなる筒車な構成によって
、実行待ちのコマンドを破壊することなしに、ＷＦｉＦ
ｏをクリアすることができるという効果が得られる。
（４）上記マイクロプログラムの分岐をマイクロプロセ
ッサから指定することができるようにすることによって
、停止状態に応じた合理的な処理動作を実現できるもの
となる。
ッサから指定することができるようにすることによって
、停止状態に応じた合理的な処理動作を実現できるもの
となる。
以上本願発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない０例えば、上記マイクロ
プログラムの分岐は、上記コマンド制御レジスタのフラ
グによらないで予め固定的に設定された条件により行わ
れるものであってもよい、また、動作停止状態とする条
件は、その情報処理機能に応じて種々設定されるもので
ある。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない０例えば、上記マイクロ
プログラムの分岐は、上記コマンド制御レジスタのフラ
グによらないで予め固定的に設定された条件により行わ
れるものであってもよい、また、動作停止状態とする条
件は、その情報処理機能に応じて種々設定されるもので
ある。
この発明は、上記グラフィック・コントロールの他、マ
イクロプロセッサ等の中央処理装置との間でＦｉＦｏを
介してコマンド／パラメータ等のデータの授受が行われ
るインターフェイス回路を持ち、内部に情報処理機能を
持つ各種半導体集積回路装置に広く利用できる。
イクロプロセッサ等の中央処理装置との間でＦｉＦｏを
介してコマンド／パラメータ等のデータの授受が行われ
るインターフェイス回路を持ち、内部に情報処理機能を
持つ各種半導体集積回路装置に広く利用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、主プロセツサとの間で信号の授受を行うＷ
ＦｔＦｏ及びリードＦｉＦＯからなるインターフェイス
回路を介して供給されたコマンド及び／又はパラメータ
に従って所定の画像処理動作を行うプロセッサに、所定
の動作条件のときにそれを停止して上記主プロセツサに
割り込み信号を送出する機能と、所定の条件のもとに上
記ＷＦｉＦｏの内容を上記ＲＦｉＦｏに転送する転送機
能を持たせてＷＦｉＦｏの内容をＲＦｔＦｏを介して読
み出すことにより、実行待ちのコマンド／パラメータの
保存が行われるともに、空きになったＷＦｉＦｏを用い
て内部状態をチェックするコマンドを供給して内部状態
の読み出すことができる。
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、主プロセツサとの間で信号の授受を行うＷ
ＦｔＦｏ及びリードＦｉＦＯからなるインターフェイス
回路を介して供給されたコマンド及び／又はパラメータ
に従って所定の画像処理動作を行うプロセッサに、所定
の動作条件のときにそれを停止して上記主プロセツサに
割り込み信号を送出する機能と、所定の条件のもとに上
記ＷＦｉＦｏの内容を上記ＲＦｉＦｏに転送する転送機
能を持たせてＷＦｉＦｏの内容をＲＦｔＦｏを介して読
み出すことにより、実行待ちのコマンド／パラメータの
保存が行われるともに、空きになったＷＦｉＦｏを用い
て内部状態をチェックするコマンドを供給して内部状態
の読み出すことができる。
第１図は、この発明の一実施例を示す要部ブロック図、
第２図は、その動作の一例を説明するためのフローチャ
ート図である。 ＩＥＲ・・割り込み許可レジスタ、５ＲＣＲ・・ステー
タスクリアレジスタ、ＳＲ・・ステータスレジスタ、Ｃ
ＣＲ・・コマンド制御レジスタ、ＷＴＣ・・停止制御回
路、ｍＲＯＭ・・マイクロプログラムＲＯＭ、ＷＦ ｉ
Ｆ ｏ・・ライトＦｉＦｏ、ＲＦｉＦＯ・・リードＦｉ
Ｆｏ、ＦＢＵＦ −・入出力回路、ＥＸＵ・・処理回路
、ＤＴＰ・・表示・タイミングプロセッサ、ＢＵＳ・・
内部バス、ＭＰＵ・・マイクロプロセッサ 第１図 ＲＱ
ート図である。 ＩＥＲ・・割り込み許可レジスタ、５ＲＣＲ・・ステー
タスクリアレジスタ、ＳＲ・・ステータスレジスタ、Ｃ
ＣＲ・・コマンド制御レジスタ、ＷＴＣ・・停止制御回
路、ｍＲＯＭ・・マイクロプログラムＲＯＭ、ＷＦ ｉ
Ｆ ｏ・・ライトＦｉＦｏ、ＲＦｉＦＯ・・リードＦｉ
Ｆｏ、ＦＢＵＦ −・入出力回路、ＥＸＵ・・処理回路
、ＤＴＰ・・表示・タイミングプロセッサ、ＢＵＳ・・
内部バス、ＭＰＵ・・マイクロプロセッサ 第１図 ＲＱ
Claims (1)
- 【特許請求の範囲】 １、プロセッサとの間で信号の授受を行うライトＦｉＦ
ｏ及びリードＦｉＦｏからなるインターフェイス回路と
、上記ライトＦｉＦｏを介して供給されたコマンド及び
／又はパラメータに従って所定の情報処理動作を行う情
報処理回路と、所定の動作条件のときに上記情報処理動
作を停止して上記プロセッサに割り込み信号を送出する
機能と、所定の条件のもとに上記ライトＦｉＦｏの内容
を上記リードＦｉＦｏに転送する転送機能とを含むこと
を特徴とする情報処理装置。 ２、上記所定の動作条件は、情報処理動作のエラーが発
生したときであることを特徴とする特許請求の範囲第１
項記載の情報処理装置。 ３、上記情報処理回路は、描画プロセッサであることを
特徴とする特許請求の範囲第１又は第２項記載の情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61213853A JPS6370366A (ja) | 1986-09-12 | 1986-09-12 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61213853A JPS6370366A (ja) | 1986-09-12 | 1986-09-12 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6370366A true JPS6370366A (ja) | 1988-03-30 |
Family
ID=16646103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61213853A Pending JPS6370366A (ja) | 1986-09-12 | 1986-09-12 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6370366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01279330A (ja) * | 1988-05-06 | 1989-11-09 | Nec Corp | エラー処理方式 |
-
1986
- 1986-09-12 JP JP61213853A patent/JPS6370366A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01279330A (ja) * | 1988-05-06 | 1989-11-09 | Nec Corp | エラー処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0569969B1 (en) | Microcomputer having instruction memory storing instructions for reading out internal conditions | |
| US5729767A (en) | System and method for accessing peripheral devices on a non-functional controller | |
| US5131082A (en) | Command delivery for a computing system for transfers between a host and subsystem including providing direct commands or indirect commands indicating the address of the subsystem control block | |
| KR100335785B1 (ko) | 데이타처리명령의실행 | |
| US5170471A (en) | Command delivery for a computing system for transferring data between a host and subsystems with busy and reset indication | |
| US5371857A (en) | Input/output interruption control system for a virtual machine | |
| JPS62226257A (ja) | 演算処理装置 | |
| US5305442A (en) | Generalized hierarchical architecture for bus adapters | |
| JPS6370366A (ja) | 情報処理装置 | |
| EP0560393B1 (en) | Microprocessor and data processing system with register file | |
| US7516260B2 (en) | Method of communicating with embedded controller | |
| US5201052A (en) | System for transferring first and second ring information from program status word register and store buffer | |
| EP0382529B1 (en) | Microprocessor having store buffer | |
| JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
| KR100331027B1 (ko) | 단일신호인터럽트방식의프로세서를위한인터럽트응답제어기및그제어방법 | |
| CA2161460C (en) | Command delivery for a computing system | |
| JP2584903B2 (ja) | 外部装置制御方式 | |
| JPS6148741B2 (ja) | ||
| JPH0264815A (ja) | ディスクキャッシュ制御方式 | |
| JPS6370360A (ja) | 入出力制御方式 | |
| JPS6215903B2 (ja) | ||
| JPS62236061A (ja) | Ｃｐｕ間通信方式 | |
| JPH0424733B2 (ja) | ||
| JPH0319574B2 (ja) | ||
| JPS62269237A (ja) | デ−タプロセツサ |