JPS6370616A - クロツク周波数調整回路 - Google Patents
クロツク周波数調整回路Info
- Publication number
- JPS6370616A JPS6370616A JP21634186A JP21634186A JPS6370616A JP S6370616 A JPS6370616 A JP S6370616A JP 21634186 A JP21634186 A JP 21634186A JP 21634186 A JP21634186 A JP 21634186A JP S6370616 A JPS6370616 A JP S6370616A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- circuit
- correction
- accurate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子時計・ＶＴＲタイマその他の機器におい
て、時間の基準となる正確な周波数のクロックを発生さ
せるためのクロック周波数調整回路に関するものである
。
て、時間の基準となる正確な周波数のクロックを発生さ
せるためのクロック周波数調整回路に関するものである
。
第２図は、従来のクロック周波数調整回路を示す回路図
である。第２図において、１は発振を安定に行なわせる
ための増幅素子を含む発振回路、２は発振回路１に接続
され発振周波数の基準となる水晶振動子、３は水晶振動
子２に接続され発振の負荷および発振周波数の調整を行
なうトリマコンデンサ、４は水晶振動子２に接続され発
振の負荷になる負荷コンデンサであり、発振回路１は安
定で正確な発振信号ａを出力する。また、５は発振信号
ａを所望の周波数に分周する分周回路であり、分周回路
５は電子時計等の基準周波数となるクロックｂを出力す
る。
である。第２図において、１は発振を安定に行なわせる
ための増幅素子を含む発振回路、２は発振回路１に接続
され発振周波数の基準となる水晶振動子、３は水晶振動
子２に接続され発振の負荷および発振周波数の調整を行
なうトリマコンデンサ、４は水晶振動子２に接続され発
振の負荷になる負荷コンデンサであり、発振回路１は安
定で正確な発振信号ａを出力する。また、５は発振信号
ａを所望の周波数に分周する分周回路であり、分周回路
５は電子時計等の基準周波数となるクロックｂを出力す
る。
従来のクロック周波数調整回路は以上のように構成され
ているので、周波数調整の際、発振信号ａの周波数を監
視しなからトリマコンデンサ３を人手により調整しなけ
ればならず、調整に要する時間が多く必要であり、また
、調整に人的誤差が介在するなどの問題があった。
ているので、周波数調整の際、発振信号ａの周波数を監
視しなからトリマコンデンサ３を人手により調整しなけ
ればならず、調整に要する時間が多く必要であり、また
、調整に人的誤差が介在するなどの問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、短時間で人手を介さずにクロッ
ク周波数を調整できる調整回路を得ることにある。
の目的とするところは、短時間で人手を介さずにクロッ
ク周波数を調整できる調整回路を得ることにある。
このような問題点を解決するために本発明は、発振回路
から出力される発振信号を分周してクロックとして出力
するクロック周波数調整回路において、周波数が既知で
ある比較クロックを入力してクロックの周波数誤差を補
正する補正回路と、この補正回路の補正量を記憶する記
憶回路とを設けるようにしたものである。
から出力される発振信号を分周してクロックとして出力
するクロック周波数調整回路において、周波数が既知で
ある比較クロックを入力してクロックの周波数誤差を補
正する補正回路と、この補正回路の補正量を記憶する記
憶回路とを設けるようにしたものである。
（作用〕
本発明においては、発振信号と比較クロックとから補正
回路の分周比が定まる。この分周比は記憶回路に記憶さ
れ、発振信号は上記分周比で分周される。
回路の分周比が定まる。この分周比は記憶回路に記憶さ
れ、発振信号は上記分周比で分周される。
本発明に係わるクロック周波数調整回路の一実施例を第
１図に示す。第１図において、６は記憶回路、７は周波
数が既知である比較クロックＣを必要に応して入力する
補正回路、８は水晶振動子２に接続され発振の負荷とな
る負荷コンデンサである。第１図において第２図と同一
部分又は相当部分には同一符号が付しである。
１図に示す。第１図において、６は記憶回路、７は周波
数が既知である比較クロックＣを必要に応して入力する
補正回路、８は水晶振動子２に接続され発振の負荷とな
る負荷コンデンサである。第１図において第２図と同一
部分又は相当部分には同一符号が付しである。
記憶回路６は、不揮発性メモリで構成されており、補正
回路７の分周比を記憶する。補正回路７は、比較クロッ
クＣが入力されている場合はクロックｂを所望の周波数
とするための分周比を定め、この分周比を記憶回路６に
記憶し、比較クロックＣが人力されていない場合は記憶
回路６に記憶されている分周比に従い発振信号ａを分周
する。
回路７の分周比を記憶する。補正回路７は、比較クロッ
クＣが入力されている場合はクロックｂを所望の周波数
とするための分周比を定め、この分周比を記憶回路６に
記憶し、比較クロックＣが人力されていない場合は記憶
回路６に記憶されている分周比に従い発振信号ａを分周
する。
次に、このような構成・機能の調整回路の動作について
説明する。発振回路１は、水晶振動子２および負荷コン
デンサ４．８により水晶振動子２の固有振動数に近い周
波数で発振を行ない、発振信号ａを出力する。しかし、
発振信号ａの周波数は発振回路１．水晶振動子２．負荷
コンデンサ４．８の特性のばらつきにより変動するため
、所望の周波数のクロックｂを得るためには調整が必要
となる。この調整は補正回路７により行なわれる。
説明する。発振回路１は、水晶振動子２および負荷コン
デンサ４．８により水晶振動子２の固有振動数に近い周
波数で発振を行ない、発振信号ａを出力する。しかし、
発振信号ａの周波数は発振回路１．水晶振動子２．負荷
コンデンサ４．８の特性のばらつきにより変動するため
、所望の周波数のクロックｂを得るためには調整が必要
となる。この調整は補正回路７により行なわれる。
次に補正回路７の動作について説明する。補正回路７は
、周波数が正確で且つ値が既知である比較クロックＣが
入力されている場合は調整モードと判断し、発振信号ａ
を何分周すれば所望の周波数のクロックｂが得られるか
を判断し、その分周比を記憶回路６に記憶する。次に、
比較クロックＣが入力されていない場合は補正モードと
判断し、発振信号ａを記憶回路６の内容に従って分周し
、クロックｂを出力する。従って、一度調整モードで記
憶回路６に適切な分周比を記憶しておけば、比較クロッ
クＣがない場合でも正確な周波数のクロックｂが得られ
る。なお、記憶回路６は不揮発性メモリで構成されてい
るため、調整回路への電源の供給が中断し再度電源が供
給された場合でも、正確な周波数補正が行なえる。
、周波数が正確で且つ値が既知である比較クロックＣが
入力されている場合は調整モードと判断し、発振信号ａ
を何分周すれば所望の周波数のクロックｂが得られるか
を判断し、その分周比を記憶回路６に記憶する。次に、
比較クロックＣが入力されていない場合は補正モードと
判断し、発振信号ａを記憶回路６の内容に従って分周し
、クロックｂを出力する。従って、一度調整モードで記
憶回路６に適切な分周比を記憶しておけば、比較クロッ
クＣがない場合でも正確な周波数のクロックｂが得られ
る。なお、記憶回路６は不揮発性メモリで構成されてい
るため、調整回路への電源の供給が中断し再度電源が供
給された場合でも、正確な周波数補正が行なえる。
以上説明したように本発明は、外部より比較クロックを
入力してクロック周波数の調整を自動的に行なうことに
より、周波数調整のためにトリマコンデンサを調整する
必要がなくなり、調整時間を短くでき、また調整に人的
誤差をなくすことができる効果がある。
入力してクロック周波数の調整を自動的に行なうことに
より、周波数調整のためにトリマコンデンサを調整する
必要がなくなり、調整時間を短くでき、また調整に人的
誤差をなくすことができる効果がある。
第１図は本発明に係わるクロック周波数調整回路の一実
施例を示す回路図、第２図は従来のクロック周波数調整
回路を示す回路図である。 １・・・発振回路、２・・・水晶振動子、４．８・・・
負荷コンデンサ、６・・・記憶回路、７・・・補正回路
。
施例を示す回路図、第２図は従来のクロック周波数調整
回路を示す回路図である。 １・・・発振回路、２・・・水晶振動子、４．８・・・
負荷コンデンサ、６・・・記憶回路、７・・・補正回路
。
Claims (2)
- （１）発振回路から出力される発振信号を分周してクロ
ックとして出力するクロック周波数調整回路において、
周波数が既知である比較クロックを入力して前記クロッ
クの周波数誤差を補正する補正回路と、この補正回路の
補正量を記憶する記憶回路とを備えたことを特徴とする
クロック周波数調整回路。 - （２）記憶回路は、不揮発性メモリを有することを特徴
とする特許請求の範囲第１項記載のクロック周波数調整
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21634186A JPS6370616A (ja) | 1986-09-12 | 1986-09-12 | クロツク周波数調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21634186A JPS6370616A (ja) | 1986-09-12 | 1986-09-12 | クロツク周波数調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6370616A true JPS6370616A (ja) | 1988-03-30 |
Family
ID=16687028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21634186A Pending JPS6370616A (ja) | 1986-09-12 | 1986-09-12 | クロツク周波数調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6370616A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481507A (en) * | 1993-11-29 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Electronic timekeeping device reduced adjustment data storage requirement |
| JP2009165069A (ja) * | 2008-01-10 | 2009-07-23 | Oki Semiconductor Co Ltd | 周波数補正回路及びこれを用いた時計装置 |
-
1986
- 1986-09-12 JP JP21634186A patent/JPS6370616A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481507A (en) * | 1993-11-29 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Electronic timekeeping device reduced adjustment data storage requirement |
| JP2009165069A (ja) * | 2008-01-10 | 2009-07-23 | Oki Semiconductor Co Ltd | 周波数補正回路及びこれを用いた時計装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07311289A (ja) | 電子時計及び時刻補正方法 | |
| WO1994003980A1 (en) | Temperature compensated oscillator circuit | |
| US5481507A (en) | Electronic timekeeping device reduced adjustment data storage requirement | |
| GB2162974A (en) | Electronic timepiece | |
| JP2924162B2 (ja) | 周波数制御回路 | |
| JP2736431B2 (ja) | 水晶発振器の温度補償回路 | |
| JPS58223778A (ja) | 温度補償機能付き電子時計 | |
| JPS5840155B2 (ja) | デンシドケイ | |
| JPH0469450B2 (ja) | ||
| JPS5922192B2 (ja) | リセツト解除時に生ずる時間誤差を補償する時計用回路 | |
| JP6804347B2 (ja) | 位相制御発振器 | |
| JPS5486256A (en) | Frequency control circuit | |
| JPH0352590B2 (ja) | ||
| JPS60191521A (ja) | 多チヤンネル水晶発振器 | |
| JPH0450793A (ja) | 時計精度調整装置 | |
| JPS622557Y2 (ja) | ||
| JPH0332205A (ja) | デジタル温度補償水晶発振器 | |
| JP2584991B2 (ja) | デジタル制御温度補償型水晶発振器 | |
| JPS59105720A (ja) | 水晶基準信号発生回路 | |
| JPS6387003A (ja) | 水晶発振器 | |
| JPH0479512A (ja) | クロック発生回路 | |
| JPS61233388A (ja) | 電子時計 | |
| JPS6062727A (ja) | 水晶発振器の温度変化に対する周波数安定化装置 | |
| KR20000008954A (ko) | 펄스폭변조방식의 전압제어형 온도보상 수정발진회로 | |
| JPS58156879A (ja) | 集積回路 |