JPS6372175A - 埋め込み型半導体レ−ザ素子及びその製造方法 - Google Patents
埋め込み型半導体レ−ザ素子及びその製造方法Info
- Publication number
- JPS6372175A JPS6372175A JP21581586A JP21581586A JPS6372175A JP S6372175 A JPS6372175 A JP S6372175A JP 21581586 A JP21581586 A JP 21581586A JP 21581586 A JP21581586 A JP 21581586A JP S6372175 A JPS6372175 A JP S6372175A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- buried
- semiconductor
- type inp
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は光通信用レーザ光の発振が可能で、特に高周波
特性に優れた埋め込み型半導体レーザ素子に関する。
特性に優れた埋め込み型半導体レーザ素子に関する。
（従来の技術）
埋め込み型半導体レーザ素子は発振閾値が低い発振横モ
ードが安定である等の特徴を有し、各種の構造が提案さ
れている。それらのＭＬ流狭挟挿造を分類すると、３種
類に大別することができる。
ードが安定である等の特徴を有し、各種の構造が提案さ
れている。それらのＭＬ流狭挟挿造を分類すると、３種
類に大別することができる。
第１に埋め込み層にｐｎ逆接合を用いる方法、第２に埋
め込み層にｐｎ順接合を用いる方法、第３に埋め込み層
に高抵抗層を用いる方法である。それぞれの方法の特徴
としては、ｐｎ逆接合を用いる方法は電流閉じ込め効果
に優れ、光出力の直線性、高出力特性、高温発振特性が
良好であり、ｐｎ ＷＲ接合を用いる方法は製造方法が
簡単で、発振しきい値電流の低しきい値化が容易である
。また、高抵抗層を用いる方法は寄生容量や動作漏れ電
流の抑制効果に優れ、高速変調特性、光出力の直線性が
良好である。
め込み層にｐｎ順接合を用いる方法、第３に埋め込み層
に高抵抗層を用いる方法である。それぞれの方法の特徴
としては、ｐｎ逆接合を用いる方法は電流閉じ込め効果
に優れ、光出力の直線性、高出力特性、高温発振特性が
良好であり、ｐｎ ＷＲ接合を用いる方法は製造方法が
簡単で、発振しきい値電流の低しきい値化が容易である
。また、高抵抗層を用いる方法は寄生容量や動作漏れ電
流の抑制効果に優れ、高速変調特性、光出力の直線性が
良好である。
一方これらの方法の問題点は、高抵抗層を用いる場合は
高抵抗結晶の成長再現性が乏しく、結果として素子の再
現性が低いｐｎ順接合を用いる方法は漏れ電流の素子バ
イアス依存性が大きく、光出力の直線性、高出力特性で
劣っている。また、ｐｎ逆接合を用いる方法ではその製
法上埋め込み逆接合の面積を小さくすることが難しく、
そのため寄生容量が大きくなり高速変調特性に劣る欠点
を有している。これらの利点、欠点を考慮して考えると
、総合的にはｐｎ逆接合を用いた埋め込み方法が優れて
いるが、光通信用光源として高速変調特性の改善が望ま
れている。
高抵抗結晶の成長再現性が乏しく、結果として素子の再
現性が低いｐｎ順接合を用いる方法は漏れ電流の素子バ
イアス依存性が大きく、光出力の直線性、高出力特性で
劣っている。また、ｐｎ逆接合を用いる方法ではその製
法上埋め込み逆接合の面積を小さくすることが難しく、
そのため寄生容量が大きくなり高速変調特性に劣る欠点
を有している。これらの利点、欠点を考慮して考えると
、総合的にはｐｎ逆接合を用いた埋め込み方法が優れて
いるが、光通信用光源として高速変調特性の改善が望ま
れている。
以下、ｐｎ順方向接合を用いる方法と、ｐｎ逆接合を用
いる方法について、具体的な例を図面を用いて特に高速
変調特性を中心に説明していく。ここでは、ＧａＩｎＡ
ｓＰ／ ＩｎＰ系の材料を例にとることにする。
いる方法について、具体的な例を図面を用いて特に高速
変調特性を中心に説明していく。ここでは、ＧａＩｎＡ
ｓＰ／ ＩｎＰ系の材料を例にとることにする。
第７図はｐｎ順接合を用いた埋め込み型半導体レーザ素
子の例であり、マストランスポートレーザ（例えばＹ、
Ｈｉｒａｙａｍ ｅｔａｌ、 Ｉｎ５ｔ、Ｐｈｙｓ、Ｃ
ｏｎｆ、８ｅｒ。
子の例であり、マストランスポートレーザ（例えばＹ、
Ｈｉｒａｙａｍ ｅｔａｌ、 Ｉｎ５ｔ、Ｐｈｙｓ、Ｃ
ｏｎｆ、８ｅｒ。
１ｍ ７９ ：Ｃｈａｐｔｅｒ ３．Ｐａｐｅｒ ｐｒ
ｅｓｅｎｔｅｄ ａｔ Ｉｎｔ、Ｓｙｍｐ＋ＧａＡｓ
ａｎｄ Ｒｅ１ａｔｅｄ Ｃｏｍｐｏｕｎｄｓ、Ｋａｒ
ｕｉｚａｗａ、Ｊａｐａｎ 。
ｅｓｅｎｔｅｄ ａｔ Ｉｎｔ、Ｓｙｍｐ＋ＧａＡｓ
ａｎｄ Ｒｅ１ａｔｅｄ Ｃｏｍｐｏｕｎｄｓ、Ｋａｒ
ｕｉｚａｗａ、Ｊａｐａｎ 。
１９８５、Ｐ１７５）と呼ばれる構造である。（Ｍａｓ
ｓＴｒａｎｓｐｏｒｔ １ａｓｅｒ 、以下ＭＴレーザ
と記す）この構造は、通常の二重へテロ構造を形成した
後、メサエッチングによりＧａＩｎＡｓＰ活性層を露出
させ、その後選択エツチングにより幅約１ａｍの活性層
３を形成する。そして、マストランスポート法と呼ばれ
る結晶変形又は結晶成長法により活性層を除去した後の
空隙をＩｎＰ結晶で埋め込むものである。ＧａＩｎＡｓ
Ｐ活性層３の横はｐ形ＩｎＰ７とｎ形ＩｎＰ２の接合で
あり、ｐｎ順接合となっているが、ＩｎＰホモ接合とＧ
ａＩｎＡｓＰ ／ ＩｎＰ へテロ接合との拡散電位差
により電流挟挿を行うことができる。
ｓＴｒａｎｓｐｏｒｔ １ａｓｅｒ 、以下ＭＴレーザ
と記す）この構造は、通常の二重へテロ構造を形成した
後、メサエッチングによりＧａＩｎＡｓＰ活性層を露出
させ、その後選択エツチングにより幅約１ａｍの活性層
３を形成する。そして、マストランスポート法と呼ばれ
る結晶変形又は結晶成長法により活性層を除去した後の
空隙をＩｎＰ結晶で埋め込むものである。ＧａＩｎＡｓ
Ｐ活性層３の横はｐ形ＩｎＰ７とｎ形ＩｎＰ２の接合で
あり、ｐｎ順接合となっているが、ＩｎＰホモ接合とＧ
ａＩｎＡｓＰ ／ ＩｎＰ へテロ接合との拡散電位差
により電流挟挿を行うことができる。
このＭＴレーザは製造方法が簡単であるだけでなく、良
好な埋め込み界面が得られるため、非常に低い電流での
レーザ発振が可能である。また、マストランスポート工
程の時間的制御により埋め込み接合面積を非常に小さく
形成することができ、寄生容量を極力減らすことができ
る。そのため、高速変調特性の向上が比較的容易である
。例えばこのＭＴレーザと製造方法は異なるが、はぼ同
じ構成の半導体レーザでは変調周波数が１００Ｈｚ堤の
ものも報告されている。（例えばＣ，Ｂ、８ｕ ｅｔａ
ｌ Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ ４６１４ ） 、
１５ Ｆｅｂｒｕａｒｙ１９８５ Ｐ３４４） しかし、このようなｐｎ順接合を用いた埋め込み型半導
体レーザでは、前記したように埋め込み接合を流れる電
流が素子バイアスによって活性層を流れる電流と同様に
増加するため高出力動作が難しい。
好な埋め込み界面が得られるため、非常に低い電流での
レーザ発振が可能である。また、マストランスポート工
程の時間的制御により埋め込み接合面積を非常に小さく
形成することができ、寄生容量を極力減らすことができ
る。そのため、高速変調特性の向上が比較的容易である
。例えばこのＭＴレーザと製造方法は異なるが、はぼ同
じ構成の半導体レーザでは変調周波数が１００Ｈｚ堤の
ものも報告されている。（例えばＣ，Ｂ、８ｕ ｅｔａ
ｌ Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ ４６１４ ） 、
１５ Ｆｅｂｒｕａｒｙ１９８５ Ｐ３４４） しかし、このようなｐｎ順接合を用いた埋め込み型半導
体レーザでは、前記したように埋め込み接合を流れる電
流が素子バイアスによって活性層を流れる電流と同様に
増加するため高出力動作が難しい。
第８図はｐｎ逆接合を用いた埋め込み型半導体し−ザ素
子の例でありＤＣ−ＰＢＨ（Ｄｏｕｂｌｅ Ｃｈａｎｎ
ｅｌ ＰＩ −ａｎａｒ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏ
） レーザと呼ばれる構造である。（例えば、水戸他
昭和５７年度電子通信学会総合全国大会、光および量子
エレクトロニクス人の予稿集８５７）この構造は二重へ
テロ構造ウーハに２つの溝を設け、その間に狭まれた活
性領域上以外にｐｎ逆接合による埋め込み結晶成長をさ
せたものである。２つの溝に狭まれた部分以外は、ｎｐ
ｎｐ接合となっており、電流集中効果が高い。この構造
では５ＱｍＷ以上の連続出力も可能であり、高温での発
振特性も優れている。
子の例でありＤＣ−ＰＢＨ（Ｄｏｕｂｌｅ Ｃｈａｎｎ
ｅｌ ＰＩ −ａｎａｒ Ｂｕｒｉｅｄ Ｈｅｔｅｒｏ
） レーザと呼ばれる構造である。（例えば、水戸他
昭和５７年度電子通信学会総合全国大会、光および量子
エレクトロニクス人の予稿集８５７）この構造は二重へ
テロ構造ウーハに２つの溝を設け、その間に狭まれた活
性領域上以外にｐｎ逆接合による埋め込み結晶成長をさ
せたものである。２つの溝に狭まれた部分以外は、ｎｐ
ｎｐ接合となっており、電流集中効果が高い。この構造
では５ＱｍＷ以上の連続出力も可能であり、高温での発
振特性も優れている。
しかし、このようなｐｎ逆接合を用いた構造では少くと
も２層以上の埋め込み結晶成長が必要であり、そのため
埋め込み接合を微小領域に限定することが難しい。その
ため埋め込み接合部での寄生容量を小さくすることが難
しく、変調特性の向上に障害となるものであった。この
構造によって得られる変調波数は数ｍＷ出力のとき２Ｇ
Ｈ２程度であり、活性領域の両横をエツチングして３０
μｍ程度のメサとした場合でも４ ＧＨｚ程度である。
も２層以上の埋め込み結晶成長が必要であり、そのため
埋め込み接合を微小領域に限定することが難しい。その
ため埋め込み接合部での寄生容量を小さくすることが難
しく、変調特性の向上に障害となるものであった。この
構造によって得られる変調波数は数ｍＷ出力のとき２Ｇ
Ｈ２程度であり、活性領域の両横をエツチングして３０
μｍ程度のメサとした場合でも４ ＧＨｚ程度である。
（例えば西本他昭和六十年秋季、第４６回応用物理学会
学術講演会、講演予稿集 ２Ｐ−Ｎ−１１゜Ｐ２Ｏ６） （発明が解決しようとする問題点） 前記したようにｐｎ逆接合を用いた従来の半導体レーザ
素子では高出力特性等に優れるが、しかし高速変調特性
の向上が難しいという問題があった。
学術講演会、講演予稿集 ２Ｐ−Ｎ−１１゜Ｐ２Ｏ６） （発明が解決しようとする問題点） 前記したようにｐｎ逆接合を用いた従来の半導体レーザ
素子では高出力特性等に優れるが、しかし高速変調特性
の向上が難しいという問題があった。
その解決のために埋め込み層をメサエッチングする方法
が考えられるが、メサ幅を非常に狭く（例えば１０μｍ
程度）するとメサ上部での電極のコンタクト抵抗とメサ
部分での結晶の抵抗が上昇し、温度特性の劣化が問題と
なる。
が考えられるが、メサ幅を非常に狭く（例えば１０μｍ
程度）するとメサ上部での電極のコンタクト抵抗とメサ
部分での結晶の抵抗が上昇し、温度特性の劣化が問題と
なる。
本発明はこのような従来技術の問題を考慮し、ｐｎ逆接
合による埋め込み構造であっても適度に広い電極面積を
有しながら埋め込み接合面積を狭くでき、高速変調特性
に優れた半導体レーザ素子の提供を目的としている。
合による埋め込み構造であっても適度に広い電極面積を
有しながら埋め込み接合面積を狭くでき、高速変調特性
に優れた半導体レーザ素子の提供を目的としている。
（問題点を解決するための手段）
本発明にかかる半導体レーザ素子は、埋め込み半導体層
の接合面積を小さくするため活性領域近傍でメサ幅を狭
くシ、電極部分においてはメサ幅を広くするよう構成さ
れている。そのために埋め込み結晶層中に選択除去可能
な半導体層を設け、電極コンタクト部を十分広く設けた
幅の広いメサとなる様に活性領域の外側をメサエッチン
グする。
の接合面積を小さくするため活性領域近傍でメサ幅を狭
くシ、電極部分においてはメサ幅を広くするよう構成さ
れている。そのために埋め込み結晶層中に選択除去可能
な半導体層を設け、電極コンタクト部を十分広く設けた
幅の広いメサとなる様に活性領域の外側をメサエッチン
グする。
そして、メサエッチングによって選択除去可能な半導体
層を露出させて、その除去を行うものである。
層を露出させて、その除去を行うものである。
（作用）
本発明によれば、埋め込み半導体層の少くとも一層が除
去されるため、ｐｎ逆接合の面積は活性領域近傍に限定
される。しかも、そのうえ選択除去する半導体層上のメ
サの幅は強い制限を受けず、オーミックコンタクトの抵
抗を十分に下げ得る櫂に設定することができる。そして
、また埋め込み層にはｐｎ逆接合を含むため光出力の直
線性が良く、高出力特性の向上が可能である。
去されるため、ｐｎ逆接合の面積は活性領域近傍に限定
される。しかも、そのうえ選択除去する半導体層上のメ
サの幅は強い制限を受けず、オーミックコンタクトの抵
抗を十分に下げ得る櫂に設定することができる。そして
、また埋め込み層にはｐｎ逆接合を含むため光出力の直
線性が良く、高出力特性の向上が可能である。
こうして、本発明はｐｎ逆接合を用いた埋め込み型半導
体レーザ素子の特徴を本質的に失うことなく寄生容量の
低減化が可能であり、高速変調特性を高めることが可能
メなる。
体レーザ素子の特徴を本質的に失うことなく寄生容量の
低減化が可能であり、高速変調特性を高めることが可能
メなる。
（実施例）
以下、図面を用いて本発明実施例を述べていく。
第１図は、本発明実施例を示す構成断面図である。
ｎ形ＩｎＰ基板１上にｎ形ＩｎＰバッファ一層２、Ｇａ
ＩｎＡｓＰ活性層３、ｐ形ＩｎＰクラット層４ヲ形成し
、メサエッチングによって活性層を特定領域に制限して
いる。その上にはｐ形ＩｎＰブロック層５とｎ形ＩｎＰ
＠流閉じ込め層６、ｐ形ＩｎＰ埋め込み層７、ｐ形Ｇ
ａＩｎＡｓＰオーミックコンタクト層８が形成され、図
に示すようにメサ上にはｎ形ＩｎＰ ［流閉じ込め層は
形成しない。そして、埋め込み半導体多層膜の第１層に
あった半導体層は除去しである。このように構成するこ
とにより、埋め込まれたＧａＩｎＡｓＰ活性層３には１
極１ｏ及び１２に加えられるバイアスによって電流が注
入され、それ以外の部分にはｐｎ逆バイアスによって電
流が制限される。特にメサの横側は空隙の存在により電
流は流れない。また、ｐｎ逆接合の実質的な面積は活性
領域近傍に限定されていることがわかる。図からもわか
るようにｐｎ逆接合の面積に比し、電極１０の接触面積
は広くとることができ、オーミックコンタクトの抵抗は
それほど上昇させずに済む。この接触面積はｐｎ逆接合
面積に比してかなり広く形成することが可能である。空
隙から活性層までの距離は成長条件、メサの高さ、結晶
の組成で制御でき約１μｍとすることも可能である。従
って、ｐｎ逆接合面積は２〜３μｍの幅となり、前記し
た従来例の３０μｍに比し大幅に小さな値とすることが
できる。また、電極接触面積は幅にして３０μｍ以上に
することは容易であり、従来技術に比べてオーミックコ
ンタクトを上昇させてしまう心配はない。
ＩｎＡｓＰ活性層３、ｐ形ＩｎＰクラット層４ヲ形成し
、メサエッチングによって活性層を特定領域に制限して
いる。その上にはｐ形ＩｎＰブロック層５とｎ形ＩｎＰ
＠流閉じ込め層６、ｐ形ＩｎＰ埋め込み層７、ｐ形Ｇ
ａＩｎＡｓＰオーミックコンタクト層８が形成され、図
に示すようにメサ上にはｎ形ＩｎＰ ［流閉じ込め層は
形成しない。そして、埋め込み半導体多層膜の第１層に
あった半導体層は除去しである。このように構成するこ
とにより、埋め込まれたＧａＩｎＡｓＰ活性層３には１
極１ｏ及び１２に加えられるバイアスによって電流が注
入され、それ以外の部分にはｐｎ逆バイアスによって電
流が制限される。特にメサの横側は空隙の存在により電
流は流れない。また、ｐｎ逆接合の実質的な面積は活性
領域近傍に限定されていることがわかる。図からもわか
るようにｐｎ逆接合の面積に比し、電極１０の接触面積
は広くとることができ、オーミックコンタクトの抵抗は
それほど上昇させずに済む。この接触面積はｐｎ逆接合
面積に比してかなり広く形成することが可能である。空
隙から活性層までの距離は成長条件、メサの高さ、結晶
の組成で制御でき約１μｍとすることも可能である。従
って、ｐｎ逆接合面積は２〜３μｍの幅となり、前記し
た従来例の３０μｍに比し大幅に小さな値とすることが
できる。また、電極接触面積は幅にして３０μｍ以上に
することは容易であり、従来技術に比べてオーミックコ
ンタクトを上昇させてしまう心配はない。
こうしてｐｎ逆接合の面積を低減して、高速変調特性を
向上させることが可能となる。
向上させることが可能となる。
第２図は本発明実施例に関する埋め込み型半導体レーザ
素子の製造過程を示す構成断面図群である。本発明は、
以下の様な工程により実施することができる。
素子の製造過程を示す構成断面図群である。本発明は、
以下の様な工程により実施することができる。
まず、ｎ形ＩｎＰ基板１上にｎ形ＩｎＰバッファ一層２
（約３μｍ厚）、ＧａＩｎＡｓＰ活性層３ （１，３μ
ｍ組成、０．１５μｍ厚）、ｐ形ＩｎＰ４（１μｍ厚）
の３層を成長させる（第２図（ａ））。
（約３μｍ厚）、ＧａＩｎＡｓＰ活性層３ （１，３μ
ｍ組成、０．１５μｍ厚）、ｐ形ＩｎＰ４（１μｍ厚）
の３層を成長させる（第２図（ａ））。
次に第２図中）に示すように活性層３を制限するように
メサエッチングを行う。このメサの幅は頂部が約１μｍ
となるように形成する。
メサエッチングを行う。このメサの幅は頂部が約１μｍ
となるように形成する。
このときのエツチング例としては次の様ζこ行う。
ｉス、 Ｓｉｎ、マスクによるストライプパターンを
形成し、塩酸十陽酸（１：１）のエツチング液で活性層
３が露出するまでエツチングする。そして臭素＋メタノ
ール溶液（臭素Ｑ、 ５ ｗｔ％）で１０〜１５秒間エ
ツチングする（第２図（ｂ））。次に液相結晶成長法に
より、ｐ形ＧａＩｎＡｓＰスペーサ層１３ （１，３μ
ｍ組成、 ０．１５μｍ厚）、ｐ形ＩｎＰブロック層５
（０５μｍ厚）、ｎ形ＩｎＰ を流閉じ込め層６（０，
５μｍ厚）、ｐ形ＩｎＰ埋め込みｒａ ７ （２，５μ
ｍ厚）及びｐ形ＧａＩｎＡｓＰオーミックコンタクト層
８ （１，１５μｍ５μｍ組成５μｍ厚）の埋め込み結
晶成長を行う。このとき活性領域となるメサ上では成長
膜厚が図のように変化して、メサ上にはｐ形ＩｎＰブロ
ック層５とｎ形ＩｎＰ ’ｒｌｉ流閉じ込め層６はほと
んど結晶成長しない。また、 ＧａＩｎＡｓＰスペーサ
層１３はメサの両面の下部の方にのみ成長し、メサ層面
にはほとんど成長しない。（第２図（Ｃ）） そして
、オーミックコンタクト層８上に８ｉ０．膜を約３００
ＯＡ形成し、オーミックコンタクトに十分な幅として約
３０μｍを残してパターンニングする。そして、臭素＋
メタノール溶液でｐ形ＩｎＰ埋め込み層７が露出するま
でメサエッチングを行い、続いて塩酸＋陽酸（１：１）
溶液で活性層３が露出するまでエツチングを続ける。こ
のとき塩酸のエツチング選択性により、メサエッチング
は活性層までで自動的に停止する（第２図（ｄ））。し
かる後、硫酸＋過酸化水素水＋水（４：１：１）のエツ
チング液でＧａＩｎＡｓＰスペーサ層の選択エツチング
を行い、活性層３の外側領域を除去する（第２図（ｅ）
）。このときＧａＩｎＡｓＰオーミックコンタクト層８
もエツチングされるが、組成の差によりその量は非常に
小さい。
形成し、塩酸十陽酸（１：１）のエツチング液で活性層
３が露出するまでエツチングする。そして臭素＋メタノ
ール溶液（臭素Ｑ、 ５ ｗｔ％）で１０〜１５秒間エ
ツチングする（第２図（ｂ））。次に液相結晶成長法に
より、ｐ形ＧａＩｎＡｓＰスペーサ層１３ （１，３μ
ｍ組成、 ０．１５μｍ厚）、ｐ形ＩｎＰブロック層５
（０５μｍ厚）、ｎ形ＩｎＰ を流閉じ込め層６（０，
５μｍ厚）、ｐ形ＩｎＰ埋め込みｒａ ７ （２，５μ
ｍ厚）及びｐ形ＧａＩｎＡｓＰオーミックコンタクト層
８ （１，１５μｍ５μｍ組成５μｍ厚）の埋め込み結
晶成長を行う。このとき活性領域となるメサ上では成長
膜厚が図のように変化して、メサ上にはｐ形ＩｎＰブロ
ック層５とｎ形ＩｎＰ ’ｒｌｉ流閉じ込め層６はほと
んど結晶成長しない。また、 ＧａＩｎＡｓＰスペーサ
層１３はメサの両面の下部の方にのみ成長し、メサ層面
にはほとんど成長しない。（第２図（Ｃ）） そして
、オーミックコンタクト層８上に８ｉ０．膜を約３００
ＯＡ形成し、オーミックコンタクトに十分な幅として約
３０μｍを残してパターンニングする。そして、臭素＋
メタノール溶液でｐ形ＩｎＰ埋め込み層７が露出するま
でメサエッチングを行い、続いて塩酸＋陽酸（１：１）
溶液で活性層３が露出するまでエツチングを続ける。こ
のとき塩酸のエツチング選択性により、メサエッチング
は活性層までで自動的に停止する（第２図（ｄ））。し
かる後、硫酸＋過酸化水素水＋水（４：１：１）のエツ
チング液でＧａＩｎＡｓＰスペーサ層の選択エツチング
を行い、活性層３の外側領域を除去する（第２図（ｅ）
）。このときＧａＩｎＡｓＰオーミックコンタクト層８
もエツチングされるが、組成の差によりその量は非常に
小さい。
この後、絶縁層及び電極を形成することにより、第１図
実施例を実現することができる。電極材料としては例え
ばｎ側αのにはＡｕＧｅ 、 ｐ側ＯＧにはＡｕＺｎ及
びコンタクト膜αυとしてＡｕ−Ｃｒを用いれば“良い
。ＡｕＺｎのようなアロイ型の電極の場合熱処理を必要
とするが、その際熱処理による歪がメサ部にかかること
がある。そのような対策としてアロイ型電極の場合第２
図（ｄ）の段階で電極７だけ先に形成しておく方法を用
いても良い。
実施例を実現することができる。電極材料としては例え
ばｎ側αのにはＡｕＧｅ 、 ｐ側ＯＧにはＡｕＺｎ及
びコンタクト膜αυとしてＡｕ−Ｃｒを用いれば“良い
。ＡｕＺｎのようなアロイ型の電極の場合熱処理を必要
とするが、その際熱処理による歪がメサ部にかかること
がある。そのような対策としてアロイ型電極の場合第２
図（ｄ）の段階で電極７だけ先に形成しておく方法を用
いても良い。
第３図は、本発明実施例を示す構成断面図である。
ｎ形ＩｎＰ基板１上にｎ形ＩｎＰバッファ一層２、Ｇａ
ＩｎＡｓＰ活性層３、ｐ形ＩｎＰクラット層４ヲ形成し
、２つの溝によって活性層を特定領域に制限している。
ＩｎＡｓＰ活性層３、ｐ形ＩｎＰクラット層４ヲ形成し
、２つの溝によって活性層を特定領域に制限している。
その上にはｐ形ＧａＩｎＡｓＰスペーサ層１３ｐ形Ｉｎ
Ｐブロック層５とｎ形ＩｎＰ電流閉じ込め層６、ｐ形１
ｎＰ埋め込み層７、ｐ形ＧａＩｎＡｓＰオーミックコン
タクト層が形成され、図に示すように２つの溝の間のメ
サ上にはｎ形ＩｎＰ電流閉じ込め層は形成しない。そし
て２つの溝の外側で活性層３より少しだけ上の部分にあ
ったＧａＩｎＡｓＰスペーサ層は除去しである。このよ
うに構成することにより、２つの溝部まれたＧａ Ｉ
ｎＡｓＰ活性層３には電極１０及び１２に加えられるバ
イアスによって電流が注入され、それ以外の部分にはｐ
ｎ逆バイアスによって電流が制限される。特に２つの溝
の外側は９隘の存在により電流は流れない。また、ｐｎ
逆接合の実質的な面積は２つの溝の幅で決定されている
ことがわかる。図からもわかるようにｐｎ逆接合の面積
に比し、電極ｌＯの接触面積は広くとることができ、オ
ーミックコンタクトの抵抗はそれほど上昇させずに済む
。この接触面積はｐｎ逆接合面積に比してかなり広く形
成すると七が可能である。
Ｐブロック層５とｎ形ＩｎＰ電流閉じ込め層６、ｐ形１
ｎＰ埋め込み層７、ｐ形ＧａＩｎＡｓＰオーミックコン
タクト層が形成され、図に示すように２つの溝の間のメ
サ上にはｎ形ＩｎＰ電流閉じ込め層は形成しない。そし
て２つの溝の外側で活性層３より少しだけ上の部分にあ
ったＧａＩｎＡｓＰスペーサ層は除去しである。このよ
うに構成することにより、２つの溝部まれたＧａ Ｉ
ｎＡｓＰ活性層３には電極１０及び１２に加えられるバ
イアスによって電流が注入され、それ以外の部分にはｐ
ｎ逆バイアスによって電流が制限される。特に２つの溝
の外側は９隘の存在により電流は流れない。また、ｐｎ
逆接合の実質的な面積は２つの溝の幅で決定されている
ことがわかる。図からもわかるようにｐｎ逆接合の面積
に比し、電極ｌＯの接触面積は広くとることができ、オ
ーミックコンタクトの抵抗はそれほど上昇させずに済む
。この接触面積はｐｎ逆接合面積に比してかなり広く形
成すると七が可能である。
２つの溝の幅は後述する製法上の制限により、それぞれ
約６μｍ程度である。従ってｐｎ逆接合面積は約１２μ
ｍの幅となり、前記した従来例の３０μｍに比し半分以
下の値とすることができる。また、電極接触面積は幅に
して３０βｍ以上にすることは容易であり、従来技術に
比べてオーミックコンタクトを上昇させてしまう心配は
ない。こうしてｐｎ逆接合の面積を低減して、高速変調
特性を向上させることが可能となる。
約６μｍ程度である。従ってｐｎ逆接合面積は約１２μ
ｍの幅となり、前記した従来例の３０μｍに比し半分以
下の値とすることができる。また、電極接触面積は幅に
して３０βｍ以上にすることは容易であり、従来技術に
比べてオーミックコンタクトを上昇させてしまう心配は
ない。こうしてｐｎ逆接合の面積を低減して、高速変調
特性を向上させることが可能となる。
第４図は本発明実施例に関する埋め込み型半導体レーザ
素子の製造過程を示す構成断面図群である。本発明は以
下の様な工程により実施することができる。
素子の製造過程を示す構成断面図群である。本発明は以
下の様な工程により実施することができる。
まず、ｎ形ＩｎＰ基板１上にｎ形ＩｎＰバ、ファ一層２
（約３μｍ厚）、ＧａＩｎＡｓＰ活性層３（１，３μｍ
組成、 ０．１５μｍ厚）、ｐ形ＩｎＰ ４ （０，２
μｍ厚）の３層を成長させる。次に第４図Φ）に示すよ
うに活性層３を分離するような２つの溝を設ける。溝の
幅はそれぞれ約６μｍで、溝の間のメサの幅は約１μｍ
となるように形成する。
（約３μｍ厚）、ＧａＩｎＡｓＰ活性層３（１，３μｍ
組成、 ０．１５μｍ厚）、ｐ形ＩｎＰ ４ （０，２
μｍ厚）の３層を成長させる。次に第４図Φ）に示すよ
うに活性層３を分離するような２つの溝を設ける。溝の
幅はそれぞれ約６μｍで、溝の間のメサの幅は約１μｍ
となるように形成する。
このときのエツチング例としては以下の様に行う。まず
、フォトレジストによる２つの溝のパターンを形成し、
臭素＋メタノール溶液で約０．５μｍの深さのエツチン
グを行う。次に塩酸＋陽酸（１：ｌ）のエツチング液で
１０秒間エツチングし、ＩｎＰ −のみ深くエツチ
ングする。しかる後、再度臭素十メタノール溶液（Ｑ、
５ｗｔ％）で１０〜１５秒間エツチングする（第４図（
ａ））。次に、液相結晶成長法によりｐ形ＧａＩｎＡｓ
Ｐ スペーサ層１３（１，３７！ｊｍ組成。
、フォトレジストによる２つの溝のパターンを形成し、
臭素＋メタノール溶液で約０．５μｍの深さのエツチン
グを行う。次に塩酸＋陽酸（１：ｌ）のエツチング液で
１０秒間エツチングし、ＩｎＰ −のみ深くエツチ
ングする。しかる後、再度臭素十メタノール溶液（Ｑ、
５ｗｔ％）で１０〜１５秒間エツチングする（第４図（
ａ））。次に、液相結晶成長法によりｐ形ＧａＩｎＡｓ
Ｐ スペーサ層１３（１，３７！ｊｍ組成。
０．１５μｍ厚）ｐ形ＩｎＰブロック層５ （Ｑ、５μ
ｍ厚）、ｎ形ＩｎＰ電流閉じ込め層６ （０，５ｔｔｍ
厚）、ｐ形埋め込み層７（３μｍ厚）及びｐ形ＧａＩｎ
ＡｓＰオーミッタコンタクト層８（１，１５μｍ組成、
０．５μｍ厚）の埋め込み結晶成長を行う。このとき、
２つの溝及び溝に狭まれたメサ上では成長膜厚が図のよ
うに変化して、メサ上部にはｐ形Ｇａ１ｎＡｓＰスペー
サ層１３と、ｐ形ＩｎＰブロック層及びｎ形ＩｎＰ ｌ
ｉ流閉じ込め層６はほとんど成長しない。（第３図（ｂ
））また、０ａＩｎＡｓＰスペ一サ層１３は溝の両端に
おいて、とぎれるような成長をする特性がある。
ｍ厚）、ｎ形ＩｎＰ電流閉じ込め層６ （０，５ｔｔｍ
厚）、ｐ形埋め込み層７（３μｍ厚）及びｐ形ＧａＩｎ
ＡｓＰオーミッタコンタクト層８（１，１５μｍ組成、
０．５μｍ厚）の埋め込み結晶成長を行う。このとき、
２つの溝及び溝に狭まれたメサ上では成長膜厚が図のよ
うに変化して、メサ上部にはｐ形Ｇａ１ｎＡｓＰスペー
サ層１３と、ｐ形ＩｎＰブロック層及びｎ形ＩｎＰ ｌ
ｉ流閉じ込め層６はほとんど成長しない。（第３図（ｂ
））また、０ａＩｎＡｓＰスペ一サ層１３は溝の両端に
おいて、とぎれるような成長をする特性がある。
そして、オーミックコンタクト層８上にＳｉｎ。
膜を約３００ＯＡ形成し、オーミックコンタクトに十分
な幅として約３０μｍを残してパターンニングする。そ
して、臭素＋メタノール溶液でｐ形ＩｎＰ埋め込み層７
がｕｔｂするまでメサエッチングを行い、続いて塩酸十
陽酸（１：１）溶液で活性層３が露出するまでエツチン
グを続ける。このとき塩酸のエツチング選択性により、
メサエッチングはＧａＩｎＡｓＰスペーサ層までで自動
的に停止する。
な幅として約３０μｍを残してパターンニングする。そ
して、臭素＋メタノール溶液でｐ形ＩｎＰ埋め込み層７
がｕｔｂするまでメサエッチングを行い、続いて塩酸十
陽酸（１：１）溶液で活性層３が露出するまでエツチン
グを続ける。このとき塩酸のエツチング選択性により、
メサエッチングはＧａＩｎＡｓＰスペーサ層までで自動
的に停止する。
しかる後、硫酸＋過酸化水素水＋水（４：１：１）のエ
ツチング液でＧａＩｎＡｓＰ層の選択エツチングを行い
、ＧａＩｎＡｓＰスペーサ層１３の溝の層側３域を除去
する（第４図（Ｃ））。このとき、Ｇａ Ｉ ｎＡｓ
Ｐオーミックコンタクト層８もエツチングされるが、組
成の差によりその量は非常に小さい。この後、絶縁層及
び電極を形成すること−こより、ｌＸｘ図又は第３図の
実施例を実現することができる。電極材料としては例え
ばｎ側αりにはＡｕＧｅ％ ｐ側α１にはＡｕＺｎ及び
コンタクト膜αυとしてＡｕ Ｃｒを用いれば良い。
ツチング液でＧａＩｎＡｓＰ層の選択エツチングを行い
、ＧａＩｎＡｓＰスペーサ層１３の溝の層側３域を除去
する（第４図（Ｃ））。このとき、Ｇａ Ｉ ｎＡｓ
Ｐオーミックコンタクト層８もエツチングされるが、組
成の差によりその量は非常に小さい。この後、絶縁層及
び電極を形成すること−こより、ｌＸｘ図又は第３図の
実施例を実現することができる。電極材料としては例え
ばｎ側αりにはＡｕＧｅ％ ｐ側α１にはＡｕＺｎ及び
コンタクト膜αυとしてＡｕ Ｃｒを用いれば良い。
第１図、第３図はいずれも埋め込み結晶成長の第１層目
にスペーサ層を設けた実施側であるが、第３図の場合ス
ペーサの除去が２つの溝の外側までであり、ｐｎ逆接合
の面積は大きくなる欠点はあるが、２つの溝部の結晶が
活性領域を歪等から保護する役割を果たす。従ってより
高速な変調特性を重視する場合は第１図実施例、ある程
度の高速性の低下はあっても長期的信頼性を重視する場
合は第３図実施例と使途により使い分けることができる
。
にスペーサ層を設けた実施側であるが、第３図の場合ス
ペーサの除去が２つの溝の外側までであり、ｐｎ逆接合
の面積は大きくなる欠点はあるが、２つの溝部の結晶が
活性領域を歪等から保護する役割を果たす。従ってより
高速な変調特性を重視する場合は第１図実施例、ある程
度の高速性の低下はあっても長期的信頼性を重視する場
合は第３図実施例と使途により使い分けることができる
。
第５図は、埋め込み層の第２層にＧａ Ｉ ｎＡｓｐＡ
ｓ−サ層を用いた本発明実施例である。この実施例は第
１図実施例でｐ形ＩｎＰブロック層５とｐ形ＧａＩｎＡ
ｓＰスペーサ層１３を逆に用いた場合に相当する。従っ
て、製造過程は５と１３を逆にしただけでほぼ第２図で
示した通りであり、省略することにする。この実施例で
は活性領域に接するｐ形ＩｎＰブロクク層５が空隙より
も基板側にあり、５が活性領域の保護層としての役目を
もつ特徴がある。これにより第１図実施例よりも信頼性
の向上が可能である。第５図実施例では第１図実施例よ
りもｐｎ逆接合面積が実質的に左右それぞ、れ２μｍ程
度に広がってしまう。しかしながら、第３図実施例の場
合の６μｍよりは狭いため、信頼性と高速性の点で第１
図実施例と第３図実施例の中間に位置する実施例といえ
る。
ｓ−サ層を用いた本発明実施例である。この実施例は第
１図実施例でｐ形ＩｎＰブロック層５とｐ形ＧａＩｎＡ
ｓＰスペーサ層１３を逆に用いた場合に相当する。従っ
て、製造過程は５と１３を逆にしただけでほぼ第２図で
示した通りであり、省略することにする。この実施例で
は活性領域に接するｐ形ＩｎＰブロクク層５が空隙より
も基板側にあり、５が活性領域の保護層としての役目を
もつ特徴がある。これにより第１図実施例よりも信頼性
の向上が可能である。第５図実施例では第１図実施例よ
りもｐｎ逆接合面積が実質的に左右それぞ、れ２μｍ程
度に広がってしまう。しかしながら、第３図実施例の場
合の６μｍよりは狭いため、信頼性と高速性の点で第１
図実施例と第３図実施例の中間に位置する実施例といえ
る。
第６図は、埋め込み層の第２層にＧａＩｎＡｓＰスペー
サ層を用いた実施例である。これは第３図実施例のｐ形
ＩｎＰプロｙり層５とｐ形ＧａＩｎＡｓＰ ｘ ヘ−サ
層１３を逆に用いた場合であり、第５図実施例の第１図
実施例に対する関係と同様な関係である。
サ層を用いた実施例である。これは第３図実施例のｐ形
ＩｎＰプロｙり層５とｐ形ＧａＩｎＡｓＰ ｘ ヘ−サ
層１３を逆に用いた場合であり、第５図実施例の第１図
実施例に対する関係と同様な関係である。
但し、 ＧａＩｎＡｓＰスペーサ層１３は溝の層側３に
おいて連続するようになる。この場合％ ｐ形ＩｎＰク
ラッド層４の厚さが第５図の場合よりも薄いため形成さ
れるｐｎ逆接合面積が狭く形成できる。しかしながら本
質的にこれは第５図実施例と同等な位置にあるといえる
。
おいて連続するようになる。この場合％ ｐ形ＩｎＰク
ラッド層４の厚さが第５図の場合よりも薄いため形成さ
れるｐｎ逆接合面積が狭く形成できる。しかしながら本
質的にこれは第５図実施例と同等な位置にあるといえる
。
以上説明してきたように、本発明によればｐｎ接合を用
いた埋め込み構造でありながら埋め込み接合の面積を小
さく限定することができ、また、ｐｎ逆接合を用いた埋
め込み構造の特質を本質的（こ失わないため電流−光出
力特性に優れ、更に高速変調特性の良い埋め込み型半導
体レーザ素子を得ることができる。
いた埋め込み構造でありながら埋め込み接合の面積を小
さく限定することができ、また、ｐｎ逆接合を用いた埋
め込み構造の特質を本質的（こ失わないため電流−光出
力特性に優れ、更に高速変調特性の良い埋め込み型半導
体レーザ素子を得ることができる。
第１図、第３図、第５図及び第６図は、本発明による埋
め込み型半導体レーザ素子の構成断面図、第２図、第４
図は、本発明による埋め込み型半導体レーザ素子の製造
過程を示す工程図、第７図及び第８図は埋め込み型半導
体レーザ素子の従来例を示す構成断面図である。 １ 、２ 、６・ｎ形ＩｎＰ、３ ・−・ＧａＩｎＡｓ
Ｐ活性層、４ 、５ 、７−＝・Ｉ）形ＩｎＰ 、 ８
・・・ＧａＩｎＡｓＰオーミククコンタクト層、ｇ
、 １４ ・−８ｉｎ、、１０−・−ＡｕＺｎ １！極
、１１−・−Ａｕ−Ｃｒ電極、１２−・−ＡｕＧｅ ′
ｒ！Ｌ極、１３ ・＝ ＧａＩｎＡｓＰスペーサ層。
め込み型半導体レーザ素子の構成断面図、第２図、第４
図は、本発明による埋め込み型半導体レーザ素子の製造
過程を示す工程図、第７図及び第８図は埋め込み型半導
体レーザ素子の従来例を示す構成断面図である。 １ 、２ 、６・ｎ形ＩｎＰ、３ ・−・ＧａＩｎＡｓ
Ｐ活性層、４ 、５ 、７−＝・Ｉ）形ＩｎＰ 、 ８
・・・ＧａＩｎＡｓＰオーミククコンタクト層、ｇ
、 １４ ・−８ｉｎ、、１０−・−ＡｕＺｎ １！極
、１１−・−Ａｕ−Ｃｒ電極、１２−・−ＡｕＧｅ ′
ｒ！Ｌ極、１３ ・＝ ＧａＩｎＡｓＰスペーサ層。
Claims (6)
- （１）半導体基板上に第１導電形バッファー層、活性層
、第２導電形クラッド層の少くとも３層を結晶成長させ
、該活性層を所定の幅に制限するべくメサエッチング処
理して活性領域とし、該活性領域の側面に接してｐｎ逆
接合を含む埋め込み半導体多層膜を結晶成長して成る埋
め込み型半導体レーザ素子において、前記埋め込み半導
体多層膜として少くとも３層以上の結晶層を設け、その
うちの特定の半導体層を少くとも１層除去して成ること
を特徴とする埋め込み型半導体レーザ素子。 - （２）埋め込み半導体多層膜のうちの除去する特定の半
導体層は、最初の埋め込み結晶成長層であることを特徴
とする特許請求の範囲第１項記載の埋め込み型半導体レ
ーザ素子。 - （３）埋め込み半導体多層膜のうちの除去する特定の半
導体層は第２番目の埋め込み結晶成長層であることを特
徴とする特許請求の範囲第１項記載の半導体レーザ素子
。 - （４）半導体基板をＩｎＰ単結晶とし、埋め込み半導体
多層膜をＩｎＰ結晶及びＧａＩｎＡｓＰ結晶としたこと
を特徴とする特許請求の範囲第１項記載の埋め込み型半
導体レーザ素子。 - （５）半導体基板上に第１導電形バッファー層、活性層
、第２導電型クラッド層の少くとも３層を結晶成長させ
る工程と、該活性層を所定の幅に制限するべくメサエッ
チング処理して活性領域を形成する工程と、ｐｎ逆接合
を含み該活性領域の側面に接する半導体多層膜であって
少くとも１層選択除去可能な半導体層を含み少くとも３
層以上の半導体層から成る埋め込み半導体多層膜を形成
する工程と、前記活性領域を含包して且つその幅よりも
十分広い幅で少くとも前記選択除去可能な半導体層に達
するメサエッチングを行う工程と、該メサエッチングを
行った領域より前記選択除去可能な半導体層を選択的に
除去する工程とを含んで成ることを特徴とする埋め込み
型半導体レーザ素子の製造方法。 - （６）半導体基板はＩｎＰ単結晶から成り、埋め込み半
導体多層膜としてＩｎＰ結晶及びＧａＩｎＡｓＰ結晶を
用いることを特徴とする特許請求の範囲第４項記載の埋
め込み型半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21581586A JPS6372175A (ja) | 1986-09-16 | 1986-09-16 | 埋め込み型半導体レ−ザ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21581586A JPS6372175A (ja) | 1986-09-16 | 1986-09-16 | 埋め込み型半導体レ−ザ素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6372175A true JPS6372175A (ja) | 1988-04-01 |
Family
ID=16678713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21581586A Pending JPS6372175A (ja) | 1986-09-16 | 1986-09-16 | 埋め込み型半導体レ−ザ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6372175A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110034A (ja) * | 2005-10-17 | 2007-04-26 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法、及び半導体光素子 |
-
1986
- 1986-09-16 JP JP21581586A patent/JPS6372175A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110034A (ja) * | 2005-10-17 | 2007-04-26 | Sumitomo Electric Ind Ltd | 半導体光素子の製造方法、及び半導体光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833952B2 (ja) | 半導体レーザ | |
| JP3053357B2 (ja) | 平面埋込型レーザダイオードの製造方法 | |
| JPH0474877B2 (ja) | ||
| JPS61284987A (ja) | 半導体レ−ザ素子 | |
| JPS6372175A (ja) | 埋め込み型半導体レ−ザ素子及びその製造方法 | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS63144589A (ja) | 半導体レ−ザ素子 | |
| JPS61102086A (ja) | 半導体レ−ザ | |
| JPH0677588A (ja) | 半導体レーザ及びその製造方法 | |
| JPS637691A (ja) | 半導体レ−ザ装置 | |
| JPH0567849A (ja) | 半導体発光素子 | |
| JPS6372174A (ja) | 埋め込み型半導体レ−ザ素子及びその製造方法 | |
| JPS61187287A (ja) | 半導体発光装置 | |
| JPS61220389A (ja) | 集積型半導体レ−ザ | |
| JPH0666526B2 (ja) | 半導体レーザダイオードとその製造方法 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPH07120836B2 (ja) | 半導体レーザ | |
| JPH0548194A (ja) | 半導体レーザ及びその製造方法 | |
| JP2804533B2 (ja) | 半導体レーザの製造方法 | |
| JP2860207B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH10107367A (ja) | 半導体レーザ及びその製造方法 | |
| JPS6356982A (ja) | 半導体レ−ザ |