JPS6372236A - スクランブル回路 - Google Patents
スクランブル回路Info
- Publication number
- JPS6372236A JPS6372236A JP61215029A JP21502986A JPS6372236A JP S6372236 A JPS6372236 A JP S6372236A JP 61215029 A JP61215029 A JP 61215029A JP 21502986 A JP21502986 A JP 21502986A JP S6372236 A JPS6372236 A JP S6372236A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- scramble
- generation circuit
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 35
- 230000000737 periodic effect Effects 0.000 claims description 5
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 230000002035 prolonged effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル信号のランダム性及びタイミング情
報保持のためのスクランブル回路に関する。
報保持のためのスクランブル回路に関する。
ディジタル信号のランダム性及びタイミング情報保持の
ためのスクランブル信号発生回路は、従来、セット・リ
セット型スクランブル方式においてフレーム同期信号周
期間隔で動作していた。すなわち、スクランブル信号周
期とフレーム同期信号周期とが同じであった。この場合
、スクランブル信号周期を長くしてよシ一層のランダム
性を保持しようとすると、フレーム同期信号周期も長く
なシ、フレーム同期引込時間が長くなるという欠点が生
ずる。
ためのスクランブル信号発生回路は、従来、セット・リ
セット型スクランブル方式においてフレーム同期信号周
期間隔で動作していた。すなわち、スクランブル信号周
期とフレーム同期信号周期とが同じであった。この場合
、スクランブル信号周期を長くしてよシ一層のランダム
性を保持しようとすると、フレーム同期信号周期も長く
なシ、フレーム同期引込時間が長くなるという欠点が生
ずる。
以下に、このことを第３図を参照して説明する。
第３図は従来のスクランブル回路の一実施例を示すブロ
ック図である。
ック図である。
第３図において、Ｎ列の非同期信号１０１を同期化回路
１でタイムベース信号発生回路２の各種タイミングノク
ルス１０２によｐＮ列の同期信号１０３に変換すると共
に、各種情報信号（例えばフレーム同期信号等）の多重
化の為のタイムスロットを作る。次に、変換されたＮ列
の同期信号１０３に１時分割多重化回路３でフレーム同
期信号発生回路４から発生されたフレーム同期信号１０
４を多重化する。これは、一般的によく知られている同
期・多重化回路である。
１でタイムベース信号発生回路２の各種タイミングノク
ルス１０２によｐＮ列の同期信号１０３に変換すると共
に、各種情報信号（例えばフレーム同期信号等）の多重
化の為のタイムスロットを作る。次に、変換されたＮ列
の同期信号１０３に１時分割多重化回路３でフレーム同
期信号発生回路４から発生されたフレーム同期信号１０
４を多重化する。これは、一般的によく知られている同
期・多重化回路である。
スクランブル信号発生回路５′は、フレーム同期信号発
生回路４で発生するフレーム同期信号の周期信号１０５
によって制御されるセット・リセット型Ｍ段Ｐ Ｎ （
Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｎｏ１ｓｅ ５ｅｑｕｅ
ｎｃｅ）信号発生回路でらる。スクランブル信号発生回
路５′の出力信号であるＮ列の変形擬似ランダム信号１
１０６（段ＰＮ信号の部分信号）は、排他的論理オロ回
路６においてＮ列の多重化回路出力信号１０７とスクラ
ンブルされ、Ｎ列の出力信号１０８となる。
生回路４で発生するフレーム同期信号の周期信号１０５
によって制御されるセット・リセット型Ｍ段Ｐ Ｎ （
Ｐｓｅｕｄｏ Ｒａｎｄｏｍ Ｎｏ１ｓｅ ５ｅｑｕｅ
ｎｃｅ）信号発生回路でらる。スクランブル信号発生回
路５′の出力信号であるＮ列の変形擬似ランダム信号１
１０６（段ＰＮ信号の部分信号）は、排他的論理オロ回
路６においてＮ列の多重化回路出力信号１０７とスクラ
ンブルされ、Ｎ列の出力信号１０８となる。
受信側ではフレーム同期信号の周期信号によシ受信側ス
クランブル信号発生回路を制御することで送信側のスク
ランブル信号位相に合わせている。
クランブル信号発生回路を制御することで送信側のスク
ランブル信号位相に合わせている。
このとき、Ｎ列の変形擬似ランダム信号間に相関がない
様にすることはランダム性を保持するためには一般的な
ことである。
様にすることはランダム性を保持するためには一般的な
ことである。
従来例にみられる様に、スクランブル信号発生回路５′
を制御する制御信号周期はフレーム同期信号周期と同一
である。このため、よりランダム化を望もうとした時、
すなわちスクランブル信号発生回路５′のスクランブル
信号周期を長くしようとすると、フレーム同期信号周期
も長くなる。これは、フレーム同期引込時間を長くする
という欠点を有することになる。
を制御する制御信号周期はフレーム同期信号周期と同一
である。このため、よりランダム化を望もうとした時、
すなわちスクランブル信号発生回路５′のスクランブル
信号周期を長くしようとすると、フレーム同期信号周期
も長くなる。これは、フレーム同期引込時間を長くする
という欠点を有することになる。
本発明はフレーム同期引込時間を劣化させることな〈従
来と同程度のフレーム同期引込時間を有し、なおかつス
クランブル信号周期を長くしてよシー、■のランダム化
が計れるスクランブル回路を提供することを目的とする
。
来と同程度のフレーム同期引込時間を有し、なおかつス
クランブル信号周期を長くしてよシー、■のランダム化
が計れるスクランブル回路を提供することを目的とする
。
本発明のスクランブル回路は、フレーム同期信号周期よ
ｐも長いスクランブル信号周期とするため、スクランブ
ル信号発生回路を制御する制御信号情報をフレーム同期
信号周期内のあるタイムスロットを使用して伝送するこ
とにより、送受信間でのスクランブル信号同期をとるこ
とを特徴としている。すなわち、Ｎ列の非同期信号を同
期化する同期化回路と、同期化に必要な各種タイミング
ベース信号を発生させるタイムベース信号発生回路と、
受信側での多重化信号分離に必要なフレーム同期信号を
発生するフレーム同期信号発生回路と、送出信号列のラ
ンダム性を保つためのスクランブル信号を発生するスク
ランブル信号発生回路と、フレーム同期信号の周期信号
をに分周してスクランブル信号発生回路を制御するだめ
の信号を発生させる分周回路と、フレーム同期信号及び
スクランブル信号発生回路を制御するための制御信号情
報を時分割多重化する多頁化回路と、Ｎ列の多重化回路
出力信号とＮ列のスクランブル信号発生回路の出力信号
とをスクランブルする排他的論理和回路とを備えて構成
される。
ｐも長いスクランブル信号周期とするため、スクランブ
ル信号発生回路を制御する制御信号情報をフレーム同期
信号周期内のあるタイムスロットを使用して伝送するこ
とにより、送受信間でのスクランブル信号同期をとるこ
とを特徴としている。すなわち、Ｎ列の非同期信号を同
期化する同期化回路と、同期化に必要な各種タイミング
ベース信号を発生させるタイムベース信号発生回路と、
受信側での多重化信号分離に必要なフレーム同期信号を
発生するフレーム同期信号発生回路と、送出信号列のラ
ンダム性を保つためのスクランブル信号を発生するスク
ランブル信号発生回路と、フレーム同期信号の周期信号
をに分周してスクランブル信号発生回路を制御するだめ
の信号を発生させる分周回路と、フレーム同期信号及び
スクランブル信号発生回路を制御するための制御信号情
報を時分割多重化する多頁化回路と、Ｎ列の多重化回路
出力信号とＮ列のスクランブル信号発生回路の出力信号
とをスクランブルする排他的論理和回路とを備えて構成
される。
以下１図面を参照して本発明・てついて詳細に説明する
。
。
第１図は本発明の一災施例を示すブロック図である。第
３図と同一番号のものは全く同一機能。
３図と同一番号のものは全く同一機能。
動作をする。
第２図は動作を説明するだめのタイムチャートの一例（
Ｋ＝３の場合）を示す。フレーム同期信号発生回路４で
発生するフレーム同期信号１０４０周期信号１０９をに
分周回路７でに分周を行い。
Ｋ＝３の場合）を示す。フレーム同期信号発生回路４で
発生するフレーム同期信号１０４０周期信号１０９をに
分周回路７でに分周を行い。
Ｋ分周信号１１０によりスクランブル信号発生回路５を
制御する。スクランブル信号発生回路５は従来例と同様
のセット・リセット型り段ＰＮ信号発生回路であるが、
Ｌ）Ｍであることは言うまでもない、すなわち、従来の
スクランブル信号発生回路５′のスクランブル信号周期
長よりＫ倍まで長くすることができ、よ）一層のランダ
ム化が実現できる。
制御する。スクランブル信号発生回路５は従来例と同様
のセット・リセット型り段ＰＮ信号発生回路であるが、
Ｌ）Ｍであることは言うまでもない、すなわち、従来の
スクランブル信号発生回路５′のスクランブル信号周期
長よりＫ倍まで長くすることができ、よ）一層のランダ
ム化が実現できる。
次に、送信側と受信側でスクランブル信号位相を合致さ
せる為、従来はフレーム同期信号の周期信号を使用して
いた。しかし１本発明回路は、フレーム同期信号周期よ
シもスクランブル信号周期の方が長い為、フレーム同期
信号の周期信号では制御できない。そこで、フレーム同
期信号周期のあるタイムスロット、例えば第２図に示す
Ｂ 、 Ｃ。
せる為、従来はフレーム同期信号の周期信号を使用して
いた。しかし１本発明回路は、フレーム同期信号周期よ
シもスクランブル信号周期の方が長い為、フレーム同期
信号の周期信号では制御できない。そこで、フレーム同
期信号周期のあるタイムスロット、例えば第２図に示す
Ｂ 、 Ｃ。
Ｄのタイムスロットを使用してスクランブル信号発生回
路５を制御するかしないかの情報を伝送する。すなわち
、タイムスロットＢ、Ｃ，Ｄの情報ｙ’ｆｉｆべて１＃
の場合に次のフレーム同期信号周期のタイムスロットＡ
の位置でスクランブル信号発生回路５を制御し、すべて
０１ｍの場合に次のフレーム同期信号周期のタイムスロ
ットＡの位置では制御しない様にする制御情報信号１１
１を多重化回路３によシ第２図のタイムスロットＢ、Ｃ
，Ｄに挿入する。
路５を制御するかしないかの情報を伝送する。すなわち
、タイムスロットＢ、Ｃ，Ｄの情報ｙ’ｆｉｆべて１＃
の場合に次のフレーム同期信号周期のタイムスロットＡ
の位置でスクランブル信号発生回路５を制御し、すべて
０１ｍの場合に次のフレーム同期信号周期のタイムスロ
ットＡの位置では制御しない様にする制御情報信号１１
１を多重化回路３によシ第２図のタイムスロットＢ、Ｃ
，Ｄに挿入する。
受信側ではフレーム同期信号を基準に本タイムスロッ）
Ｂ、Ｃ，Ｄの情報信号を抽出することによシ、受信側の
スクランブル信号発生回路を制御することが可能となシ
、送信側のスクランブル信号位相に合わせることができ
る。
Ｂ、Ｃ，Ｄの情報信号を抽出することによシ、受信側の
スクランブル信号発生回路を制御することが可能となシ
、送信側のスクランブル信号位相に合わせることができ
る。
以上説明した様に９本発明によれば従来のフレーム同期
信号周期よシも長い周期をもつスクランブル信号を発生
させることができ、かつ送受信間でスクランブル信号位
相を容易にあわせることが可能となる。すなわち、フレ
ーム同期引込時間は従来と変わシなく、かつよシランダ
ム化された周期の長いスクランブル信号を発生できるス
クランブル回路構成が可能となる。
信号周期よシも長い周期をもつスクランブル信号を発生
させることができ、かつ送受信間でスクランブル信号位
相を容易にあわせることが可能となる。すなわち、フレ
ーム同期引込時間は従来と変わシなく、かつよシランダ
ム化された周期の長いスクランブル信号を発生できるス
クランブル回路構成が可能となる。
第１図は本発明の一実施例を示すブロック図。
第２図は本発明の動作説明のだめのタイムチャートの一
例（Ｋ２Ｓの場合）を示した図、第３図は従来の一実施
例を示すブロック図。 １・・・同期化回路、２・・・タイムベース信号発生回
路、３・・・多重化回路、４・・・フレーム同期信号発
生回路、 ５ 、５’・・・スクランブル信号発生回路
、６・・・排他的論理和回路、７・・・Ｋ分周回路。 第１図 第３図
例（Ｋ２Ｓの場合）を示した図、第３図は従来の一実施
例を示すブロック図。 １・・・同期化回路、２・・・タイムベース信号発生回
路、３・・・多重化回路、４・・・フレーム同期信号発
生回路、 ５ 、５’・・・スクランブル信号発生回路
、６・・・排他的論理和回路、７・・・Ｋ分周回路。 第１図 第３図
Claims (1)
- １、Ｎ列の非同期信号を同期化する同期化回路と、同期
化に必要な各種タイミングベース信号を発生するタイム
ベース信号発生回路と、受信側での多重化信号分離に必
要なフレーム同期信号を発生するフレーム同期信号発生
回路と、送出信号列のランダム性を保つためのスクラン
ブル信号を発生するスクランブル信号発生回路と、フレ
ーム同期信号の周期信号をＫ分周して前記スクランブル
信号発生回路を制御するための信号を発生する分周回路
と、フレーム同期信号及び前記スクランブル信号発生回
路を制御する制御信号情報を時分割多重化する多重化回
路と、Ｎ列の多重化回路出力信号とＮ列のスクランブル
信号発生回路出力信号とをスクランブルする排他的論理
和回路とを備えたことを特徴とするスクランブル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61215029A JPH0640641B2 (ja) | 1986-09-13 | 1986-09-13 | スクランブル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61215029A JPH0640641B2 (ja) | 1986-09-13 | 1986-09-13 | スクランブル回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6372236A true JPS6372236A (ja) | 1988-04-01 |
| JPH0640641B2 JPH0640641B2 (ja) | 1994-05-25 |
Family
ID=16665565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61215029A Expired - Lifetime JPH0640641B2 (ja) | 1986-09-13 | 1986-09-13 | スクランブル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640641B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0411424A (ja) * | 1990-04-27 | 1992-01-16 | Nec Corp | リセツト形スクランブル符号伝送方式 |
-
1986
- 1986-09-13 JP JP61215029A patent/JPH0640641B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0411424A (ja) * | 1990-04-27 | 1992-01-16 | Nec Corp | リセツト形スクランブル符号伝送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0640641B2 (ja) | 1994-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3659046A (en) | Message scrambler for pcm communication system | |
| JPH0828691B2 (ja) | フレーム同期方式 | |
| EP0658990A1 (en) | Circuit and method for alignment of digital information packets | |
| US4644536A (en) | Method and apparatus for multiplexing digital signals | |
| EP0232043A2 (en) | Scrambling data signals | |
| FR1442912A (fr) | Dispositif de codage d'une information ayant la forme d'impulsions | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| JPH0640641B2 (ja) | スクランブル回路 | |
| GB2113940A (en) | Data transmission system | |
| RU2005108980A (ru) | Способ и устройство для уменьшения фазовых скачков при переключении источников синхронизации | |
| GB1256137A (en) | A demultiplexing apparatus | |
| JPH0275240A (ja) | 伝送スクランブル方式 | |
| US4378570A (en) | Receiver for jam-resistant TV system | |
| JPH037438A (ja) | 多重化データ通信装置のチヤネル同期回路 | |
| JPH0568013A (ja) | デジタル信号多重通信システム | |
| KR200192868Y1 (ko) | 역다중화 출력값의 지연 제거 회로 | |
| JPH0741228Y2 (ja) | デジタル信号多重化装置 | |
| JPH0795729B2 (ja) | スクランブル回路 | |
| JPS6231229A (ja) | 中継装置 | |
| JPH10150422A (ja) | 多重分離装置及びフレームパルス生成回路 | |
| JPH06350550A (ja) | フレーム同期多重装置 | |
| JPH05284153A (ja) | スクランブル信号多重化方式 | |
| JPH01194538A (ja) | 多重秘密通信装置 | |
| JPH0831837B2 (ja) | 周波数制御装置 | |
| JPH0117298B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |