JPH0117298B2 - - Google Patents
Info
- Publication number
- JPH0117298B2 JPH0117298B2 JP56119716A JP11971681A JPH0117298B2 JP H0117298 B2 JPH0117298 B2 JP H0117298B2 JP 56119716 A JP56119716 A JP 56119716A JP 11971681 A JP11971681 A JP 11971681A JP H0117298 B2 JPH0117298 B2 JP H0117298B2
- Authority
- JP
- Japan
- Prior art keywords
- staff
- circuit
- synchronization
- frequency
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
本発明はスタツフ同期方式のデイジタル多重変
換装置に係り受信側で同期はずれが生じ、再度同
期が復帰した場合電圧制御発信器の引込む時間を
早くするスタツフ同期方式に関する。
換装置に係り受信側で同期はずれが生じ、再度同
期が復帰した場合電圧制御発信器の引込む時間を
早くするスタツフ同期方式に関する。
複数の非同期デイジタル信号を多重化して周波
数の高い１本の信号にして伝送する場合一般的に
スタツフ同期方式が使用されている。
数の高い１本の信号にして伝送する場合一般的に
スタツフ同期方式が使用されている。
第１図に従来例のスタツフ同期方式のデイジタ
ル多重変換装置のブロツク図を示し、Ａは送信
部、Ｂは受信部を示している。
ル多重変換装置のブロツク図を示し、Ａは送信
部、Ｂは受信部を示している。
図中、１，２は送信チヤンネル部、３，１４は
バイポーラ・ユニポーラ変換部（以下Ｂ／Ｕ
CONVと称す）、４，２２はバツフアメモリ、
５，１５はタイミング抽出器、６は位相比較器、
７は多重化部、８はスタツフ制御回路（ジヤステ
イヒイケーシヨン制御回路）、９は多重化部、１
０は主発振器、１１は送信側クロツク発生回路、
１２，２４はユニポーラ・バイポーラ変換部（以
下Ｕ／Ｂ CONVと称す）、１６は受信側クロツ
ク発生回路、１７はフレーム同期回路、１３，１
８は分離部、１９はデスタツフ制御回路、２０，
２１は受信チヤンネル部、２３は位相同期回路、
２５はAIS信号発生器である。
バイポーラ・ユニポーラ変換部（以下Ｂ／Ｕ
CONVと称す）、４，２２はバツフアメモリ、
５，１５はタイミング抽出器、６は位相比較器、
７は多重化部、８はスタツフ制御回路（ジヤステ
イヒイケーシヨン制御回路）、９は多重化部、１
０は主発振器、１１は送信側クロツク発生回路、
１２，２４はユニポーラ・バイポーラ変換部（以
下Ｕ／Ｂ CONVと称す）、１６は受信側クロツ
ク発生回路、１７はフレーム同期回路、１３，１
８は分離部、１９はデスタツフ制御回路、２０，
２１は受信チヤンネル部、２３は位相同期回路、
２５はAIS信号発生器である。
動作としてはSINより入力するバイポーラ符号
の入力低次群信号を、Ｂ／Ｕ CONV３にてユ
ニポーラ符号に変換して、この信号よりタイミン
グ抽出器５にて抽出したタイミングパルスでバツ
フアメモリ４に書込む。一方送信側クロツク発生
器１１より入力低次群周波数に比較して若干高め
の同期化信号周波数をスタツフ制御回路８に入力
し、これにより発するパルスによりバツフアメモ
リ４の上記説明の書込まれた信号を読み取る。こ
の時スタツフパルスを挿入することにより多重化
部９にて多重化する周波数偏差を吸収している。
この時スタツフパルスを挿入したか、しないかの
情報をスタツフ指定パルスとして別に多重化信号
に重畳している。又受信側にて同期をとるための
フレームパルス各種のサービスパルス等も多重化
信号に重畳されている。このような各送信チヤン
ネル部１，２等より送られる多重化信号を多重化
部９にて多重化し、Ｕ／Ｂ CONV１２にてバ
イポーラ符号に変換して受信側に送出する。受信
側ではＢ／Ｕ CONV１４によりユニポーラ符
号に変換しタイミング抽出回路１５により抽出さ
れたタイミングパルスで受信側クロツク発生回路
１６を動作さし、フレーム同期回路１７にて、送
信されてきたフレームパルスに同期をとり分離部
１８にて各チヤンネルに分離される。一方スタツ
フ指定パルスを検出してスタツフパルスを信号と
分離している。分離部１８にて各チヤンネルに分
離された後バツフアメモリ２２に書きこまれる
が、スタツフパルス、スタツフ指定パルス、フレ
ームパルス等が挿入されているところはデスタツ
フ制御回路１９よりの書き込みクロツクに書き込
みクロツクを禁止することにより除去を行つてい
る。バツフアメモリ２２に書込まれた信号は位相
同期回路２３の中の電圧制御発振器で平滑化され
た読み出しクロツクによつて低次群の元の信号と
して読み出されＵ／Ｂ CONV２４によりバイ
ポーラ符号に変換されてROUTより送出される。
この時書き込みクロツクと読出しクロツクを位相
同期回路２３の中の位相比較回路により比較し読
出しクロツクを送信側入力低次群信号周波数に追
従するようにしている。しかし何等かの原因で受
信側の分離部１３で同期はずれが生じた場合、信
号の分離が正確に行なわれずデスタツフ制御回路
１９よりの書き込みクロツクの周波数が位相同期
回路２３の中の電圧制御発振器の引き込み範囲よ
りはずれつぱなしの状態になつしまう。この状態
では同期が復帰した後でも電圧制御発振器が引き
込むのに時間がかかるのでROUTよりの出力信
号が正常にもどるまで時間がかかる欠点がある。
又分離部１３の同期がはずれている場合、AIS信
号（アラームインデイケーシヨンシグナル通常オ
ール“１”）発生器２５で検知し低次群にAIS信
号を送出することで同期はずれを知らせることが
一般に行なわれているが、位相同期回路２３の中
の電圧制御発振器が引き込み範囲をはずれている
時はROUTの低次群への出力信号の周波数もず
れているので低次群の装置がAIS信号を受信出来
ないことが起こる欠点がある。
の入力低次群信号を、Ｂ／Ｕ CONV３にてユ
ニポーラ符号に変換して、この信号よりタイミン
グ抽出器５にて抽出したタイミングパルスでバツ
フアメモリ４に書込む。一方送信側クロツク発生
器１１より入力低次群周波数に比較して若干高め
の同期化信号周波数をスタツフ制御回路８に入力
し、これにより発するパルスによりバツフアメモ
リ４の上記説明の書込まれた信号を読み取る。こ
の時スタツフパルスを挿入することにより多重化
部９にて多重化する周波数偏差を吸収している。
この時スタツフパルスを挿入したか、しないかの
情報をスタツフ指定パルスとして別に多重化信号
に重畳している。又受信側にて同期をとるための
フレームパルス各種のサービスパルス等も多重化
信号に重畳されている。このような各送信チヤン
ネル部１，２等より送られる多重化信号を多重化
部９にて多重化し、Ｕ／Ｂ CONV１２にてバ
イポーラ符号に変換して受信側に送出する。受信
側ではＢ／Ｕ CONV１４によりユニポーラ符
号に変換しタイミング抽出回路１５により抽出さ
れたタイミングパルスで受信側クロツク発生回路
１６を動作さし、フレーム同期回路１７にて、送
信されてきたフレームパルスに同期をとり分離部
１８にて各チヤンネルに分離される。一方スタツ
フ指定パルスを検出してスタツフパルスを信号と
分離している。分離部１８にて各チヤンネルに分
離された後バツフアメモリ２２に書きこまれる
が、スタツフパルス、スタツフ指定パルス、フレ
ームパルス等が挿入されているところはデスタツ
フ制御回路１９よりの書き込みクロツクに書き込
みクロツクを禁止することにより除去を行つてい
る。バツフアメモリ２２に書込まれた信号は位相
同期回路２３の中の電圧制御発振器で平滑化され
た読み出しクロツクによつて低次群の元の信号と
して読み出されＵ／Ｂ CONV２４によりバイ
ポーラ符号に変換されてROUTより送出される。
この時書き込みクロツクと読出しクロツクを位相
同期回路２３の中の位相比較回路により比較し読
出しクロツクを送信側入力低次群信号周波数に追
従するようにしている。しかし何等かの原因で受
信側の分離部１３で同期はずれが生じた場合、信
号の分離が正確に行なわれずデスタツフ制御回路
１９よりの書き込みクロツクの周波数が位相同期
回路２３の中の電圧制御発振器の引き込み範囲よ
りはずれつぱなしの状態になつしまう。この状態
では同期が復帰した後でも電圧制御発振器が引き
込むのに時間がかかるのでROUTよりの出力信
号が正常にもどるまで時間がかかる欠点がある。
又分離部１３の同期がはずれている場合、AIS信
号（アラームインデイケーシヨンシグナル通常オ
ール“１”）発生器２５で検知し低次群にAIS信
号を送出することで同期はずれを知らせることが
一般に行なわれているが、位相同期回路２３の中
の電圧制御発振器が引き込み範囲をはずれている
時はROUTの低次群への出力信号の周波数もず
れているので低次群の装置がAIS信号を受信出来
ないことが起こる欠点がある。
本発明の目的は上記の欠点をなくするために受
信側で同期はずれが生じた場合、平均スタツフ周
波数程度の繰り返し波形を用いて、電圧制御発振
器の中心周波数を同期はずれ以前とほぼ同じ周波
数とし、低次群装置がAIS信号を受信出来ると共
に再度同期が複帰した場合直ちに電圧制御発振器
の引込みが行なわれ通信状態が直ちに正常にもど
るスタツフ同期方式の提供にある。
信側で同期はずれが生じた場合、平均スタツフ周
波数程度の繰り返し波形を用いて、電圧制御発振
器の中心周波数を同期はずれ以前とほぼ同じ周波
数とし、低次群装置がAIS信号を受信出来ると共
に再度同期が複帰した場合直ちに電圧制御発振器
の引込みが行なわれ通信状態が直ちに正常にもど
るスタツフ同期方式の提供にある。
本発明は上記の目的を達成するためにスタツフ
同期方式の多重変換装置において、受信側で同期
はずれが生じた場合、平均スタツフ周波数程度の
繰返し波形を用いて、デスタツフ制御回路を制御
し、平均スタツフ率程度の割合いで書き込みを禁
止することにより、電圧制御発振器を同期はずれ
以前の周波数とほぼ同じにすることにより、低次
群の装置がAIS信号を受信出来ると共に同期が再
度復帰した場合速かに電圧制御発振器の引込みが
可能となることを特徴とする。
同期方式の多重変換装置において、受信側で同期
はずれが生じた場合、平均スタツフ周波数程度の
繰返し波形を用いて、デスタツフ制御回路を制御
し、平均スタツフ率程度の割合いで書き込みを禁
止することにより、電圧制御発振器を同期はずれ
以前の周波数とほぼ同じにすることにより、低次
群の装置がAIS信号を受信出来ると共に同期が再
度復帰した場合速かに電圧制御発振器の引込みが
可能となることを特徴とする。
以下本発明の１実施例につき図に従つて説明す
る。
る。
第２図は本発明の実施例のスタツフ同期方式の
デイジタル変換装置のブロツク図でＡは送信部、
Ｂは受信部であり、第３図に位相同期回路のブロ
ツク図を示す。
デイジタル変換装置のブロツク図でＡは送信部、
Ｂは受信部であり、第３図に位相同期回路のブロ
ツク図を示す。
図中第１図と同一機能のものは同一記号で示
す。２６は位相比較回路、２７は低域波器、２
８は増幅器、２９は電圧制御発振器、３０は平均
スタツフ周波数程度の周波数の矩形波発生回路、
１７′はフレーム同期回路、１９′はデスタツフ制
御回路である。
す。２６は位相比較回路、２７は低域波器、２
８は増幅器、２９は電圧制御発振器、３０は平均
スタツフ周波数程度の周波数の矩形波発生回路、
１７′はフレーム同期回路、１９′はデスタツフ制
御回路である。
第２図にて第１図と異なる点はＢに示す受信部
に平均スタツフ周波数程度の周波数の矩形波発生
回路３０を設けフレーム同規期回路１７′とデス
タツフ制御回路１９′間に同期はずれの場合、デ
スタツフ制御回路１９′よりの書き込みクロツク
を矩形波発生回路３０よりの矩形波でインヒビツ
トする機能を追加した点のみである。従つて普通
の動作は前記説明と同じである。しかし受信部の
分離部１３で同期はずれが生じた場合、フレーム
同期回路１７′にて検出し、デスタツフ制御回路
１９′を制御し、受信側クロツク発生回路１より
のクロツクを均スタツフ周波数程度の周波数の矩
形波発生回路３０よりのクロツクで禁止しデスタ
ツフ制御回路１９′よりの書き込みクロツクを制
御し、平均スタツフ率程度の割合でバツフアメモ
リ２２へ書き込みを禁止する。このことにより電
圧制御発振器２９は同期はずれ以前の周波数とほ
ぼ同じになる。従つてAIS信号発生器２５よりの
AIS信号は該周波数のクロツクで読出され、低次
群装置にROUTより送信されるので、低次群装
置はAIS信号を確実に受信出来、第２図Ｂの高次
群の受信部で同期はずれが生じていることが判
る。次に同期はずれが復旧すると、フレーム同期
回路１７′はこれを検出して、デスタフ制御回路
１９′を制御し、矩形波発生回路３０よりのクロ
ツクで禁止することをやめる。このことによりデ
スタツフ制御回路１９′よりの書き込みクロツク
は元に戻り、第３図の位相比較回路２６に入力す
る。この時電圧制御発振器２９はこの周波数に近
い周波数で発振しているので、直ちに元に戻つた
書き込みクロツクを引込み、正常状態に戻り、正
常な通信状態となる。
に平均スタツフ周波数程度の周波数の矩形波発生
回路３０を設けフレーム同規期回路１７′とデス
タツフ制御回路１９′間に同期はずれの場合、デ
スタツフ制御回路１９′よりの書き込みクロツク
を矩形波発生回路３０よりの矩形波でインヒビツ
トする機能を追加した点のみである。従つて普通
の動作は前記説明と同じである。しかし受信部の
分離部１３で同期はずれが生じた場合、フレーム
同期回路１７′にて検出し、デスタツフ制御回路
１９′を制御し、受信側クロツク発生回路１より
のクロツクを均スタツフ周波数程度の周波数の矩
形波発生回路３０よりのクロツクで禁止しデスタ
ツフ制御回路１９′よりの書き込みクロツクを制
御し、平均スタツフ率程度の割合でバツフアメモ
リ２２へ書き込みを禁止する。このことにより電
圧制御発振器２９は同期はずれ以前の周波数とほ
ぼ同じになる。従つてAIS信号発生器２５よりの
AIS信号は該周波数のクロツクで読出され、低次
群装置にROUTより送信されるので、低次群装
置はAIS信号を確実に受信出来、第２図Ｂの高次
群の受信部で同期はずれが生じていることが判
る。次に同期はずれが復旧すると、フレーム同期
回路１７′はこれを検出して、デスタフ制御回路
１９′を制御し、矩形波発生回路３０よりのクロ
ツクで禁止することをやめる。このことによりデ
スタツフ制御回路１９′よりの書き込みクロツク
は元に戻り、第３図の位相比較回路２６に入力す
る。この時電圧制御発振器２９はこの周波数に近
い周波数で発振しているので、直ちに元に戻つた
書き込みクロツクを引込み、正常状態に戻り、正
常な通信状態となる。
以上詳細に説明した如く本発明によれば送信側
から受信側までの何れかの点における異常状態に
よつて、受信側で同期はずれが生じた場合でも、
低次群装置は確実にAIS信号を受信出来、又同期
はずれが復帰した場合直ちに正常に戻り通信のと
だえる時間を大幅に短縮出来る効果がある。
から受信側までの何れかの点における異常状態に
よつて、受信側で同期はずれが生じた場合でも、
低次群装置は確実にAIS信号を受信出来、又同期
はずれが復帰した場合直ちに正常に戻り通信のと
だえる時間を大幅に短縮出来る効果がある。
第１図は従来例のスタツフ方式のデイジタル多
重変換装置のブロツク図、第２図は本発明の実施
例のスタツフ方式のデイジタル多重変換装置のブ
ロツク図、第３図は位相同期回路のブロツク図で
ある。 図中１，２は送信チヤンネル部、３，１４は
Ｂ／Ｕ CONV、４，２２はバツフアメモリ、
５，１５はタイミング抽出器、６は位相比較器、
７は多重化部、８はスタツフ制御回路、９は多重
化部、１０は主発振器、１１は送信側クロツク発
生回路、１２，２４はＵ／Ｂ CONV、１６は
受信側クロツク発生回路、１７，１７′はフレー
ム同期回路、１３，１８は分離部、１９，１９′
はデスタツフ制御回路、２０，２１は受信チヤン
ネル部、２３は位相同期回路、２５はAIS信号発
生器、２６は位相比較回路、２７は低域波器、
２８は増幅器、２９は電圧制御発振器、３０は矩
形波発生器である。
重変換装置のブロツク図、第２図は本発明の実施
例のスタツフ方式のデイジタル多重変換装置のブ
ロツク図、第３図は位相同期回路のブロツク図で
ある。 図中１，２は送信チヤンネル部、３，１４は
Ｂ／Ｕ CONV、４，２２はバツフアメモリ、
５，１５はタイミング抽出器、６は位相比較器、
７は多重化部、８はスタツフ制御回路、９は多重
化部、１０は主発振器、１１は送信側クロツク発
生回路、１２，２４はＵ／Ｂ CONV、１６は
受信側クロツク発生回路、１７，１７′はフレー
ム同期回路、１３，１８は分離部、１９，１９′
はデスタツフ制御回路、２０，２１は受信チヤン
ネル部、２３は位相同期回路、２５はAIS信号発
生器、２６は位相比較回路、２７は低域波器、
２８は増幅器、２９は電圧制御発振器、３０は矩
形波発生器である。
Claims (1)
- 【特許請求の範囲】 １ スタツフ同期方式のデイジタル多重変換装置
の、受信信号を参照して該受信信号を選択的にバ
ツフアメモリへ書き込むための書込みパルスの制
御を行うデスタツフ制御回路と、該書込みパルス
を参照して該受信信号を該バツフアメモリから読
み出すためのクロツクパルスを生成する位相同期
回路を有する受信側装置において、 平均スタツフ周波数に略等しい繰り返へし波形
を発生する矩形波発生回路を設け、 同期はずれの検出により、該デスタツフ制御回
路の前記書込みクロツクの制御を該矩形波発生回
路の出力を参照する制御に切り換えることを特徴
とするスタツフ同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11971681A JPS5820046A (ja) | 1981-07-30 | 1981-07-30 | スタツフ同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11971681A JPS5820046A (ja) | 1981-07-30 | 1981-07-30 | スタツフ同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5820046A JPS5820046A (ja) | 1983-02-05 |
| JPH0117298B2 true JPH0117298B2 (ja) | 1989-03-29 |
Family
ID=14768338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11971681A Granted JPS5820046A (ja) | 1981-07-30 | 1981-07-30 | スタツフ同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820046A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5699759B2 (ja) * | 2011-04-01 | 2015-04-15 | 富士通株式会社 | 伝送装置及び伝送方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685948A (en) * | 1979-12-14 | 1981-07-13 | Fujitsu Ltd | Stuffing synchronizing system |
-
1981
- 1981-07-30 JP JP11971681A patent/JPS5820046A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5820046A (ja) | 1983-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5062124A (en) | Network synchronization system | |
| US5353313A (en) | Transmission of a clock signal over an asynchronous data channel | |
| EP0119004B1 (en) | Ring communications system | |
| IE57406B1 (en) | Coder for moving pictures recognizing the stuffing characters by itself | |
| EP0302112B1 (en) | Multiplex dividing apparatus in a synchronous multiplexing system | |
| GB1481849A (en) | Digital code transmission systems | |
| US4489421A (en) | Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks | |
| EP0742653A2 (en) | PDH/SDH signal processor with dual mode clock generator | |
| JPH0158700B2 (ja) | ||
| JPS5820046A (ja) | スタツフ同期方式 | |
| JPH0158699B2 (ja) | ||
| JP2725651B2 (ja) | 予備回線監視方式 | |
| KR930007133B1 (ko) | 동기식 다중장치의 대기시간지터 감소회로 | |
| JPS6320931A (ja) | デ−タ伝送装置 | |
| JP2937783B2 (ja) | スタッフ同期方式 | |
| JPS6333814B2 (ja) | ||
| JPH04263531A (ja) | ディジタル無線伝送方式 | |
| JPH03244237A (ja) | 非同期データ伝送システム | |
| JPH08256181A (ja) | バースト通信用自動利得リセット回路 | |
| JPS59835Y2 (ja) | ディジタル通信系の通信方式の変換装置 | |
| JPS6330822B2 (ja) | ||
| JPH02119445A (ja) | スタツフ同期多重変換装置 | |
| JPH06252870A (ja) | データ多重化伝送方式 | |
| JPH071881B2 (ja) | 多重変換装置 | |
| JPH08102717A (ja) | 光バースト受信器 |