JPS6373325A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6373325A JPS6373325A JP21842486A JP21842486A JPS6373325A JP S6373325 A JPS6373325 A JP S6373325A JP 21842486 A JP21842486 A JP 21842486A JP 21842486 A JP21842486 A JP 21842486A JP S6373325 A JPS6373325 A JP S6373325A
- Authority
- JP
- Japan
- Prior art keywords
- position information
- byte position
- data
- input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 3
- 241001385733 Aesculus indica Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、特に、演算結果全複数バ
イトまとめてメモリにストアする情報処理装置に関する
。
イトまとめてメモリにストアする情報処理装置に関する
。
最近の情報処理装置は、高速化のために複数バイト長の
演算を同時に処理し、こむ、を複数バイト同時にメモリ
にストアする。またこの情報処理装置は各種演算タイプ
別に専用の演算回路を有するものも多い。このような情
報処理装置では、複数の演算回路の演算結果を含む複数
バイトからなる出力の１つを選択しその中に含まする演
算結果のみをメモリにストアするために、メモリへ送ら
れるＤｉ定の複数バイトの内のどのバイトラ実際にメモ
リに書込むかを指定する有効バイト位置情報を作成しこ
の情報によって指定されたバイトすなわち有効な演算結
果のみを書込む。従来のこの種の情報処理装置では、演
算結果は、その書込まれるべきメモリのアドレスにもと
づいて整列（シフト）さｎメモリに送らｎｌ一方有効バ
イト位置情報は演算結果とは別に作成さ扛メモリに送ら
れていた。
演算を同時に処理し、こむ、を複数バイト同時にメモリ
にストアする。またこの情報処理装置は各種演算タイプ
別に専用の演算回路を有するものも多い。このような情
報処理装置では、複数の演算回路の演算結果を含む複数
バイトからなる出力の１つを選択しその中に含まする演
算結果のみをメモリにストアするために、メモリへ送ら
れるＤｉ定の複数バイトの内のどのバイトラ実際にメモ
リに書込むかを指定する有効バイト位置情報を作成しこ
の情報によって指定されたバイトすなわち有効な演算結
果のみを書込む。従来のこの種の情報処理装置では、演
算結果は、その書込まれるべきメモリのアドレスにもと
づいて整列（シフト）さｎメモリに送らｎｌ一方有効バ
イト位置情報は演算結果とは別に作成さ扛メモリに送ら
れていた。
上述した従来の情報処理装置は演算回路においてそのス
トアすべき有効な結果が出力のどのバイト位置に存在す
るかは演算過程から容易に作成できるものであるが、有
効バイト位置情報を作成する回路が複雑になるという欠
点があった。
トアすべき有効な結果が出力のどのバイト位置に存在す
るかは演算過程から容易に作成できるものであるが、有
効バイト位置情報を作成する回路が複雑になるという欠
点があった。
本発明の情報処理装置はｆ複数の演最回路の演算結果を
複数バイトまとめてメモリにストアする情報処理装置に
おいて、演算結果を含む複数のバイトからなる出力デー
タと該出力データのどのバイト位置にストアすべき演算
結果が置かれているかを表わす有効バイト位置情報と全
出力する複数の演算回路と、該複数の演算回路の出力の
うちストアすべき演算結果を含む前記出力データとその
有効バイト位置情報ｆｔ選択し、メモリの書込みアドレ
スにもとすき前記選択された出力と有効バイト位置情報
をシフトする手段と金有し、前記シフトされた出力デー
タのバイトのうち前記シフトさｎた有効バイト位置情報
の対応する位置のバイトのみをメモリストアするよう構
成されている。
複数バイトまとめてメモリにストアする情報処理装置に
おいて、演算結果を含む複数のバイトからなる出力デー
タと該出力データのどのバイト位置にストアすべき演算
結果が置かれているかを表わす有効バイト位置情報と全
出力する複数の演算回路と、該複数の演算回路の出力の
うちストアすべき演算結果を含む前記出力データとその
有効バイト位置情報ｆｔ選択し、メモリの書込みアドレ
スにもとすき前記選択された出力と有効バイト位置情報
をシフトする手段と金有し、前記シフトされた出力デー
タのバイトのうち前記シフトさｎた有効バイト位置情報
の対応する位置のバイトのみをメモリストアするよう構
成されている。
更に本発明の情報処理装置はＡＩＪ記選択ちれた出力デ
ータと有効バイト位置情報をそ詐ぞ詐前記シフト手段の
第１の入力に供給する手段と、前記シフト手段の第１の
入力データを第２の入力に供給する手段を有し、演算回
路から出力された演算結果が１度にストア出来るバイト
の範囲におさまらない場合には、前記シフト手段の第１
の入力データを第２の入力に供給し、必要ならば第１の
入力には後続の演算結果および有効バイト位置情報を供
給し、譲１の人力データと第２の入力データを合せてシ
フトし後続のストアデータとその有効バイト位置情報を
作成するよう構成されている。
ータと有効バイト位置情報をそ詐ぞ詐前記シフト手段の
第１の入力に供給する手段と、前記シフト手段の第１の
入力データを第２の入力に供給する手段を有し、演算回
路から出力された演算結果が１度にストア出来るバイト
の範囲におさまらない場合には、前記シフト手段の第１
の入力データを第２の入力に供給し、必要ならば第１の
入力には後続の演算結果および有効バイト位置情報を供
給し、譲１の人力データと第２の入力データを合せてシ
フトし後続のストアデータとその有効バイト位置情報を
作成するよう構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図において、本実施例は演算回路１および２の演算
結果がそｊ、それレジスタ１１および２１に得られ、有
効バイト位置情報はレジスタ１２および２２に得られる
。この有効バイト位置情報はレジスタ１１および１２内
の演算結果が置かれているバイト位置に対応するビット
が１に、それ以外はＯにした値が設定される。例えばレ
ジスタ１１が８バイト長のレジスタでその上位４バイト
に演算結果が得ら詐ると＠には、有効バイト位置情報と
してレジスタ１２には“１１１１０００” （２進表示
）が設定される。選択回路３はストアデータとして演算
回路１あるいは２の演算結果から一つを選択する。選択
回路４は同様に有効ノくイト位置情報の１７を選択する
。データ線８と１０は選択回路３と４によって選択され
た演算結果と有効ノくイト位置情報ｔそれぞれシフタ１
１と１２の第１の入力として供給する。レジスタ５と６
はシフタ１１と１２に供給された上記第１の入力データ
をそれぞれ保持しデータ線７と９を通してそれぞれシフ
タ１１と１２の第２の入力を供給する。シフタ１１と１
２はそれぞれ第１の入力と第２の入力を結合してレジス
タ１３で指示されるシフト量だけシフトラ行い、出力は
ストアデータおよびその有効バイト位置情報としてメモ
リに送らｎ、る。たとえば８バイトのストアデータと、
８ビツトの有効バイト位置情報とがメモリに送らｊ、る
。
結果がそｊ、それレジスタ１１および２１に得られ、有
効バイト位置情報はレジスタ１２および２２に得られる
。この有効バイト位置情報はレジスタ１１および１２内
の演算結果が置かれているバイト位置に対応するビット
が１に、それ以外はＯにした値が設定される。例えばレ
ジスタ１１が８バイト長のレジスタでその上位４バイト
に演算結果が得ら詐ると＠には、有効バイト位置情報と
してレジスタ１２には“１１１１０００” （２進表示
）が設定される。選択回路３はストアデータとして演算
回路１あるいは２の演算結果から一つを選択する。選択
回路４は同様に有効ノくイト位置情報の１７を選択する
。データ線８と１０は選択回路３と４によって選択され
た演算結果と有効ノくイト位置情報ｔそれぞれシフタ１
１と１２の第１の入力として供給する。レジスタ５と６
はシフタ１１と１２に供給された上記第１の入力データ
をそれぞれ保持しデータ線７と９を通してそれぞれシフ
タ１１と１２の第２の入力を供給する。シフタ１１と１
２はそれぞれ第１の入力と第２の入力を結合してレジス
タ１３で指示されるシフト量だけシフトラ行い、出力は
ストアデータおよびその有効バイト位置情報としてメモ
リに送らｎ、る。たとえば８バイトのストアデータと、
８ビツトの有効バイト位置情報とがメモリに送らｊ、る
。
次に第２図および第３図を用いて更に具体的に説明をす
る。
る。
第２図および第３図において、７０．８０および１４０
はそれぞれ第１図のシック１１０入力線７．８上および
出力線１４上の内容を示し、また９０．１００および１
５０はそれぞれシック１２０入力線９．１０上および出
力線１５上の内容を示す。第２図は第１図の演算回路１
によって得られた短精度４バイト長の浮動小数点データ
＠４０１２３４５６’（１６進表示）のストアの場合を
示す。本演算結果は８バイトのレジスタ１１の上位４バ
イトに得られ、有効バイト位置情報としては前述のとオ
リ″１１１１００００” （２進表示）カレシスタ１
２に得られる。これらは選択回路３および４によって選
択されシフタ１１および１２に供給される。
はそれぞれ第１図のシック１１０入力線７．８上および
出力線１４上の内容を示し、また９０．１００および１
５０はそれぞれシック１２０入力線９．１０上および出
力線１５上の内容を示す。第２図は第１図の演算回路１
によって得られた短精度４バイト長の浮動小数点データ
＠４０１２３４５６’（１６進表示）のストアの場合を
示す。本演算結果は８バイトのレジスタ１１の上位４バ
イトに得られ、有効バイト位置情報としては前述のとオ
リ″１１１１００００” （２進表示）カレシスタ１
２に得られる。これらは選択回路３および４によって選
択されシフタ１１および１２に供給される。
たとえば、ストアされるデータは８バイト境界のゼロか
ら数えて５バイト目の位置からストアされるので、レジ
スタ１３にはシフタの７フト量である値５が設定される
。第２図（ａ）は上記の状態でのシフタ１１と１２の入
出力の状態を示す。演算結果”４０１２３４５６”
は５バイト右にシフトされて”４０１２３４’のみが、
有効バイト位置情報も同様にシフトさｎ″″０００００
１１１″ となルメモリに送られる。そのためにメモリ
の８バイト境界の５バイト目から３バイトに演算結果の
一部”４０１２３４”が誓込まれる。次のマシンサイク
ルでは演算回路１の出力すなわちシフト回路」ｌおよび
１２の第２の入力はそれぞれレジスタ５と６にセヅトさ
れ、シックの第２の入力となる。こ詐が同じく右に５バ
イトされ残ルの１バイトのストアデータ１５６″および
有効バイト位置情報＠１００００ｘｘｘ” となる（第
２図（ｂ））。
ら数えて５バイト目の位置からストアされるので、レジ
スタ１３にはシフタの７フト量である値５が設定される
。第２図（ａ）は上記の状態でのシフタ１１と１２の入
出力の状態を示す。演算結果”４０１２３４５６”
は５バイト右にシフトされて”４０１２３４’のみが、
有効バイト位置情報も同様にシフトさｎ″″０００００
１１１″ となルメモリに送られる。そのためにメモリ
の８バイト境界の５バイト目から３バイトに演算結果の
一部”４０１２３４”が誓込まれる。次のマシンサイク
ルでは演算回路１の出力すなわちシフト回路」ｌおよび
１２の第２の入力はそれぞれレジスタ５と６にセヅトさ
れ、シックの第２の入力となる。こ詐が同じく右に５バ
イトされ残ルの１バイトのストアデータ１５６″および
有効バイト位置情報＠１００００ｘｘｘ” となる（第
２図（ｂ））。
第３図は第１図の演算回路２によって得られた１４バイ
トの演算結果をストアする場合を示す。
トの演算結果をストアする場合を示す。
第２図の場合と違って演算回路２は１６バイトの演算結
果を８バイトと６バイトの２＠にわたって出力する。第
３図（ａ）はシフト量が３バイトになったこと以外は、
第２図（ａ）の動作と基本的に同じであり１回目のスト
アデータとして“０１２３４５６７８９＠をメモリにス
トアする。第３図（ｂ）は、（ａ）での第１の入力がレ
ジスタ５および６にセットされ第２の入力となシ、同時
にあとの６バイトの演算結果が第１の入力に供給され、
第１の入力と第２の入力が合せてシフトされ、２回目の
ストアデータ″’ＡＢＣＤＥＦＦＥＤＣＢＡ９８７６″
と有効バイト位置情報がメモリに送られストアが行わｊ
、る。第３図（ｅ）は、第２図（ｂ）と同様の動作で最
後に残った１バイトのデータ′″５４”がメモリにスト
アされる。
果を８バイトと６バイトの２＠にわたって出力する。第
３図（ａ）はシフト量が３バイトになったこと以外は、
第２図（ａ）の動作と基本的に同じであり１回目のスト
アデータとして“０１２３４５６７８９＠をメモリにス
トアする。第３図（ｂ）は、（ａ）での第１の入力がレ
ジスタ５および６にセットされ第２の入力となシ、同時
にあとの６バイトの演算結果が第１の入力に供給され、
第１の入力と第２の入力が合せてシフトされ、２回目の
ストアデータ″’ＡＢＣＤＥＦＦＥＤＣＢＡ９８７６″
と有効バイト位置情報がメモリに送られストアが行わｊ
、る。第３図（ｅ）は、第２図（ｂ）と同様の動作で最
後に残った１バイトのデータ′″５４”がメモリにスト
アされる。
本実施例においては、シフトによって演算結果が８バイ
ト境界にまたがる場合のみを説明したが演算結果がシフ
トによっても８バイト境界にまたがらない場合には１回
のみのストアがおこなわれることは言うまでもない。
ト境界にまたがる場合のみを説明したが演算結果がシフ
トによっても８バイト境界にまたがらない場合には１回
のみのストアがおこなわれることは言うまでもない。
以上説明したように本発明は、各演算回路がその演算結
果とともにそれに対応した有効バイト位置情報を作り、
該演算結果をメモリアドレスに整列（シフト）シメモリ
に対するストアデータを作成する際に、上記有効バイト
位置情報も同じようにシフトすることにより、前記スト
アデータに対応した有効バイト位置情報を作成すること
によって、メモリへの有効バイト位置情報を簡単に作り
出せる効果がある。
果とともにそれに対応した有効バイト位置情報を作り、
該演算結果をメモリアドレスに整列（シフト）シメモリ
に対するストアデータを作成する際に、上記有効バイト
位置情報も同じようにシフトすることにより、前記スト
アデータに対応した有効バイト位置情報を作成すること
によって、メモリへの有効バイト位置情報を簡単に作り
出せる効果がある。
第１図は本発明の一実施例を示すブロック図、第２図お
よび第３図は本実施例の動作を説明するための図である
。 １．２・・・・・・演算回路、１１，２１・・・・・・
結果レジスタ、１２．２２・・・・・・有効バイト位置
レジスタ、３．４・・・・・・選択回路、５．６・・・
・・・シフタの第２人カレジスタ、１１．１２・・・・
・・シフタ、１３・・・・・・シ↓ メモリへ （αう ＋ メモリへ ｄす ↓ メモ！）へ ↓ メモリへ 番 メモリへ （Ｃ） 牛 ３ ↓ メそりへ 圏
よび第３図は本実施例の動作を説明するための図である
。 １．２・・・・・・演算回路、１１，２１・・・・・・
結果レジスタ、１２．２２・・・・・・有効バイト位置
レジスタ、３．４・・・・・・選択回路、５．６・・・
・・・シフタの第２人カレジスタ、１１．１２・・・・
・・シフタ、１３・・・・・・シ↓ メモリへ （αう ＋ メモリへ ｄす ↓ メモ！）へ ↓ メモリへ 番 メモリへ （Ｃ） 牛 ３ ↓ メそりへ 圏
Claims (2)
- （１）複数の演算回路の演算結果を複数バイトまとめて
メモリにストアする情報処理装置において、演算結果を
含む複数のバイトからなる出力データと該出力データの
どのバイト位置にストアすべき演算結果が置かれている
かを表わす有効バイト位置情報とを出力する複数の演算
回路と、該複数の演算回路の出力のうちストアすべき演
算結果を含む前記出力データとその有効バイト位置情報
を選択し、メモリの書込みアドレスにもとづき前記選択
された出力と有効バイト位置情報をシフトする手段とを
有し、前記シフトされた出力データのバイトのうち前記
シフトされた有効バイト位置情報の対応する位置のバイ
トのみをメモリにストアすることを特徴とする情報装置
。 - （２）前記選択された出力データと有効バイト位置情報
をそれぞれ前記シフト手段の第１の入力に供給する手段
と、前記シフト手段の第１の入力データを第２の入力に
供給する手段を有し、演算回路から出力された演算結果
が１度にストア出来るバイト数の範囲におさまらない場
合には、前記シフト手段の第１の入力データを第２の入
力に供給し、必要ならば第１の入力には後続の演算結果
および有効バイト位置情報を供給し、第１の入力データ
と第２の入力データを合せてシフト後続のストアデータ
とその有効バイト位置情報を作成することを特徴とする
特許請求の範囲第１項記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21842486A JPS6373325A (ja) | 1986-09-16 | 1986-09-16 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21842486A JPS6373325A (ja) | 1986-09-16 | 1986-09-16 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373325A true JPS6373325A (ja) | 1988-04-02 |
Family
ID=16719696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21842486A Pending JPS6373325A (ja) | 1986-09-16 | 1986-09-16 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373325A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03142533A (ja) * | 1989-10-27 | 1991-06-18 | Koufu Nippon Denki Kk | １０進データのチェック回路 |
-
1986
- 1986-09-16 JP JP21842486A patent/JPS6373325A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03142533A (ja) * | 1989-10-27 | 1991-06-18 | Koufu Nippon Denki Kk | １０進データのチェック回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4490786A (en) | Vector processing unit | |
| US3781812A (en) | Addressing system responsive to a transfer vector for accessing a memory | |
| US4037213A (en) | Data processor using a four section instruction format for control of multi-operation functions by a single instruction | |
| KR880001170B1 (ko) | 마이크로 프로세서 | |
| JPH0248931B2 (ja) | ||
| JPH10187661A (ja) | コンピュータにおけるスカラ値をベクトルに記入する方法 | |
| JPH0414385B2 (ja) | ||
| GB1522324A (en) | Data processing | |
| US5019969A (en) | Computer system for directly transferring vactor elements from register to register using a single instruction | |
| US5201058A (en) | Control system for transferring vector data without waiting for transfer end of the previous vector data | |
| JPS6041769B2 (ja) | アドレス指定方式 | |
| JPH0748179B2 (ja) | データ処理装置 | |
| EP0164418B1 (en) | Microprogram control system | |
| US4924377A (en) | Pipelined instruction processor capable of reading dependent operands in parallel | |
| JPS605979B2 (ja) | 電子的制御装置 | |
| JPS59114677A (ja) | ベクトル処理装置 | |
| US3911405A (en) | General purpose edit unit | |
| US4811213A (en) | Vector processor with vector registers | |
| JP2812292B2 (ja) | 画像処理装置 | |
| US3290655A (en) | Program control for data processing machine | |
| JPS6148174B2 (ja) | ||
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPH0315772B2 (ja) | ||
| JPH0193868A (ja) | データ処理装置 | |
| KR830000265B1 (ko) | 정보처리 장치 |