JPS6373673A - サ−ジ吸収用半導体装置 - Google Patents
サ−ジ吸収用半導体装置Info
- Publication number
- JPS6373673A JPS6373673A JP21835686A JP21835686A JPS6373673A JP S6373673 A JPS6373673 A JP S6373673A JP 21835686 A JP21835686 A JP 21835686A JP 21835686 A JP21835686 A JP 21835686A JP S6373673 A JPS6373673 A JP S6373673A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- type
- capacitance
- low impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
不発明は、ＰＮ接合の逆方向非線形特性を主に利用する
サージ吸収用半導体装置に関する。
サージ吸収用半導体装置に関する。
一般に通信線及び各種電気機器の制御線などにおいては
、目然雷の直撃や誘導、或いは負荷の開閉などによって
サージ電圧が生じ、特に通信装置、他の電子機器などの
高密度モジュール化の進展に伴い、サージ電圧や過電圧
に極めて弱いＩＣ，ＬＳＩ素子などが多用されているた
め、電子機器にサージが侵入する前にサージアブソーバ
でもってサージを吸収する必要が多くなっている。
、目然雷の直撃や誘導、或いは負荷の開閉などによって
サージ電圧が生じ、特に通信装置、他の電子機器などの
高密度モジュール化の進展に伴い、サージ電圧や過電圧
に極めて弱いＩＣ，ＬＳＩ素子などが多用されているた
め、電子機器にサージが侵入する前にサージアブソーバ
でもってサージを吸収する必要が多くなっている。
斯かるサージアブソーバは大別して族１！型のものと、
金属酸化物バリスタ或いはシリコン半導体バリスタの様
な固体素子とに分けられ、本発明の属する固体素子はサ
ージ電圧上高速で吸収する機能ｔＭするが、サージ耐量
は比較的小さく、サージ耐量を大きくとればｎ寛容量が
大きくなるという相反した関係にある。そして静電容量
が大きくなると、電力損失が増え、特にこの傾向は高周
波伝送路、高速のデジタル信号伝送路などにおいて著し
くなるので、サージ吸収能力又はクランプ電圧に影響を
与えることなく半導体装置の静電容量を低減式せること
か型費になっている。
金属酸化物バリスタ或いはシリコン半導体バリスタの様
な固体素子とに分けられ、本発明の属する固体素子はサ
ージ電圧上高速で吸収する機能ｔＭするが、サージ耐量
は比較的小さく、サージ耐量を大きくとればｎ寛容量が
大きくなるという相反した関係にある。そして静電容量
が大きくなると、電力損失が増え、特にこの傾向は高周
波伝送路、高速のデジタル信号伝送路などにおいて著し
くなるので、サージ吸収能力又はクランプ電圧に影響を
与えることなく半導体装置の静電容量を低減式せること
か型費になっている。
このような！＃寛容量を低減したものとして特開１１１
Ｂ６０−１４０８７８号公報に開示てれた半導体装置か
める。これは半導体装置の等価的な静電容量を小さくす
ることｔ主目的として、１つ以上の主ＰＮ接合の逆方向
非線形特性を利用する半導体装置内にその主ＰＮ接合と
は逆方向となる小石な容量低減用ＰＮ接合を形成してそ
の順方向特性上利用することによシ、主ＰＮ接合による
静電容量に対し容量低減用ＰＮ接合による小さな容量低
減用の静電容ｔ’に直列に与え、これによって半導体素
子全体の静電容量を充分に小石＜シ得る半導体装置を提
供したものでめる０ オ呑図＜、Ａ） 、 ＣＢ）により単一の半導体基板に
双方向のサージ吸収用素子と容量低減用素子と勿形成し
た従来例について述べる。
Ｂ６０−１４０８７８号公報に開示てれた半導体装置か
める。これは半導体装置の等価的な静電容量を小さくす
ることｔ主目的として、１つ以上の主ＰＮ接合の逆方向
非線形特性を利用する半導体装置内にその主ＰＮ接合と
は逆方向となる小石な容量低減用ＰＮ接合を形成してそ
の順方向特性上利用することによシ、主ＰＮ接合による
静電容量に対し容量低減用ＰＮ接合による小さな容量低
減用の静電容ｔ’に直列に与え、これによって半導体素
子全体の静電容量を充分に小石＜シ得る半導体装置を提
供したものでめる０ オ呑図＜、Ａ） 、 ＣＢ）により単一の半導体基板に
双方向のサージ吸収用素子と容量低減用素子と勿形成し
た従来例について述べる。
従来のサージ吸収素子について、先ずｎ−低不純物濃度
の半導体基板１０両側からｐ型不純物を拡散してｐ不純
物濃度の半導体１４６＆、６ｂを形成することによシ、
主ＰＮ接合Ｊ１＊ Ｊ１’を形成する０半導体層６ａに
ｎ＋高不純物濃度の小頭域７ａとｎ不純物濃度の小領域
７ｂと音形成し、半導体層６ｂＫｎ＋高不純物濃度の小
領域７１ ａとｎ不純物濃度の小領域７／ｂとｔ形成す
る。更に、小頭域７ ｂ 、 ７’ｂにはｐ＋高不純鐘
鑓度の小領域１”が夫・形成され、小頭域９に形成され
た電極８と小頭域７ａに形成された電極１０とか電気的
に結合され、小領域９′に形成嘔れた電極８′と小頭域
７′ａに形成嘔れた電極１０″とか電気的に結合式れる
０また導電性薄膜１１ 、１１’でもって、半導体層６
＆と小頭域７ｂ、半導体層６ｂと小頭域７’ｂ Ｆｉ夫
々電気的に短絡される。この様な構成によれば、単一の
半導体基板でもって、同図（Ｂ）に示す様な双方向性サ
ージ吸収用半導体装１！１２得ることが出来る０ 同図（Ａ）とＣＢ） ’ｒ：対比させると、主ＰＮ接合
Ｊ１ ＋ Ｊｌ’は夫々サージ吸収用素子Ｄ□ 、Ｄ
１′のＰＮ接合を与え、ＰＮ接合Ｊ２ ｅ ’ｚ’は
夫々容量低減用素子Ｄ３ｓＤ３’のＰＮ接合を与える。
の半導体基板１０両側からｐ型不純物を拡散してｐ不純
物濃度の半導体１４６＆、６ｂを形成することによシ、
主ＰＮ接合Ｊ１＊ Ｊ１’を形成する０半導体層６ａに
ｎ＋高不純物濃度の小頭域７ａとｎ不純物濃度の小領域
７ｂと音形成し、半導体層６ｂＫｎ＋高不純物濃度の小
領域７１ ａとｎ不純物濃度の小領域７／ｂとｔ形成す
る。更に、小頭域７ ｂ 、 ７’ｂにはｐ＋高不純鐘
鑓度の小領域１”が夫・形成され、小頭域９に形成され
た電極８と小頭域７ａに形成された電極１０とか電気的
に結合され、小領域９′に形成嘔れた電極８′と小頭域
７′ａに形成嘔れた電極１０″とか電気的に結合式れる
０また導電性薄膜１１ 、１１’でもって、半導体層６
＆と小頭域７ｂ、半導体層６ｂと小頭域７’ｂ Ｆｉ夫
々電気的に短絡される。この様な構成によれば、単一の
半導体基板でもって、同図（Ｂ）に示す様な双方向性サ
ージ吸収用半導体装１！１２得ることが出来る０ 同図（Ａ）とＣＢ） ’ｒ：対比させると、主ＰＮ接合
Ｊ１ ＋ Ｊｌ’は夫々サージ吸収用素子Ｄ□ 、Ｄ
１′のＰＮ接合を与え、ＰＮ接合Ｊ２ ｅ ’ｚ’は
夫々容量低減用素子Ｄ３ｓＤ３’のＰＮ接合を与える。
また容量低減用素子り、 ＊ Ｄ３’の構成とは異なる
か、ＰＮＮ接合、 ｌ Ｊ３’は容量低減用素子Ｄ２
＋ Ｄ２’のＰＮ接合を夫々与える。
か、ＰＮＮ接合、 ｌ Ｊ３’は容量低減用素子Ｄ２
＋ Ｄ２’のＰＮ接合を夫々与える。
従って、この様な双方同性サージ吸収用半導体装置によ
れば、逆向きに直列接続されたサージ吸収用素子ＤＩ
＋ ＤＩ’に対し、逆向きでかつ並列接続嘔れた一対の
容量低減用素子Ｄ２とり１、Ｄ２′と烏′會夫々直列に
接続した構成となるので、半導体装置全体の静電容量を
小さくできると共に、サージ電流吸収時のはね上ｖｔ圧
七最少限に抑制できる。
れば、逆向きに直列接続されたサージ吸収用素子ＤＩ
＋ ＤＩ’に対し、逆向きでかつ並列接続嘔れた一対の
容量低減用素子Ｄ２とり１、Ｄ２′と烏′會夫々直列に
接続した構成となるので、半導体装置全体の静電容量を
小さくできると共に、サージ電流吸収時のはね上ｖｔ圧
七最少限に抑制できる。
しかしこの様な従来のサージ吸収用半導体装置は半導体
基板１０両主面から不純物ｔドーグせねばならないので
、製造工程が複雑になり、コストが筒くならざるｔ得な
いという欠点があるのは勿論のこと、端子１２と１２′
間に存在するＰＮ接合の数が多いので電圧降下が大きい
という欠点がある。また、静電容量を小石くするために
は不軛′＃濃度の小さい半導体基板１を用いるのが良い
が、この半導体基板１は機械的な強度等の関係からその
厚みｔ６００〜４００μｍよりも更に薄くすることは難
しく、このような半導体基板１０両側の所定領域に不純
物濃度の領域７ａｗ７’ａｅ７ｂ＋７’ｂｈ浅く形成す
る（静電容量を小さくするため）構造なので、これら領
域７ａと７１ａ、７ｂと７’ｂ間の電圧降下は更に大き
くならざるを得ないという欠点があった。
基板１０両主面から不純物ｔドーグせねばならないので
、製造工程が複雑になり、コストが筒くならざるｔ得な
いという欠点があるのは勿論のこと、端子１２と１２′
間に存在するＰＮ接合の数が多いので電圧降下が大きい
という欠点がある。また、静電容量を小石くするために
は不軛′＃濃度の小さい半導体基板１を用いるのが良い
が、この半導体基板１は機械的な強度等の関係からその
厚みｔ６００〜４００μｍよりも更に薄くすることは難
しく、このような半導体基板１０両側の所定領域に不純
物濃度の領域７ａｗ７’ａｅ７ｂ＋７’ｂｈ浅く形成す
る（静電容量を小さくするため）構造なので、これら領
域７ａと７１ａ、７ｂと７’ｂ間の電圧降下は更に大き
くならざるを得ないという欠点があった。
本発明では上述したような従来のサージ吸収用半導体装
置の欠点を除去するために、第１の導電型の低不純物濃
度領域に埋め込まれた第１の導電型の高不純物濃度領域
と、該第１の導電型の高不純物磯度頑域とＰＮ接合を形
成するよう前肥才１の導電型の低不純物濃度領域に形成
された第２の導電型の第１０演域と、前記第１の導電型
の高年〃ｎ物濃度領域との間に前記第１の導電型の低不
純物濃度領域の一部分が存在するように該第１の導電型
の低不純物濃度領域内に形成嘔れた第２の導電型の第２
の領域を備えている。
置の欠点を除去するために、第１の導電型の低不純物濃
度領域に埋め込まれた第１の導電型の高不純物濃度領域
と、該第１の導電型の高不純物磯度頑域とＰＮ接合を形
成するよう前肥才１の導電型の低不純物濃度領域に形成
された第２の導電型の第１０演域と、前記第１の導電型
の高年〃ｎ物濃度領域との間に前記第１の導電型の低不
純物濃度領域の一部分が存在するように該第１の導電型
の低不純物濃度領域内に形成嘔れた第２の導電型の第２
の領域を備えている。
本発明はこのような脣徴七有Ｔるので、低不純物Ｗ度の
半導体基板上用いているにも拘らず、−サージ吸収用素
子を導電型の異なる高不純物濃度領域の組合せで形成で
き、しかも容量低減用素子の一部を形成する低不純物濃
度層の厚み會非常に薄く、好ましくはキャリア自由行程
距離以内にできるので、サージ吸収用素子自身の電圧降
下全小きくできると同時に１．大電流領域においても容
量低減用素子の電圧降下を増大させることなく、十分に
静電容ｉｌｔ小さくできる。
半導体基板上用いているにも拘らず、−サージ吸収用素
子を導電型の異なる高不純物濃度領域の組合せで形成で
き、しかも容量低減用素子の一部を形成する低不純物濃
度層の厚み會非常に薄く、好ましくはキャリア自由行程
距離以内にできるので、サージ吸収用素子自身の電圧降
下全小きくできると同時に１．大電流領域においても容
量低減用素子の電圧降下を増大させることなく、十分に
静電容ｉｌｔ小さくできる。
〔実施１タリ〕
第１図、第１図のＸ−Ｘ’、Ｙ−Ｙ’での断面を示す第
２図（Ａ） 、 ＣＢ）及び第１図の半導体装置半導体
装置の一実施例について説明すると、１は単結晶半導体
基板（図示せず）上に形成された非常に不純物濃度の低
いＮ−型のエピタキシャルノー或いはＮ−型の半導体基
板（以下低不純物濃度填域という）、２．２’はイオン
打込み技術によってドナ不純物上注入することによって
、或いは拡散法によって形成された十分に不純物濃度の
高いＮ＋型の埋込み領域、３は第６図に示す一方のサー
ジ吸収用素子ＳＡ１のアノード領域と容量低減用素子Ｄ
１ のアノード領域を共通に形成するＰ＋型の領域、
３′は第６図に示す他方のサージ吸収用素子ＳＡ、と容
量低減用素子Ｄ２の共通の７ノード領域金与えるＰ＋型
の領域でろる。領域６の大部分は第２図（Ｂ）からも分
るように埋込み領域２と主ＰＮ接＆Ｊ、ｔ−形成し、そ
の一部分は他方の埋込み領域２′との間の非常に薄い低
不純物濃度層域１ａとＰＮＮ会合形成する。この低不純
物濃度領域１ａの厚みはキャリアの自由行程距離以下に
することが好筐しく、このようにすることによって、そ
の比抵抗ρが十分大きくなっても（例えばρ；２５０ｇ
−ｏｎ）大電流領域における電圧降下が増大することは
ない。ここで念のため説明すると、Ｐ”Ｎ−Ｎ＋のダイ
オードにおいてＮ−型の領域の比抵抗七人きくするほど
七の静電容量が小姑くなることが知られている。また同
様に、領域６′もその大部分が埋込み領域２′と主ＰＮ
接合、ｒ１′ｗ形成し、その一部分は他方の埋込み領域
２との間の非常に薄い低不純物濃度領域１／、とＰＮ接
合を形成して ゛いる。ここで主ＰＮ接合Ｊ１ ｅ
Ｊ１’は第６図に示すサージ吸収用素子５Ａ１１ ｓＡ
、夫々のＰＮ接合全形成し、また夫々のＰＮ接合Ｊｚ
＊ Ｊ２’は容量低減用素子Ｄ１．Ｄ２のＰＮ接合を形
成している。
２図（Ａ） 、 ＣＢ）及び第１図の半導体装置半導体
装置の一実施例について説明すると、１は単結晶半導体
基板（図示せず）上に形成された非常に不純物濃度の低
いＮ−型のエピタキシャルノー或いはＮ−型の半導体基
板（以下低不純物濃度填域という）、２．２’はイオン
打込み技術によってドナ不純物上注入することによって
、或いは拡散法によって形成された十分に不純物濃度の
高いＮ＋型の埋込み領域、３は第６図に示す一方のサー
ジ吸収用素子ＳＡ１のアノード領域と容量低減用素子Ｄ
１ のアノード領域を共通に形成するＰ＋型の領域、
３′は第６図に示す他方のサージ吸収用素子ＳＡ、と容
量低減用素子Ｄ２の共通の７ノード領域金与えるＰ＋型
の領域でろる。領域６の大部分は第２図（Ｂ）からも分
るように埋込み領域２と主ＰＮ接＆Ｊ、ｔ−形成し、そ
の一部分は他方の埋込み領域２′との間の非常に薄い低
不純物濃度層域１ａとＰＮＮ会合形成する。この低不純
物濃度領域１ａの厚みはキャリアの自由行程距離以下に
することが好筐しく、このようにすることによって、そ
の比抵抗ρが十分大きくなっても（例えばρ；２５０ｇ
−ｏｎ）大電流領域における電圧降下が増大することは
ない。ここで念のため説明すると、Ｐ”Ｎ−Ｎ＋のダイ
オードにおいてＮ−型の領域の比抵抗七人きくするほど
七の静電容量が小姑くなることが知られている。また同
様に、領域６′もその大部分が埋込み領域２′と主ＰＮ
接合、ｒ１′ｗ形成し、その一部分は他方の埋込み領域
２との間の非常に薄い低不純物濃度領域１／、とＰＮ接
合を形成して ゛いる。ここで主ＰＮ接合Ｊ１ ｅ
Ｊ１’は第６図に示すサージ吸収用素子５Ａ１１ ｓＡ
、夫々のＰＮ接合全形成し、また夫々のＰＮ接合Ｊｚ
＊ Ｊ２’は容量低減用素子Ｄ１．Ｄ２のＰＮ接合を形
成している。
なお、４．４′は夫々Ｐ＋型の領域６．６′とオーミッ
クコンタクト七形成するｔ極であり、第６図において、
素子ＳＡ１とＤｌ のアノード同士を接続する導体ｐ
１、素子ＳＡ、とＤ２のアノ 。
クコンタクト七形成するｔ極であり、第６図において、
素子ＳＡ１とＤｌ のアノード同士を接続する導体ｐ
１、素子ＳＡ、とＤ２のアノ 。
−ド同士ｋｍ続する導体２□ を夫々与える。ま九５は
絶縁膜である。
絶縁膜である。
このような構造の双方向性のサージ吸収用半導体装Ｉｔ
Ｋよれば、サージ吸収用素子における低不純物濃度領域
を従来装置に比べて十分に薄くできるので、その静電容
量上十分に小姑くできると同時に順方向電圧降下ｔも小
さくでき、またＰＮ接合の必要個数を１／２にできるた
めにこのことが更に順方向電圧降下を低減しているＯ 次に第４図ＬＡ）、 （Ｂ、）によυ本発明の他の一実
施例を説明する。同図（Ｂ）は上面ｉｔ示す同図（Ａ）
のｘ −ｘ’での断面を示す。同図において第１図及び
第２図（ＡＪ 、 （Ｂ）で示した記号と同一の記号は
同一性のある部材で示すものとする。
Ｋよれば、サージ吸収用素子における低不純物濃度領域
を従来装置に比べて十分に薄くできるので、その静電容
量上十分に小姑くできると同時に順方向電圧降下ｔも小
さくでき、またＰＮ接合の必要個数を１／２にできるた
めにこのことが更に順方向電圧降下を低減しているＯ 次に第４図ＬＡ）、 （Ｂ、）によυ本発明の他の一実
施例を説明する。同図（Ｂ）は上面ｉｔ示す同図（Ａ）
のｘ −ｘ’での断面を示す。同図において第１図及び
第２図（ＡＪ 、 （Ｂ）で示した記号と同一の記号は
同一性のある部材で示すものとする。
Ｐ＋型の第１、第２の領域６．６′は５字形をしており
、互いに逆に向い合うよう配置されているので、小型化
か可能である。領域６，３′の大部分は対応するＮ十型
の埋込み領域２．２′との間で主ＰＮ接合Ｊ１． Ｊ、
”ｋ形成し、領域６，６′の僅かな部分が夫々埋込み領
域２′、２の上方まで延在し、薄い低不純物濃度領域を
介してこれら埋込み領域２′、２と対面するよう配置嘔
れる。
、互いに逆に向い合うよう配置されているので、小型化
か可能である。領域６，３′の大部分は対応するＮ十型
の埋込み領域２．２′との間で主ＰＮ接合Ｊ１． Ｊ、
”ｋ形成し、領域６，６′の僅かな部分が夫々埋込み領
域２′、２の上方まで延在し、薄い低不純物濃度領域を
介してこれら埋込み領域２′、２と対面するよう配置嘔
れる。
次に第５図によｐ本発明の他の一実施例全説明すると、
その（Ａ、）は平面図、（Ｂ）及び＜Ｃ）は夫々（Ａ）
のＸ−Ｘ’、Ｙ−ＹＫおける断面を示す図である。
その（Ａ、）は平面図、（Ｂ）及び＜Ｃ）は夫々（Ａ）
のＸ−Ｘ’、Ｙ−ＹＫおける断面を示す図である。
また同図において、第１図及び第２図（Ａ）。
ＣＢ）で示した記号と同一の記号は同一性らる部材を示
すものとする。
すものとする。
この実施例では、Ｐ＋型の高不純物濃度領域３．６′と
は別にｒ型の領域３Ｘ 、 ３’Ｘが低不純物濃度領域
１内に前記実施例に比べて浅く形既されている。これに
伴い埋込み領域２．２′の領域５ Ｘ 、 ３’Ｘに対
応する部分２ Ｘ 、 ２’Ｘは夫々領域３ Ｘ 、
３’Ｘ方向に向けて突出しており、領域３ Ｘ 、 ３
’Ｘと夫々対応する領域２’Ｘ、２Ｘ間には非常に薄い
低不純物濃度領域１の一部分が存在する。セしてＰ＋型
の領域３と３Ｘ、３’と３’Ｘは夫々を極４．４′で接
続されている。この実施例によれば、夫々の容量低減用
素子のアノード領域を形成するＰ＋型の領域３ Ｘ 、
３’Ｘが浅いことも併せて接合面積全前記実施例より
更に小石くできるので、よｐ一層静電容量を小石くでき
る。
は別にｒ型の領域３Ｘ 、 ３’Ｘが低不純物濃度領域
１内に前記実施例に比べて浅く形既されている。これに
伴い埋込み領域２．２′の領域５ Ｘ 、 ３’Ｘに対
応する部分２ Ｘ 、 ２’Ｘは夫々領域３ Ｘ 、
３’Ｘ方向に向けて突出しており、領域３ Ｘ 、 ３
’Ｘと夫々対応する領域２’Ｘ、２Ｘ間には非常に薄い
低不純物濃度領域１の一部分が存在する。セしてＰ＋型
の領域３と３Ｘ、３’と３’Ｘは夫々を極４．４′で接
続されている。この実施例によれば、夫々の容量低減用
素子のアノード領域を形成するＰ＋型の領域３ Ｘ 、
３’Ｘが浅いことも併せて接合面積全前記実施例より
更に小石くできるので、よｐ一層静電容量を小石くでき
る。
前記実施例において、サージ吸収用素子ＳＡ１又はＳＡ
、の靜電容ｔｔＣユ、容量低減用素子Ｄ２又Ｉ／ｉＤ１
の静電容量ｋｃ、 とし、素子ＳＡｌとＤ２、又
はＳＡ２とＤｌの静電容ｉｒｅとすると、静電容量Ｃ１
とＣ２は直列であるので、 Ｃ＝ Ｃ，＠ Ｃ２／（Ｃ，十０２）となる。ここで
Ｃ□〉Ｃ２とすれば、Ｃキ０２ となり、従ってサー
ジ吸収用半導体装置全体の静電容量は、容量低減用素子
の静電容量かサージ吸収用素子の静１に容量に比べて十
分に小さければ、はぼ容量低減用素子の靜′ｗＬＷ量に
等しくなることが分る。このことから本発明に係るサー
ジ吸収用半導体装置によれば、特にサージ吸収用素子自
身の静電容量を小さくするための設計に行う必要がない
ので、容易に所望のサージ吸収特性が得られ易く、サー
ジ吸収用素子の順方向電圧降下の小さい構造とすること
もできる。
、の靜電容ｔｔＣユ、容量低減用素子Ｄ２又Ｉ／ｉＤ１
の静電容量ｋｃ、 とし、素子ＳＡｌとＤ２、又
はＳＡ２とＤｌの静電容ｉｒｅとすると、静電容量Ｃ１
とＣ２は直列であるので、 Ｃ＝ Ｃ，＠ Ｃ２／（Ｃ，十０２）となる。ここで
Ｃ□〉Ｃ２とすれば、Ｃキ０２ となり、従ってサー
ジ吸収用半導体装置全体の静電容量は、容量低減用素子
の静電容量かサージ吸収用素子の静１に容量に比べて十
分に小さければ、はぼ容量低減用素子の靜′ｗＬＷ量に
等しくなることが分る。このことから本発明に係るサー
ジ吸収用半導体装置によれば、特にサージ吸収用素子自
身の静電容量を小さくするための設計に行う必要がない
ので、容易に所望のサージ吸収特性が得られ易く、サー
ジ吸収用素子の順方向電圧降下の小さい構造とすること
もできる。
なおここで、サージ吸収用素子がサージ吸収作用上行う
ときは、容量低減用素子は必ず順方向に４通するので、
サージ吸収用素子に比べ電流の通流する有効面Ｃ１七は
るη・に小さくすることが出来る。このことがサージ吸
収用素子に比べ容量低減用素子の静電容量上十分に小妬
くできる１つの大きな理由である。
ときは、容量低減用素子は必ず順方向に４通するので、
サージ吸収用素子に比べ電流の通流する有効面Ｃ１七は
るη・に小さくすることが出来る。このことがサージ吸
収用素子に比べ容量低減用素子の静電容量上十分に小妬
くできる１つの大きな理由である。
また、容量低減用素子はサージ吸収用素子のアバランシ
ェ降伏電圧より大きな逆耐電圧をもたねばならないが、
容量低減用素子のＰ＋型の領域６Ｘ又は３’Ｘ、！：Ｎ
＋型の埋込み領域２又は２′間の低不純物濃度領域の厚
みをキャリアの自由行程距離以下にしたとしても、通常
要求される電圧よりも高い電圧、例えば２００〜２５０
Ｖ程度の逆耐電圧を容易に得ることが出来る。
ェ降伏電圧より大きな逆耐電圧をもたねばならないが、
容量低減用素子のＰ＋型の領域６Ｘ又は３’Ｘ、！：Ｎ
＋型の埋込み領域２又は２′間の低不純物濃度領域の厚
みをキャリアの自由行程距離以下にしたとしても、通常
要求される電圧よりも高い電圧、例えば２００〜２５０
Ｖ程度の逆耐電圧を容易に得ることが出来る。
竹にこのサージ吸収用半導体装置の構造によれば、ＬＳ
Ｉの半導体チップに一緒に組み込むことが容易でおるの
で、機能回路全組み込んだ各樵牛導体チックのテージ保
謙にＭ用である。
Ｉの半導体チップに一緒に組み込むことが容易でおるの
で、機能回路全組み込んだ各樵牛導体チックのテージ保
謙にＭ用である。
また更に、必要に応じて単一の半導体チップに前記実施
例に係るサージ吸収構造を任意数形成しても勿論よい。
例に係るサージ吸収構造を任意数形成しても勿論よい。
以上述べ次ように本発明によれば、同一の半導体基板内
においてサージ吸収用素子に悪影響を与えることなく非
常に静電容量の小さい容量低減用素子をサージ吸収用素
子に直列に与えることが出来るので、極めて静電容量の
小さいサージ吸収用半導体装置を提供することが出来る
と共に、その電圧降下を小妬くできるので電力損失を低
減できる。
においてサージ吸収用素子に悪影響を与えることなく非
常に静電容量の小さい容量低減用素子をサージ吸収用素
子に直列に与えることが出来るので、極めて静電容量の
小さいサージ吸収用半導体装置を提供することが出来る
と共に、その電圧降下を小妬くできるので電力損失を低
減できる。
第１図は本発明に係るサージ吸収用半導体装置の一実施
例上水す斜視図、第２図（Ａ、ｌ、（Ｂ）は夫々第１図
におけるＸ−Ｘ’、Ｙ−Ｙ’での断面を示す図、２６図
はこのサージ吸収用半導体装置を回路剤厄的に示す図、
第４図（Ａ）、（、、Ｂ）夫々はこの発明の他の一実施
例の平面、断面葡示丁図、第５図は本発明の他の一実施
例を示す図でろり、その（Ａ）は平面を示す図、（Ｂ）
、＜Ｃ）は（Ａ）におけるｘ−ｘ’、Ｙ −Ｙ’での断
面を示す図、第６図（Ａ）、 ＣＢ）は従来例を示す
図である。 １・・・低不純物濃度領域 ２．２′・・・埋込み領域 ６．６′・・・第１、第２の領域 ４．４′・・・電極 特許出願人 オリジン電気株式会社 第 Ｚ 口 第 ３ 図 ２’ （Ａ） ＣＢ） 禎午口 第 Ｓ 図
例上水す斜視図、第２図（Ａ、ｌ、（Ｂ）は夫々第１図
におけるＸ−Ｘ’、Ｙ−Ｙ’での断面を示す図、２６図
はこのサージ吸収用半導体装置を回路剤厄的に示す図、
第４図（Ａ）、（、、Ｂ）夫々はこの発明の他の一実施
例の平面、断面葡示丁図、第５図は本発明の他の一実施
例を示す図でろり、その（Ａ）は平面を示す図、（Ｂ）
、＜Ｃ）は（Ａ）におけるｘ−ｘ’、Ｙ −Ｙ’での断
面を示す図、第６図（Ａ）、 ＣＢ）は従来例を示す
図である。 １・・・低不純物濃度領域 ２．２′・・・埋込み領域 ６．６′・・・第１、第２の領域 ４．４′・・・電極 特許出願人 オリジン電気株式会社 第 Ｚ 口 第 ３ 図 ２’ （Ａ） ＣＢ） 禎午口 第 Ｓ 図
Claims (1)
- 第１の導電型の低不純物濃度領域に夫々離れて埋め込ま
れた第１の導電型の第１、第２の高不純物濃度領域と、
該第１の高不純物濃度領域の一部分とはＰＮ接合を形成
するが、前記第２の高不純物濃度領域の一部分とは前記
低不純物濃度領域のある一部分を介して対面するよう前
記低不純物濃度領域に形成される第２の導電型の第１の
領域と、前記第２の高不純物濃度領域の一部分とはＰＮ
接合を形成するが、前記第１の高不純物濃度領域の一部
分とは前記低不純物濃度領域の他の一部分を介して対面
するよう前記低不純物濃度領域に形成される第２の導電
型の第２の領域とを備えたことを特徴とするサージ吸収
用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21835686A JPS6373673A (ja) | 1986-09-17 | 1986-09-17 | サ−ジ吸収用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21835686A JPS6373673A (ja) | 1986-09-17 | 1986-09-17 | サ−ジ吸収用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6373673A true JPS6373673A (ja) | 1988-04-04 |
| JPH035071B2 JPH035071B2 (ja) | 1991-01-24 |
Family
ID=16718598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21835686A Granted JPS6373673A (ja) | 1986-09-17 | 1986-09-17 | サ−ジ吸収用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373673A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236058U (ja) * | 1988-08-31 | 1990-03-08 |
-
1986
- 1986-09-17 JP JP21835686A patent/JPS6373673A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0236058U (ja) * | 1988-08-31 | 1990-03-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH035071B2 (ja) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
| US5401985A (en) | Low voltage monolithic protection diode with a low capacitance | |
| CN114695341B (zh) | 具有高保持电压的低电容瞬态电压抑制器 | |
| EP0564473B1 (en) | Electrostatic discharge protection device | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| CN112234056A (zh) | 一种半导体器件 | |
| JPS6373673A (ja) | サ−ジ吸収用半導体装置 | |
| CN215911428U (zh) | 一种防静电结构及mosfet器件 | |
| JPH01202867A (ja) | 半導体装置 | |
| CN212676278U (zh) | 一种新型低电容tvs结构 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPH0516194B2 (ja) | ||
| JPH11251533A (ja) | 半導体集積回路装置及びその製造方法 | |
| CN114497191B (zh) | 静电保护器件 | |
| KR200308025Y1 (ko) | 반도체장치의 정전방전입력보호회로의 레이아웃 | |
| JPH01125873A (ja) | サージ吸収用半導体装置 | |
| JPH1098202A (ja) | 半導体サージ防護素子 | |
| JP3594725B2 (ja) | 半導体装置の保護回路 | |
| JPH0799337A (ja) | 受光素子 | |
| JPS61274343A (ja) | 半導体装置 | |
| JPH0258864A (ja) | 半導体装置 | |
| JPS60137053A (ja) | 半導体容量素子 | |
| JPH03124056A (ja) | 保護素子 | |
| JPH02135774A (ja) | 半導体装置 |