JPH0516194B2 - - Google Patents
Info
- Publication number
- JPH0516194B2 JPH0516194B2 JP58249920A JP24992083A JPH0516194B2 JP H0516194 B2 JPH0516194 B2 JP H0516194B2 JP 58249920 A JP58249920 A JP 58249920A JP 24992083 A JP24992083 A JP 24992083A JP H0516194 B2 JPH0516194 B2 JP H0516194B2
- Authority
- JP
- Japan
- Prior art keywords
- junction
- conductivity type
- capacitance
- semiconductor layer
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、PN接合の逆方向非線形抵抗特性を
主に利用するサージ吸収用半導体装置に関する。
主に利用するサージ吸収用半導体装置に関する。
一般に通信線及び各種電気機器の制御線などに
おいては、自然雷の直撃や誘導、或いは負荷の開
閉などによつてサージ電圧が生じ、特に通信装
置、他の電子機器などの高密度モジユール化の進
展に伴い、サージ電圧や過電圧に極めて弱いIC、
LSI素子などが多用されているため、電子機器に
サージが侵入する前にサージアブソーバでもつて
サージを吸収する必要が多くなつている。
おいては、自然雷の直撃や誘導、或いは負荷の開
閉などによつてサージ電圧が生じ、特に通信装
置、他の電子機器などの高密度モジユール化の進
展に伴い、サージ電圧や過電圧に極めて弱いIC、
LSI素子などが多用されているため、電子機器に
サージが侵入する前にサージアブソーバでもつて
サージを吸収する必要が多くなつている。
斯かるサージアブソーバは大別して放電型のも
のと、金属酸化物バリスタ或いはシリコン半導体
バリスタの様な固体素子とに分けられ、本発明の
属する固体素子はサージ電圧を高速で吸収する機
能を有するが、サージ耐量は比較的小さく、サー
ジ耐量を大きくとれば静電容量が大きくなるとい
う相反した関係にある。そして静電容量が大きく
なると、電力損失が増え、特にこの傾向は高周波
伝送路、高速のデジタル信号伝送路などにおいて
著しくなるので、サージ吸収能力又はクランプ電
圧に影響を与えることなく半導体装置の静電容量
を低減させることが重要になつている。
のと、金属酸化物バリスタ或いはシリコン半導体
バリスタの様な固体素子とに分けられ、本発明の
属する固体素子はサージ電圧を高速で吸収する機
能を有するが、サージ耐量は比較的小さく、サー
ジ耐量を大きくとれば静電容量が大きくなるとい
う相反した関係にある。そして静電容量が大きく
なると、電力損失が増え、特にこの傾向は高周波
伝送路、高速のデジタル信号伝送路などにおいて
著しくなるので、サージ吸収能力又はクランプ電
圧に影響を与えることなく半導体装置の静電容量
を低減させることが重要になつている。
本発明は、サージ吸収用半導体装置の等価的な
静電容量を小さくすることを主目的として、１つ
以上の主PN接合の逆方向非線形抵抗特性を利用
する半導体装置内にその主PN接合とは逆方向と
なる小さな容量低減用の従PN接合を形成してそ
の順方向特性を利用することにより、主PN接合
による静電容量に対し従PN接合による小さな容
量低減用の静電容量を直列に与え、これによつて
半導体素子全体の静電容量を充分に小さくし得る
サージ吸収用半導体装置を提供するものである。
静電容量を小さくすることを主目的として、１つ
以上の主PN接合の逆方向非線形抵抗特性を利用
する半導体装置内にその主PN接合とは逆方向と
なる小さな容量低減用の従PN接合を形成してそ
の順方向特性を利用することにより、主PN接合
による静電容量に対し従PN接合による小さな容
量低減用の静電容量を直列に与え、これによつて
半導体素子全体の静電容量を充分に小さくし得る
サージ吸収用半導体装置を提供するものである。
以下図面に従つて本発明の実施例について説明
する。
する。
第１図Ａ，Ｂ，Ｃにより本発明の一実施例を説
明する。
明する。
第１図Ａ，Ｂ，Ｃにより本発明の一実施例を説
明すると、１は不純物濃度の低いn-導電型の半
導体基板、２は不純物濃度の高いp+高不純物濃
度の半導体層、３はこの領域の主面に形成された
絶縁被膜、４はこの絶縁被膜３の開口を利用して
形成された本発明の重要な小領域である。先ず不
純物濃度の低いn-導電型の半導体基板１の一方
の面側からｐ導電型の不純物を拡散してp+高不
純物濃度の層２を形成して、主PN接合J1を形成
する。これら半導体層１，２及び主PN接合J1が
アバランシエブレークダウン機能を与える。一般
に、サージ耐量を大きくするには主PN接合J1の
接合面積を大きくするが、接合面積とそのPN接
合による静電容量はほぼ比例するので、サージ耐
量を増大させようとすると必然的にPN接合によ
る静電容量も大きくなる。従つて、この実施例で
は主PN接合J1による静電容量C1を小さくするた
めに、半導体基板１における層２とは逆にの面に
形成された絶縁被膜３の所定の小さな窓からｐ導
電型の不純物を拡散してp+高不純物濃度の小領
域４を形成し、これにより接合面積の小さな従
PN接合J2を形成して小さな静電容量C2を前記静
電容量C1に対し直列に与えている。
明すると、１は不純物濃度の低いn-導電型の半
導体基板、２は不純物濃度の高いp+高不純物濃
度の半導体層、３はこの領域の主面に形成された
絶縁被膜、４はこの絶縁被膜３の開口を利用して
形成された本発明の重要な小領域である。先ず不
純物濃度の低いn-導電型の半導体基板１の一方
の面側からｐ導電型の不純物を拡散してp+高不
純物濃度の層２を形成して、主PN接合J1を形成
する。これら半導体層１，２及び主PN接合J1が
アバランシエブレークダウン機能を与える。一般
に、サージ耐量を大きくするには主PN接合J1の
接合面積を大きくするが、接合面積とそのPN接
合による静電容量はほぼ比例するので、サージ耐
量を増大させようとすると必然的にPN接合によ
る静電容量も大きくなる。従つて、この実施例で
は主PN接合J1による静電容量C1を小さくするた
めに、半導体基板１における層２とは逆にの面に
形成された絶縁被膜３の所定の小さな窓からｐ導
電型の不純物を拡散してp+高不純物濃度の小領
域４を形成し、これにより接合面積の小さな従
PN接合J2を形成して小さな静電容量C2を前記静
電容量C1に対し直列に与えている。
この構造によれば、第１図Ｃで示すように接合
面積の大きな主PN接合J1を有するアバランシエ
ブレークダウンタイプのダイオードD1と主PN接
合J1の接合面積に比べて充分に接合面積の小さい
PN接合J2を有するダイオードD2とを直列接続し
たのと等価になる。従つて、これら主PN接合J1
による静電容量C1とPN接合J2による静電容量C2
とが直列接続されたことになり、合成静電容量、
つまりこの半導体装置全体の等価的な静電容量Ｃ
は、 Ｃ≒C1C2／C1＋C2となる。
面積の大きな主PN接合J1を有するアバランシエ
ブレークダウンタイプのダイオードD1と主PN接
合J1の接合面積に比べて充分に接合面積の小さい
PN接合J2を有するダイオードD2とを直列接続し
たのと等価になる。従つて、これら主PN接合J1
による静電容量C1とPN接合J2による静電容量C2
とが直列接続されたことになり、合成静電容量、
つまりこの半導体装置全体の等価的な静電容量Ｃ
は、 Ｃ≒C1C2／C1＋C2となる。
ここでC2≪C1とすれば、上記静電容量ＣはＣ
≒2になる。
≒2になる。
従つて、主PN接合J1の接合面積に比べて従PN
接合J2の接合面積が小さくなるように、小領域４
を形成すれば、半導体装置の等価的な静電容量Ｃ
は従PN接合J2による静電容量C2とほぼ等しくな
る。
接合J2の接合面積が小さくなるように、小領域４
を形成すれば、半導体装置の等価的な静電容量Ｃ
は従PN接合J2による静電容量C2とほぼ等しくな
る。
ここでPN接合J2は静電容量を小さくするため
にだけに用いられる容量低減用のPN接合であ
り、このPN接合J2は順方向バイアス状態で使用
されるので、PN接合J2はサージ耐量に制限を与
えない程度にその接合面積を充分に小さくでき
る。
にだけに用いられる容量低減用のPN接合であ
り、このPN接合J2は順方向バイアス状態で使用
されるので、PN接合J2はサージ耐量に制限を与
えない程度にその接合面積を充分に小さくでき
る。
ここで図中、５，６は電極、７，８はこれら
夫々の電極から引出された端子であり、使用状態
においては、端子７に負の電圧、端子８に正の電
圧が印加される。
夫々の電極から引出された端子であり、使用状態
においては、端子７に負の電圧、端子８に正の電
圧が印加される。
次に第２図に示す別の実施例では、半導体装置
全体の等価的な静電容量Ｃを小さくすると共に、
サージ電流が半導体基板１を均一に流れ易くする
ため、p+高不純物濃度の小領域４ａ，４ｂ，４
ｃ……を複数個形成し、これら小領域に夫々形成
された電極６ａ，６ｂ，６ｃ……をすべて共通に
結合している。この実施例において、小領域４
ａ，４ｂ，４ｃ……の形成に伴い形成される夫々
の静電容量Ca，Cb，Cc……が互いに並列接続さ
れるので、これらを合成した静電容量C2は、C2
≒Ca＋Cb＋Cc＋……となる。従つて、小領域４
ａ，４ｂ，４ｃ……を充分に小さくすることが好
ましい。
全体の等価的な静電容量Ｃを小さくすると共に、
サージ電流が半導体基板１を均一に流れ易くする
ため、p+高不純物濃度の小領域４ａ，４ｂ，４
ｃ……を複数個形成し、これら小領域に夫々形成
された電極６ａ，６ｂ，６ｃ……をすべて共通に
結合している。この実施例において、小領域４
ａ，４ｂ，４ｃ……の形成に伴い形成される夫々
の静電容量Ca，Cb，Cc……が互いに並列接続さ
れるので、これらを合成した静電容量C2は、C2
≒Ca＋Cb＋Cc＋……となる。従つて、小領域４
ａ，４ｂ，４ｃ……を充分に小さくすることが好
ましい。
第３図に示す他の実施例ではｎ導電型の不純物
濃度が非常に低いn--不純物濃度の半導体基板１
を用いることにより、この基板１と小領域４とに
より形成されるPN接合J2に起因する静電容量C2
を更に小さくできる。
濃度が非常に低いn--不純物濃度の半導体基板１
を用いることにより、この基板１と小領域４とに
より形成されるPN接合J2に起因する静電容量C2
を更に小さくできる。
次に第４図Ａ，Ｂにより本発明の他の実施例を
説明すると、半導体基板１にｐ導電型の不純物を
拡散してp+高不純物濃度の小領域４を形成する
とき、同時に小領域４と離してp+高不純物濃度
の第２の小領域４′を形成し、更に通常のフオト
リゾグラフイ法を利用してn+高不純物濃度の第
３の小領域９を小領域４′内に形成する。n-低不
純物濃度の半導体層１と第２の小領域４′との間
に形成されるPN接合は不要なので、導電性薄膜
１０をこのPN接合に跨がるように形成して半導
体層１と第２の小領域４′とを電気的に短絡する。
そして第３の小領域９に形成された電極１１と小
領域４に形成された電極６とを共通に接続するこ
とにより、同図Ｂに示すように主PN接合J1をも
ちアバランシエブレータダウン機能を行うダイオ
ードD1に対し、接合面積の小さなPN接合J2，J3
を夫々有するダイオードD2，D3を逆並列したも
のを直列に接続した構成と等価の構造を有する半
導体装置を得ることが出来る。斯かる半導体装置
は、この半導体素子２個の夫々の電極５を中間引
出し端子１２を介して背中合せに半田付すること
により、第５図に示す様な３つの引出し端子を備
えた双方向性のアバランシエブレークダウン機能
を有するサージ吸収素子を得るのに適しており、
調整された小さな静電容量を有するだけの双方向
性の半導体装置を得ることが出来る。
説明すると、半導体基板１にｐ導電型の不純物を
拡散してp+高不純物濃度の小領域４を形成する
とき、同時に小領域４と離してp+高不純物濃度
の第２の小領域４′を形成し、更に通常のフオト
リゾグラフイ法を利用してn+高不純物濃度の第
３の小領域９を小領域４′内に形成する。n-低不
純物濃度の半導体層１と第２の小領域４′との間
に形成されるPN接合は不要なので、導電性薄膜
１０をこのPN接合に跨がるように形成して半導
体層１と第２の小領域４′とを電気的に短絡する。
そして第３の小領域９に形成された電極１１と小
領域４に形成された電極６とを共通に接続するこ
とにより、同図Ｂに示すように主PN接合J1をも
ちアバランシエブレータダウン機能を行うダイオ
ードD1に対し、接合面積の小さなPN接合J2，J3
を夫々有するダイオードD2，D3を逆並列したも
のを直列に接続した構成と等価の構造を有する半
導体装置を得ることが出来る。斯かる半導体装置
は、この半導体素子２個の夫々の電極５を中間引
出し端子１２を介して背中合せに半田付すること
により、第５図に示す様な３つの引出し端子を備
えた双方向性のアバランシエブレークダウン機能
を有するサージ吸収素子を得るのに適しており、
調整された小さな静電容量を有するだけの双方向
性の半導体装置を得ることが出来る。
以上の実施例では一方向性のサージ吸収用半導
体装置について述べたが、次に第６図Ａ，Ｂによ
り双方向性半導体バリスタの実施例を説明する
と、n-低不純物濃度の半導体基板１の両側から
ｐ型不純物を拡散してｐ不純物濃度の半導体層
２，２′を形成することにより、主PN接合J1，
J1′を形成する。半導体層２にn+高不純物濃度の
小領域４ａとｎ不純物濃度の小領域４ｂとを形成
し、半導体層２′にn+高不純物濃度の小領域４′
a′とｎ不純物濃度の小領域４′ｂとを形成する。
更に、小領域４ｂ，４′ｂにはp+高不純物濃度の
小領域１１，１１′が夫々形成され、小領域９に
形成された電極１１と小領域４ａに形成された電
極６とが電気的に結合され、小領域９′に形成さ
れた電極１１′と小領域４′ａに形成された電極
６′とが電気的に結合される。また第４図の実施
例と同様に、導電性薄膜１０，１０′でもつて、
半導体層２と小領域４ｂ、半導体層２′と小領域
４′ｂを夫々電気的に短絡する。この様な構成に
よれば、単一の半導体基板でもつて、同図Ｂに示
す様な静電容量を小さくし得る双方向性半導体バ
リスタを得ることが出来る。
体装置について述べたが、次に第６図Ａ，Ｂによ
り双方向性半導体バリスタの実施例を説明する
と、n-低不純物濃度の半導体基板１の両側から
ｐ型不純物を拡散してｐ不純物濃度の半導体層
２，２′を形成することにより、主PN接合J1，
J1′を形成する。半導体層２にn+高不純物濃度の
小領域４ａとｎ不純物濃度の小領域４ｂとを形成
し、半導体層２′にn+高不純物濃度の小領域４′
a′とｎ不純物濃度の小領域４′ｂとを形成する。
更に、小領域４ｂ，４′ｂにはp+高不純物濃度の
小領域１１，１１′が夫々形成され、小領域９に
形成された電極１１と小領域４ａに形成された電
極６とが電気的に結合され、小領域９′に形成さ
れた電極１１′と小領域４′ａに形成された電極
６′とが電気的に結合される。また第４図の実施
例と同様に、導電性薄膜１０，１０′でもつて、
半導体層２と小領域４ｂ、半導体層２′と小領域
４′ｂを夫々電気的に短絡する。この様な構成に
よれば、単一の半導体基板でもつて、同図Ｂに示
す様な静電容量を小さくし得る双方向性半導体バ
リスタを得ることが出来る。
以上述べた様に本発明によれば、逆方向非線形
抵抗特性が主に利用され主PN接合を有する半導
体素子自身に、その静電容量を補償、つまり半導
体装置全体の静電容量を小さくするための小さい
静電容量を与える接合面積の小さいPN接合を形
成しているので、所定の値に調整された静電容量
を有するサージ吸収用半導体装置を容易に製作す
ることが出来、しかも充分に小さな接合面積をも
つPN接合を容易に形成できるからサージ級数用
半導体装置の静電容量を充分に小さくできる。
抵抗特性が主に利用され主PN接合を有する半導
体素子自身に、その静電容量を補償、つまり半導
体装置全体の静電容量を小さくするための小さい
静電容量を与える接合面積の小さいPN接合を形
成しているので、所定の値に調整された静電容量
を有するサージ吸収用半導体装置を容易に製作す
ることが出来、しかも充分に小さな接合面積をも
つPN接合を容易に形成できるからサージ級数用
半導体装置の静電容量を充分に小さくできる。
第１図は本発明の一実施例を説明するための図
であり、Ａは断面図、Ｂは半導体基板の上面図、
Ｃはその等価図、第２図及び第３図は夫々本発明
の他の実施例を示す断面図、第４図は本発明の他
の一実施例を示す図であつて、そのＡは断面図、
Ｂはその等価図、第５図は本発明の他の実施例を
説明するための図、第６図は本発明の他の一実施
例を説明するための図であり、Ａは断面図、Ｂは
その等価図である。 １……半導体基板、２，２′……半導体層、３，
３′……絶縁被膜、４，４′……小領域、５，６…
…電極、７，８……引出し端子、９，９′……小
領域、１０，１０′……導電性薄膜、J1，J2，J3
……PN接合。
であり、Ａは断面図、Ｂは半導体基板の上面図、
Ｃはその等価図、第２図及び第３図は夫々本発明
の他の実施例を示す断面図、第４図は本発明の他
の一実施例を示す図であつて、そのＡは断面図、
Ｂはその等価図、第５図は本発明の他の実施例を
説明するための図、第６図は本発明の他の一実施
例を説明するための図であり、Ａは断面図、Ｂは
その等価図である。 １……半導体基板、２，２′……半導体層、３，
３′……絶縁被膜、４，４′……小領域、５，６…
…電極、７，８……引出し端子、９，９′……小
領域、１０，１０′……導電性薄膜、J1，J2，J3
……PN接合。
Claims (1)
- 【特許請求の範囲】 １ 第１の導電型の半導体層と第２の導電型の半
導体層とにより形成される１つ以上の主PN接合
が逆方向非線抵抗特性を呈する一方向性のサージ
吸収用半導体装置において、前記第１の導電型の
半導体層に、該半導体層の面積よりも十分小さく
且つ逆の導電型の小領域を１つ以上形成し、前記
主PN接合の静電容量に比べて十分小さい静電容
量をもつ容量低減用の従PN接合を前記主PN接
合と直列に与えて半導体装置全体の静電容量を小
さくし、前記小領域に正の電圧が印加されるべき
電極を形成すると共に前記第２の導電型の半導体
層に負の電圧が印加されるべき電極を形成したこ
とを特徴とする一方向性のサージ吸収用半導体装
置。 ２ 少なくとも２つの第１の導電型の半導体層と
第２の導電型の半導体層とにより直列に形成され
る２つ以上の主PN接合の非線形方向特性を利用
する双方向性のサージ吸収用半導体装置におい
て、前記第１の導電型の半導体層に該半導体層の
面積より十分小さく且つ逆の導電型の小領域を複
数形成して容量低減用の従PN接合を前記主PN
接合と直列になるよう与えると共に、これら小領
域のうちの少なくとも１つにこの小領域の導電型
と逆の導電型の別の小領域を形成して静電容量低
減用のPN接合を前記主PN接合と直列になるよ
う与え、さらに前記別の小領域とこの小領域が形
成されていない前記小領域を電気的に結合すると
共に、これら小領域に電極を形成したことを特徴
とする双方向性のサージ吸収用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249920A JPS60140878A (ja) | 1983-12-28 | 1983-12-28 | サージ吸収用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249920A JPS60140878A (ja) | 1983-12-28 | 1983-12-28 | サージ吸収用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60140878A JPS60140878A (ja) | 1985-07-25 |
| JPH0516194B2 true JPH0516194B2 (ja) | 1993-03-03 |
Family
ID=17200149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249920A Granted JPS60140878A (ja) | 1983-12-28 | 1983-12-28 | サージ吸収用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140878A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370459A (ja) * | 1986-09-11 | 1988-03-30 | Origin Electric Co Ltd | サ−ジ吸収用半導体装置 |
| FR2608320A1 (fr) * | 1986-12-16 | 1988-06-17 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions a faible capacite |
| FR2623663B1 (fr) * | 1987-11-24 | 1990-04-13 | Sgs Thomson Microelectronics | Assemblage monolithique de diodes de protection et systemes de protection |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5040168U (ja) * | 1973-08-08 | 1975-04-24 | ||
| JPS5326684A (en) * | 1976-08-25 | 1978-03-11 | Hitachi Ltd | Two-way zener diode |
| JPS5528435A (en) * | 1978-08-21 | 1980-02-29 | Onahama Seiren Kk | Method of recovering waste heat of refining exhaust gas |
| US4405933A (en) * | 1981-02-04 | 1983-09-20 | Rca Corporation | Protective integrated circuit device utilizing back-to-back zener diodes |
-
1983
- 1983-12-28 JP JP58249920A patent/JPS60140878A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60140878A (ja) | 1985-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570022B2 (ja) | 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法 | |
| JP3313431B2 (ja) | モノリシック単方向保護ダイオード | |
| KR940010917B1 (ko) | 반도체 가변용량소자 | |
| JPH0516194B2 (ja) | ||
| JPS5967670A (ja) | 半導体装置 | |
| US5581095A (en) | Bidirectional shockley diode having overlapping emitter regions | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| CN113380786B (zh) | 集成逆导二极管的可控硅瞬态电压抑制保护器件结构 | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| JPS6373673A (ja) | サ−ジ吸収用半導体装置 | |
| JPS5895856A (ja) | 半導体装置 | |
| JP3082714B2 (ja) | 半導体装置 | |
| CN108511420A (zh) | 半导体结构和芯片 | |
| US3784886A (en) | Bidirectional switching semiconductor device | |
| JPH0614546B2 (ja) | 複合サイリスタ | |
| JPS583385B2 (ja) | カデンアツホゴソシ | |
| JPH0685436B2 (ja) | 両方向サイリスタ | |
| JPH05275687A (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JPS60235450A (ja) | 半導体集積回路装置 | |
| JPS61102766A (ja) | 半導体集積回路 | |
| JPH0276263A (ja) | 半導体保護素子 | |
| JPS6159767A (ja) | 半導体装置 | |
| JP3193386B2 (ja) | 両方向性サイリスタ | |
| JPH0145226Y2 (ja) | ||
| JPS6254951A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |