JPS6375986A - ビツトマツプメモリシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビットマツプメモリシステムに係り、特に２次
元の特定パターンで、ある領域を高速に塗りつぶすのに
適したビットマツプメモリ構成法１ヒ関する。

〔従来の技術〕

従来のビットマツプメモリシステムにおいて、特定のパ
ターンによりある領域を塗りつぶす場合、第２図のよう
にメインメモリ４上にパターンデータを作成しておき、
それを１のマイクロプロセッサ等の制御手段（以下ＣＰ
ＵＩと記す）により、屓次パターンをビットマツプメモ
リ３にデータ転送を行なう方法がとられていた。一般に
塗りつぶす特定パターンは、８×８ビツトあるいは１６
　Ｘ　１６ビツトなどの２次元小領域のものが用いられ
、これを繰り返しビットマツプメモリ３上の指定領域に
展開していくが、従来方式ではパターン展開に関して配
慮されていなかった。

〔発明が解決しようとする問題点〕

上記従来方式では、展開する特定パターンが固定的であ
るにもかかわらず、ビットマツプメモリに展開していく
際に毎回メインメモリ上のパターンを参照し、そのパタ
ーンを転送する必要があった。このため、パターンを展
開するという処理のためにパターンの参照という別の処
理が必要となり、全体の処理速度が低下するといつ藺題
があった。

本発明の目的は、上記の処理を行なうにあたり、本来不
要であるパターン参照を無くし、かかる処理速度を向上
させることができるビットマツプメモリシステムを提供
することを目的とする。

〔問題点を解決するための手段〕

上記目的はビットマツプメモリと、マイクロプロセッサ
等の制御手段（以下ＣＰＵと記す）を備えたビットマツ
プメモリシステムにおいてＪ前記ＣＰＵのデータバスと
前記ビットマツプメモリのデータ入力の間に、ビットマ
ツプパターンデータを保持するパターンメモリを設け、
前記ＣＰＵのデータバスをパターンメモリのアドレス入
力に接続し、前記パターンメモリのデータ出力を前記ビ
ットマツプメモリのデータ入力に接続することで達成さ
れる。

〔作用〕 パターンメモリには、あらかじめ展開すべきパターンを
書き込んでおく。ＣＰＵがビットマツプメモリに書き込
みを行なう場合、ＣＰＵの出力するアドレスはビットマ
ツプメモリのアドレスであり、ＣＰＵから出力されるデ
ータは、パターンメモリのパターン番号に相当する。そ
の結果、実際にビットマツプメモリへの書き込みデータ
は、パターンメモリ内の指定されたパターンとなる。

このようにＣＰＵは、毎回パターンを読み出してビット
マツプメモリに書き込むのではなく、ビットマツプメモ
リに対して間接的にパターン番号を書き込むだけでパタ
ーンの展開を行なうことができる。したがって、従来性
なわれていたパターンの参照を不要とし、参照に要する
時間を除去できて、全体の処理速度を向上することがで
きる。

〔実施例〕

以下、第１図、第３図により本発明の一実施例を説明す
る。

第１図において、１はＣＰＵ、２はパターンメモリ、３
はビットマツプメモリ、１００はＣＰＵＩのアドレスバ
ス、１１０はＣＰＵ　１のデータバスである。パターン
メモリ２のアドレス入力にはデータバス１１０がライン
１３０を介して接続され、パターンメモリのデータ出力
はライン１４０を介してビットマツプメモリ３のデータ
入力に接続される。

またビットマツプメモリ３のアドレス入力にはＣＰＵＮ
のアドレスバス１００がライン１２０を介して接続され
る。

第３図は実際にパターンを展開する際の説明図である。

いま、パターンメモリ２にはあらかじめパターン番号ｉ
２１　、　ｊ　２２、ｋ２３の三つのパターンが、図示
されていない手段で書き込まれているものとする。

これらを用いてビットマツプメモリ３の領域Ｊに図のよ
うな斜線パターンを描く場合、ＣＰＵＩは、ビットマツ
プメモリ３の領域層内にパターン番号ｉ　２１、ｊ２２
、ｋ２３のみを書き込んでいけばよい。従来は、これら
のパターンは、第２図におけルフィンメモリ４等に格納
されており、ＣＰＵＩはパターン番号からそのパターン
を読み出した後、ビットマツプメモリ３に書き込んでい
た。本発明によれば、パターン番号をそのまま書き込み
データとすることができるため、処理時間が短縮できる
。

なお本実施例のように、特にパターンの容量が小さくて
済む場合には、第４図のようにパターンメモリとしてレ
ジスタファイル２′を用いることもできる。

つぎに第５図により、他の実施例を説明する。

第５図は、多ｔｖｍあるいは多色のビットイメージを記
憶するためにビットマツプメモリ３を０枚（ｎは２以上
の自然数）設けた場合である。この場合、パターンメモ
リ２は、それぞれの面（以下プレーンと表現する）のビ
ットマツプメモリ３に対応して設ける。

従来、このような多プレーンのビットマツプメモリシス
テムでは、特開昭５７−１８１５８９号公報に示される
ように各プレーンのパターンメモリ２の位置にレジスタ
を設けていたが、この従来方式では、同一パターンの繰
り返し展開の際にはパターンが変わるごとに全プレー２
分のレジスタを書き換えねばならず、ＣＰＵＩの負担が
大きかった。本実施例によれば、はじめの１回、パター
ンメモリ２を設定してしまえば、あとはパターン番号を
変えて書き込みを繰り返すだけでよいため、ＣＰＵＩの
負担は軽く、処理速度は従来方式に比べてブレーン数が
増加するのに比例して改善される効果がある。

以上の実施例はパターンメモリ２の容量が小さい場合で
あったが、これの容量が大きい場合、すなわちパターン
数が多い場合の他の実施例を第６図を用いて説明する。

第６図はパターンメモリとしてＣＧ（キャラクタ・ジェ
ネレータ：文字・記号パターンを格納したメモリ）２′
を用いたものである。この場合、ＣＰＵＩのデータバス
１１０だけではＣＧ　２’のパターン番号を指定しきれ
ない場合があるため、レジスタ５を用いてパターン番号
の指定範囲を拡張している。

ビットマツプメモリシステムにおいて文字パターンを展
開することは、展開するパターンが毎回具なるために多
くの処理時間を要していたが、本発明を用いれば、パタ
ーンを読み出す処理を省略できるため、展開処理時間を
半分にすることが可能である。また、文字パターンの場
合には、第５図のような複数プレーンのシステムの場合
でもパターンメモリは全プレーンに共通に用いることが
できること、またビットマツプメモリシステムにおいて
文字展開を行なう場合には、一般にＣＧ　２’が第２図
におけるメインメモリ４と同様な形態で配置されるのが
普通であることから、ハードウェアの量的には従来方式
と大差なく実現できる効果がある。

もしも文字のパターンをビットマツプメモリのワード境
界方向にずらす必要があるのであれば、ＣＧ２′とビッ
トマツプメモリ３の間にパターン並びをシフトする手段
を設ければよい。シフト手段を設けてもパターン番号を
指定して書き込むという本発明の本質から何らはずれる
ものではない。

〔発明の効果〕

本発明によれば、パターンをビットマツプメモリに展開
するにあたり、直接パターンを読み出して書き込むとい
う処理を行なわずに間接的にパターン番号を書き込めば
よくなるため、ビットマツプパターン参照時間が省け、
その分、パターン展開の処理時間を半減できる。このた
め従来応答時間の遅かったビットマツプメモリシステム
におけるパターン展開の応答時間が改善され、使用者の
使い勝手のよいシステムとするこきができる効果がある
。

【図面の簡単な説明】

第１図、第４図、第５図、第６図はそれぞれ本発明の実
施例の構成を示すブロック図、第２図は従来のビットマ
ツプメモリシステムを示すブロック図、第３図は第１図
に示す実施例の動作説明図゛である。 ｌ・・・ＣＰＵ　　　　　　　　２・・・パターンメモ
リ３・・・ビットマツプメモリ

Claims (1)

【特許請求の範囲】
1. １、ビットマップメモリと、マイクロプロセッサ等の制
   御手段（以下ＣＰＵと記す）を備えたビットマップメモ
   リシステムにおいて、前記ＣＰＵのデータバスと前記ビ
   ットマップメモリのデータ入力の間に、ビットマップパ
   ターンデータを保持するパターンメモリを設け、前記Ｃ
   ＰＵのデータバスをパターンメモリのアドレス入力に接
   続し、前記パターンメモリのデータ出力を前記ビットマ
   ップメモリのデータ入力に接続したことを特徴とするビ
   ットマップメモリシステム。