JPS637636A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPS637636A JPS637636A JP15220786A JP15220786A JPS637636A JP S637636 A JPS637636 A JP S637636A JP 15220786 A JP15220786 A JP 15220786A JP 15220786 A JP15220786 A JP 15220786A JP S637636 A JPS637636 A JP S637636A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polycrystalline silicon
- silicon layer
- oxygen
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000001301 oxygen Substances 0.000 claims abstract description 39
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 11
- 238000000137 annealing Methods 0.000 abstract description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- 230000008021 deposition Effects 0.000 abstract 2
- 229910000077 silane Inorganic materials 0.000 abstract 1
- 238000005979 thermal decomposition reaction Methods 0.000 abstract 1
- 238000001556 precipitation Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000005247 gettering Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004566 IR spectroscopy Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、裏面に多結晶シリコン層を有する半導体基板
に関する。
に関する。
（従来技術）
単結晶シリコン基板のデバイス形成時において、製造工
程中に生じる有害な欠陥や不純物を除去するゲッタリン
グとして、基板裏面に多結晶シリコン層を形成する技術
が知られている （特開昭５２−８９５７１号）、この
ようにシリコン基板の裏面に多結晶シリコン層を形成す
ると、これが多数の結晶粒界を有するため、不純物を捕
獲するシンクとしての作用を営み、デバイス活性領域に
おける汚染起因結晶欠陥の発生成長を防止するものであ
る。尚、この多結晶シリコン層は、−般に６００〜８０
０°Ｃの範囲内でアニールされて形成される。
程中に生じる有害な欠陥や不純物を除去するゲッタリン
グとして、基板裏面に多結晶シリコン層を形成する技術
が知られている （特開昭５２−８９５７１号）、この
ようにシリコン基板の裏面に多結晶シリコン層を形成す
ると、これが多数の結晶粒界を有するため、不純物を捕
獲するシンクとしての作用を営み、デバイス活性領域に
おける汚染起因結晶欠陥の発生成長を防止するものであ
る。尚、この多結晶シリコン層は、−般に６００〜８０
０°Ｃの範囲内でアニールされて形成される。
一方、ゲッタリング処理の−っとして、イントリンシッ
ク・ゲッタリング法（ＩＧ法）が知られている。このＩ
Ｃ法は、チョクラルスキー法（ＣＺ法）で生成したシリ
コン基板中には過飽和の酸素原子が含まれている点に着
目し、これを例えば１１５０°Ｃの高温、非酸化性雰囲
気中で熱処理して表面付近の酸素を外拡散し、次いで当
該シリコン基板を例えば６５０°Ｃの低温で熱処理し、
内部に酸素の析出核を形成して、該析出核による微小欠
陥でゲッター作用を行うようにしたものである。そして
、近時、上記ゲッタリング機能を向上させるべく、シリ
コン基板の裏面に多結晶シリコン層を形成するゲッタリ
ングと、ＩＧ法とを組合わせた発明が提案されている（
特開昭５９−１８８３３１号）。
ク・ゲッタリング法（ＩＧ法）が知られている。このＩ
Ｃ法は、チョクラルスキー法（ＣＺ法）で生成したシリ
コン基板中には過飽和の酸素原子が含まれている点に着
目し、これを例えば１１５０°Ｃの高温、非酸化性雰囲
気中で熱処理して表面付近の酸素を外拡散し、次いで当
該シリコン基板を例えば６５０°Ｃの低温で熱処理し、
内部に酸素の析出核を形成して、該析出核による微小欠
陥でゲッター作用を行うようにしたものである。そして
、近時、上記ゲッタリング機能を向上させるべく、シリ
コン基板の裏面に多結晶シリコン層を形成するゲッタリ
ングと、ＩＧ法とを組合わせた発明が提案されている（
特開昭５９−１８８３３１号）。
（発明が解決しようとする問題点）
１記発明は、酸素析出によるＩＧ効果を企図する関係上
、酸素濃度を高くすることが要請されることから、従来
はシリコン基板の酸素濃度は３０ｐｐｍａ （ＡＳＴＭ
Ｆ−１２１７０Ｔ表示）以上とされている。
、酸素濃度を高くすることが要請されることから、従来
はシリコン基板の酸素濃度は３０ｐｐｍａ （ＡＳＴＭ
Ｆ−１２１７０Ｔ表示）以上とされている。
ところが、上記発明に基づいて実際にシリコン基板を製
造してみると、基板表面に酸素析出欠陥が生じ、これが
デバイス特性を劣化させることが判明した。
造してみると、基板表面に酸素析出欠陥が生じ、これが
デバイス特性を劣化させることが判明した。
（問題点を解決するための手段）
本発明は、上記事情に鑑みてなされたもので、上記欠点
の原因を推考するとともに、これを実験で確認し、シリ
コン基板表面に酸素析出欠陥の生じることのない半導体
基板を得ることを目的とする。
の原因を推考するとともに、これを実験で確認し、シリ
コン基板表面に酸素析出欠陥の生じることのない半導体
基板を得ることを目的とする。
すなわち、本発明者は、多結晶シリコン層の形成による
酸素析出増大効果が、九該形成時の低温アニールによる
ものであると考え、さらにこれを実験で確認した。そし
て、シリコン基板の各酸素濃度における酸素析出量と、
そのときの酸素析出微小欠陥を調査したところ、表面有
害酸素析出欠陥の問題のない上限として、シリコン基板
の酸素濃度を２８ ｐｐＩＩｌａに決定した。したがっ
て本発明は、この酸素濃度を備えたシリコン基板の裏面
に多結晶シリコン層を形成してなる半導体基板を提案せ
んとするものである。
酸素析出増大効果が、九該形成時の低温アニールによる
ものであると考え、さらにこれを実験で確認した。そし
て、シリコン基板の各酸素濃度における酸素析出量と、
そのときの酸素析出微小欠陥を調査したところ、表面有
害酸素析出欠陥の問題のない上限として、シリコン基板
の酸素濃度を２８ ｐｐＩＩｌａに決定した。したがっ
て本発明は、この酸素濃度を備えたシリコン基板の裏面
に多結晶シリコン層を形成してなる半導体基板を提案せ
んとするものである。
（実施例）
以下に本発明を図示の一実施例に基いて説明する。
本発明に係る半導体基板は、酸素濃度２８ ｐｐｍａ（
ＡＳＴＭ Ｆ−１２１７０？表示）以下の単結晶シリコ
ン基板１を用意しく第２図）、このシリコン基板１の裏
面に、シラン（ＳｉＨ＋）の熱分解により例えば６００
〜１０００”Ｃの温度で多結晶シリコン層２を形成して
構成される （第１図）。
ＡＳＴＭ Ｆ−１２１７０？表示）以下の単結晶シリコ
ン基板１を用意しく第２図）、このシリコン基板１の裏
面に、シラン（ＳｉＨ＋）の熱分解により例えば６００
〜１０００”Ｃの温度で多結晶シリコン層２を形成して
構成される （第１図）。
上記シリコン基板１の酸素濃度が２８ ｐｐｍａを上限
とするのは以下の理由による。
とするのは以下の理由による。
まず、多結晶シリコン層の形成による酸素析出増大効果
が、そのときの低温アニールのみに起因するか否かを調
査したところ、第３図に示すように、当該低温アニール
によるものであることが確認された。第３図は、単結晶
シリコン基板の酸素濃度に３２ ｐｐｌＱａと２６ ｐ
ｐｍａの二種を用意し、それぞれ、 （ａ）バージンウェハー、 （ｂ）多結晶シリコン層を形成しないが、形成したもの
と同一の熱処理を加えたもの、 （Ｃ）多結晶シリコン層を形成したもの、を９００”Ｃ
で４時間及び１０００”Ｃで１６時間熱処理した後の各
酸素析出量（Δ［０ｉｌ）を赤外線分光法で調査した結
果を示している。
が、そのときの低温アニールのみに起因するか否かを調
査したところ、第３図に示すように、当該低温アニール
によるものであることが確認された。第３図は、単結晶
シリコン基板の酸素濃度に３２ ｐｐｌＱａと２６ ｐ
ｐｍａの二種を用意し、それぞれ、 （ａ）バージンウェハー、 （ｂ）多結晶シリコン層を形成しないが、形成したもの
と同一の熱処理を加えたもの、 （Ｃ）多結晶シリコン層を形成したもの、を９００”Ｃ
で４時間及び１０００”Ｃで１６時間熱処理した後の各
酸素析出量（Δ［０ｉｌ）を赤外線分光法で調査した結
果を示している。
又、酸素濃度２６ ｐｐｍａ、 ２８ ｐｐｍａ、３０
ｐｐｍａ、３２ ｐｐｍａの各酸素濃度を持つ四種の
単結晶シリコン基板を用意し、これらに多結晶シリコン
層を形成し、９００’Ｃで４時間及び１ｏｏｏ’ｃで１
６時間熱処理した後の各酸素析出量（Δ［０’ｉ］）を
同様に赤外線分光法で調査した（第４図）。この結果か
ら、有害な表面酸素析出欠陥の発生しない上限酸素濃度
として、２８ ｐｐｍａが判明した。
ｐｐｍａ、３２ ｐｐｍａの各酸素濃度を持つ四種の
単結晶シリコン基板を用意し、これらに多結晶シリコン
層を形成し、９００’Ｃで４時間及び１ｏｏｏ’ｃで１
６時間熱処理した後の各酸素析出量（Δ［０’ｉ］）を
同様に赤外線分光法で調査した（第４図）。この結果か
ら、有害な表面酸素析出欠陥の発生しない上限酸素濃度
として、２８ ｐｐｍａが判明した。
さらに、実際のデバイス工程の熱処理の影響を簡便にシ
ュミレートするため、裏面多結晶シリコン層形成のシリ
コン基板を１０００＠Ｃで１６時間熱処理し、ＭＯＳダ
イオードを作成して発生ライフタイムで評価したものが
第５図に示す図で、これにより２８ ｐｐｍａの値が臨
界値であることが明らかとなった。このように、酸素濃
度２８ ｐｐｍａを越えた場合は、ライフタイム劣化が
見られ、表面欠陥が発生することとなる。
ュミレートするため、裏面多結晶シリコン層形成のシリ
コン基板を１０００＠Ｃで１６時間熱処理し、ＭＯＳダ
イオードを作成して発生ライフタイムで評価したものが
第５図に示す図で、これにより２８ ｐｐｍａの値が臨
界値であることが明らかとなった。このように、酸素濃
度２８ ｐｐｍａを越えた場合は、ライフタイム劣化が
見られ、表面欠陥が発生することとなる。
（発明の効果）
本発明は、以上説明したように、酸素濃度２８ｐｐｍａ
以下の単結晶シリコン基板を用いるとともに、この基板
の裏面に多結晶シリコン層を形成したので、当該多結晶
シリコン層形成時の低温アニールによっても、基板表面
に酸素析出欠陥を生じることがなく、したがってデバイ
ス特性を劣化させることのない半導体基板を得ることが
できる。さらに、従来は、ＩＧ効果付与プロセスを設け
ることによってかえって酸素析出助長効果の弊害がもた
らされていたが、本発明の場合は、かような弊害は除去
されることと相俟て、ゲッター能力としては多結晶シリ
コン層形成で十分であり、ＩＣの付加は不必要であるこ
とが確認されている。
以下の単結晶シリコン基板を用いるとともに、この基板
の裏面に多結晶シリコン層を形成したので、当該多結晶
シリコン層形成時の低温アニールによっても、基板表面
に酸素析出欠陥を生じることがなく、したがってデバイ
ス特性を劣化させることのない半導体基板を得ることが
できる。さらに、従来は、ＩＧ効果付与プロセスを設け
ることによってかえって酸素析出助長効果の弊害がもた
らされていたが、本発明の場合は、かような弊害は除去
されることと相俟て、ゲッター能力としては多結晶シリ
コン層形成で十分であり、ＩＣの付加は不必要であるこ
とが確認されている。
第１図は本発明に係る半導体基板の断面図、第２図は同
上のシリコン基板の断面図、第３図は異なる半導体基質
と酸素析出量との関係を示す図、第４図は異なる酸素濃
度の多結晶シリコン層形成基板と酸素析出量との関係を
示す図、第５図は異なる酸素濃度の多結晶シリコン層形
成基板と発生ライフタイムとの関係を示す図である。 １・・・シリコン基板 ２・・・多結晶シリコン層
特許出願人 九州電子金属株式会社 代 理 人 弁理士 森 正
澄第４図 第５図 じｉｌ （ｐｐｍ６） Ａ（Ｏｉｌ （ｐｐｍａ）
上のシリコン基板の断面図、第３図は異なる半導体基質
と酸素析出量との関係を示す図、第４図は異なる酸素濃
度の多結晶シリコン層形成基板と酸素析出量との関係を
示す図、第５図は異なる酸素濃度の多結晶シリコン層形
成基板と発生ライフタイムとの関係を示す図である。 １・・・シリコン基板 ２・・・多結晶シリコン層
特許出願人 九州電子金属株式会社 代 理 人 弁理士 森 正
澄第４図 第５図 じｉｌ （ｐｐｍ６） Ａ（Ｏｉｌ （ｐｐｍａ）
Claims (1)
- 基板裏面に多結晶シリコン層を形成するにあたり、酸
素濃度２８ｐｐｍａ（ＡＳＴＭＦ−１２１７０Ｔ表示）
以下の単結晶シリコン基板を用いることを特徴とする半
導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15220786A JPS637636A (ja) | 1986-06-28 | 1986-06-28 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15220786A JPS637636A (ja) | 1986-06-28 | 1986-06-28 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS637636A true JPS637636A (ja) | 1988-01-13 |
Family
ID=15535406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15220786A Pending JPS637636A (ja) | 1986-06-28 | 1986-06-28 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS637636A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012029751A (ja) * | 2010-07-29 | 2012-02-16 | Atsuko Yamamoto | 収納部付リース |
-
1986
- 1986-06-28 JP JP15220786A patent/JPS637636A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012029751A (ja) * | 2010-07-29 | 2012-02-16 | Atsuko Yamamoto | 収納部付リース |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645546A (en) | Semiconductor substrate | |
| US20080102287A1 (en) | Silicon wafer for igbt and method for producing same | |
| US20090017291A1 (en) | Silicon epitaxial wafer and production method for same | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| KR20000057350A (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| US6117231A (en) | Method of manufacturing semiconductor silicon single crystal wafer | |
| JPH07335657A (ja) | シリコンウェーハの熱処理方法およびシリコンウェーハ | |
| KR20000006046A (ko) | 실리콘에피택셜웨이퍼의제조방법 | |
| JPS63227026A (ja) | シリコン結晶基板のゲツタリング方法 | |
| JP2742247B2 (ja) | シリコン単結晶基板の製造方法および品質管理方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPS637636A (ja) | 半導体基板 | |
| JP2000269221A (ja) | シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPH0562984A (ja) | 半導体結晶の熱処理方法 | |
| JPH0119265B2 (ja) | ||
| JPH11289074A (ja) | 固体撮像装置の製造方法 | |
| JPH11297704A (ja) | 酸素析出物密度の評価方法 | |
| JPH023539B2 (ja) | ||
| JPH09223699A (ja) | シリコンウェーハとその製造方法 | |
| JPH11288942A (ja) | 半導体装置の製造方法 | |
| JPH1192300A (ja) | 半導体基板の製造方法 |