JPS6376440A - エツチング方法 - Google Patents

エツチング方法

Info

Publication number
JPS6376440A
JPS6376440A JP22108686A JP22108686A JPS6376440A JP S6376440 A JPS6376440 A JP S6376440A JP 22108686 A JP22108686 A JP 22108686A JP 22108686 A JP22108686 A JP 22108686A JP S6376440 A JPS6376440 A JP S6376440A
Authority
JP
Japan
Prior art keywords
etching
type
substrate
silicon substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22108686A
Other languages
English (en)
Inventor
Masaki Hirata
平田 雅規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22108686A priority Critical patent/JPS6376440A/ja
Publication of JPS6376440A publication Critical patent/JPS6376440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン基板のエツチング方法に関し、特にP
N接合基板のP型層のみを除去しシリコンダイアフラム
を形成するための電気化学エツチング方法に関する。
〔従来の技術〕
従来、この種のエツチング方法はP型層表面に酸化膜や
窒化膜を形成し、エツチングに対する保護膜としていた
。例として、半導体圧力センサのダイアフラム形成の場
合について説明する。第5図にシリコン基板の断面図を
示す。PN接合基板のN型層20表面に感圧抵抗となる
P型拡散層10を形成し、両面に酸化膜11あるいは窒
化膜を形成する。次にダイアフラム・パターンをP型シ
リコン基板10表面にフォトリングラフイー技術により
形成し、2Mシリコン基板1を電気化学エッチングによ
り除去しダイアフラムを形成する。エツチングはPN接
合界面で自動的に停止し、N型層2のみが残る。従って
N型層2の厚さをエピタキシャル成長技術や熱拡散等で
正確に制御すればダイアフラムの厚さを高精度に制御で
きる。
〔発明が解決しようとする問題点〕
上述した従来のエツチング方法はマスク材料として酸化
膜や窒化膜を使うので、これらの薄膜を成長する時に高
温雰囲気が必要で、PN接合基板の不純物が再分布し、
N型層の厚さが変化するという欠点があった。例えば熱
酸化膜を成長するには900”−1000Gの温度が必
要で、低圧CVD(Chemical Vapor D
eposition )法による窒化膜でも800°〜
900Cの温度が必要である。
CVD法による酸化膜成長は4001〜500t:’の
低温で可能であるが、ピンホールが多くエツチング用の
マスクには不適歯であった。
更に基板抵抗による電圧降下の為に電極接続部の遠端で
は充分な電流が供給されないのでエツチングが停止せず
にN型層もエツチングされるという欠点があった。
上述した従来のエツチング方法に対し、本発明はエツチ
ングのマスク材料として金属薄膜を低温度で成長させる
のでPN接合の界面が移動しないことと同時に基板抵抗
を低下させ電極接続部の遠端にも充分な電流を供給でき
るという独創的内容を有する。
〔問題点を解決するための手段〕
本発明のエツチング方法は、シリコンのPN接合基板の
P型基板の表面に金属薄膜パターンを形成してエツチン
グのマスク材料としている。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例で、半導体圧力センサの
ダイアフラムを形成する場合のシリコン基板の断面図で
ある。P型シリコン基板lの表面にN9層2をエピタキ
シャル成長法や熱拡散によシ形成する。次に金属薄膜3
を真空蒸着法やスパッタ法によp形成する。史に金属薄
膜3にフォトリングラフィ技術によりダイア7ラムパタ
ーンを形成する。第2図にダイアフラムパターンを形成
したシリコン基板の平面図管示す。このシリコン基板を
第3図に示すエツチング装置でエツチングする。石英容
器4にエツチング′#L5を満し、シリコン基板と白金
l#L極6を浸漬する。シリコン基板のN型層2に直流
1!源7の陽極を接続し、白金電極6に陽極を接続する
。エツチング液はヒト2ジンや水酸化カリウム(KO)
i)  やエチレン譬ジアミン・ピロカテコールの様な
異方性エツチング液を用いる。3〜5vの直流電圧を印
加しながらシリコン基板を電気化学エツチングするとP
型シリコン基板lのダイア7ラムパターンを形成した部
分が異方性エツチングされN型層2に達すると自動的に
エツチングが停止して、ダイア72ムが形成される。金
属薄膜としては真空蒸着法やスパッタ法によるアルミ膜
が適している。アルミ膜はヒドラジンやKO)lやエチ
レン・ジアミン・ピロカテコールに対して耐食性がめシ
エッチング時のマスクとして使える。
半導体圧力センサはN型薄膜部にボロンを拡散しP型拡
散層を形成することにより製造される。
〔実施例2〕 第4図は本発明の第2の実施例によるシリコン基板の断
面図である。シリコン基板及びNff1層の構成は第1
の実施例と同一であるが、ここでは金属薄膜が2層構造
となっている。第1層金属薄膜8はシリコンとe滑性の
よいチタン(’l’ i )を用い、500〜100O
Aの厚さが良い。第2層金属薄膜9は1000〜300
0Aの金(Au)が適当である。
この実施例では第1層金属薄膜としてチタンを用いてい
るのでシリコン基板との密着性がよく、エツチング中に
剥離したシすることがない。また2層構造とすることに
よルピンホールをなくせるという利点がある。
〔発明の効果〕
以上説明したように本発明はエツチング時のマスクとし
て金属薄膜を用いてお)、この薄膜は真空蒸着法やスパ
ッタ法によ、9200G程度の低温で形成できる。従っ
て、金属薄膜を成長している間に基板中の不純物が再分
布することはなく、N型層の厚さは不変である。電気化
学エツチング法ではP型シリコン基板のみがエツチング
されN型層が残るが、N型層の厚さが不変であれば設計
値どう)の正確な厚さに制御できる効果がある。
更に本発明の第2の効果はP型シリコン基板の表面に金
属薄膜を形成することによシ基板抵抗を低減し電極接続
部の遠端での電圧降下を低減でき、電流をウェハー面内
で均一に供給でき、エツチングを完全に停止できる効果
がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例のシリコン基板断面図、
第2図はその平面図、第3図はエツチング装置の構成図
、第4図は本発明の第2の実施例のシリコン基板断面図
、第5図は従来のエツチング方法に於けるシリコン基板
の断面図である。 1・・・・・・P型シリコン基板、2・・・・・・Nu
/Wit、 3・・・・・・金属薄膜、4・・・・・・
石英容器、5・・・・・・エツチング液、6・・・・・
・白金を極、7・・・・・・直流電源、8・旧・・第1
層金属薄膜、9・・・・・・第2層金属薄膜、10・旧
・・P型私散層、11・・・・・・酸化膜。 第 1 図 丼 2 図 茅 3 凹 $  +  I!1 茶 5 舅

Claims (1)

    【特許請求の範囲】
  1.  シリコンのPN接合基板に逆バイアス電圧を印加し一
    方の導電型層のみをエッチングする電気化学エッチング
    法に於いてP型基板の表面に金属薄膜パターンを形成し
    てP型層のみをエッチングにより除去することを特徴と
    するエッチング方法。
JP22108686A 1986-09-19 1986-09-19 エツチング方法 Pending JPS6376440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22108686A JPS6376440A (ja) 1986-09-19 1986-09-19 エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22108686A JPS6376440A (ja) 1986-09-19 1986-09-19 エツチング方法

Publications (1)

Publication Number Publication Date
JPS6376440A true JPS6376440A (ja) 1988-04-06

Family

ID=16761267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22108686A Pending JPS6376440A (ja) 1986-09-19 1986-09-19 エツチング方法

Country Status (1)

Country Link
JP (1) JPS6376440A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451299A (en) * 1992-12-23 1995-09-19 The United States Of America As Represented By The Secretary Of The Air Force Method for reducing hydrogen absorption during chemical milling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211945A (ja) * 1984-04-06 1985-10-24 Nec Corp 薄膜形成の方法
JPS6130038A (ja) * 1984-07-23 1986-02-12 Nec Corp エツチングの方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211945A (ja) * 1984-04-06 1985-10-24 Nec Corp 薄膜形成の方法
JPS6130038A (ja) * 1984-07-23 1986-02-12 Nec Corp エツチングの方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451299A (en) * 1992-12-23 1995-09-19 The United States Of America As Represented By The Secretary Of The Air Force Method for reducing hydrogen absorption during chemical milling

Similar Documents

Publication Publication Date Title
JP3151816B2 (ja) エッチング方法
JPS6130038A (ja) エツチングの方法
US4092445A (en) Process for forming porous semiconductor region using electrolyte without electrical source
JPS6197572A (ja) 半導体加速度センサの製造方法
WO1998056035A1 (en) Method of anodizing silicon substrate and method of producing acceleration sensor of surface type
US4632886A (en) Sulfidization of compound semiconductor surfaces and passivated mercury cadmium telluride substrates
JPS6376440A (ja) エツチング方法
JPS562671A (en) Manufacture of semiconductor diaphragm
JPH0340959B2 (ja)
JP2859294B2 (ja) 酸素センサ
JPH0527971B2 (ja)
CN1028464C (zh) 键合在绝缘体上硅的减薄方法
JP3109703B2 (ja) メンブレン構造体及びその製造方法及びそれを用いたマイクロデバイス
Gealer et al. The Effect of an Interfacial P‐N Junction on the Electrochemical Passivation of Silicon in Aqueous Ethylenediamine‐Pyrocatechol
JPS62123348A (ja) 化学センサ
JPS5913377A (ja) 半導体圧力変換素子の受圧ダイヤフラム形成方法
JPH0645617A (ja) 単結晶薄膜部材の製造方法
JPS618943A (ja) 半導体装置の製造方法
JPS60211945A (ja) 薄膜形成の方法
JPS62281366A (ja) シヨツトキバリヤ形半導体装置の製造方法
CN207233732U (zh) 一种低正向电压tvs器件
JPH06307955A (ja) 圧力センサ用ダイヤフラム及びその製造方法
JPH04239183A (ja) 半導体加工方法
JPS6384072A (ja) 半導体圧力センサの製造方法
JPS6243123A (ja) 個別半導体装置のオ−ミツクコンタクト形成方法