JPS6376579A - 画像デ−タ符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像データの符号化および圧縮に係り特にファ
クシミリ装置等で使用されているランレングス符号化処
理の高速化に好適な画像データ符号化装量の回路に関す
る。

〔従来の技術〕

画像データの圧縮符号化においては、従来多くの方式が
提案されている。それらの中で最も基本的な方式は１画
像データが白画素から黒画素あるいは黒画素から白画素
に変化する点（変化点）間の画素数（ランレングス）を
符号化するものである。

第２図はランレングス符号化の一例である。画像データ
２０１の走査線２０５を符号化する場合、黒画素２０２
は黒画素が１点であるのでランレングスが１であり、２
進符号０１０に符号化する。また、白画素２０３から白
画素２０４までは白画素が５点あるのでランレングスが
５であり、２進符号１１００に符号化する。従って、黒
画素２０２から白画素２０４までの２進符号は２つを結
合してＣＩＩＱｌｌＣｌ（］となる。ここでは黒画素ラ
ンレングス１の２進符号を０１０としたが、符号化の規
格によって様々な符号となる。

ランレングス符号の代表的なものにはファクシミリで使
用されているＭＨ（モディファイド　ホフ−ｑ　ン：　
ＭｏｄＬｆｉｔｄ　ＨＬＬｆｆｍａｒｓ　）符号がある
。

ランレンゲ符号化装置の代表的な構成を第３図に示す。

二股的にランレングス符号化装置は画像データのランレ
ングスを計数する部分と符号テーブルを用いて算出した
ランレングスを符号に変換する部分から成る。第６図に
おいて、パラレル／シリアル変換回路１０１，１ビツト
変化点検出回路１０２、ランレングスカウンタ３０１カ
ランレングスを計数する部分であり、符号発生回路１０
６がランレングスを符号に変換する部分である。

画像データが８ビツトパラレルの形式で供給される場合
、最初にパラレル／シリアル変換回路１０１で１ビツト
シリアルデータに変換する。これは第２図において画素
列２０６の左から右へ１点ずつ画素を調べて行くためで
ある。もちろん、最初から１ビツトシリアルの形式で画
像データが供給される場合はパラレル／シリアル変換回
路ＩＱ１は不要゛である。

１ビツト変化点検出回路１０２は１ビツトシリアルの画
像データを入力し、ある点の画素の色と次の点の画素の
色を比較することにより変化点を検出する。これは第２
図において黒画素２０２と次の白画素２０３０色を比較
し、黒ｉｉ！ｉＩ素２０２と白画素２０５の間の変化点
を検出するというものである。

ランレングスカウンタ３０１はパラレル／シリアル変換
回路１０１のシリアルデータ出力に同期して計数を行う
。すなわち、１画素供給するタイミングで１ずつカウン
トアツプする。また、１ビツト変化点検出回路１０２よ
り変化点検出の信号を受けると、それまでの計数結果で
あるランレングスを符号発生回路１０６へ送り１次の計
数のためにカウンタを０または１に初期化する。

符号発）回路１０６はランレンゲカウンタ３０１からラ
ンレングスを受は取ると、その値に対応した符号を符号
テーブルより求めて出力する。

従来、ランレングス符号化装置は主にファクタぼす装置
に使用されてぎた。これまでのファクシミリ装置では回
線速度や画像データの読み取り速度が遅いためランレン
グス符号化装置の高速化はほとんど行われてこなかった
。ところが最近では高速ファクシミリ装置や画像ファイ
リング装置の登場によりランレングス符号化装置の高速
化も必要となってきている。

このような状況の中で特開昭５９−５８９７１号公報の
ように、ランレングスを計数する部分の高速化を図るも
のが現われている。これは第３図のパラレル／シリアル
変換回路１０１と１ビツト変化点検出回路１０２を特殊
な回路に変更したものである。

その効果は、与えられた８ビツトパラレル画像データ内
の１つの変化点を検出するために、第３図の構成では１
ビツトシリアルデータに変換スるので最小１サイクルか
ら最大８サイクル必要とするのに対して、特殊な回路を
用いることにより変化点の位置にかかわらず常に１サイ
クルを必要とするだけである。

その具体的な構成はパラレル／シリアル変換回路がなく
、与えられた８ビツトパラレル画像データの各ビットに
対して８個の１ビツト変化点検出回路を備えることによ
り一度にすべての変化点を検出する。このようにして一
度にすべての変化点を検出してしまうと、変化点間のラ
ンレングスを計数することができないので、テキサスイ
ンスッルメント社製ＴＴＬ−ＩＣ（８ＮｙａＬ８１ａ８
）のようなプライオリティエンコーダという回路を用い
、画像データの左方優先で変化点の８ビツト内の位１ユ
を１つずつ算出している。このプライオリティエンコー
ダは組合せ回路のみで構成されており、ゲート遅延を伴
うだけであるので、変化点の位置を画像データの左側か
ら常に１サイクルで算出できる。

以上のようにランレングスを計数する画像データ処理部
を高速化するのは、画像データの圧縮のために符号化し
ており５画像データ量が符号データ量より多く、高速化
の効果が大きいからである。

〔発明が解決しようとする間頭点〕

上記従来技術の中で第６図の構成は画像データを１画素
ずつ処理しているので、符号化の高速化は回路の高速化
によつ１サイクルの処理時間を短縮するしかないが１回
路の高速化は素子技術等の限界により制限されてしまう
。また、特開昭５９−５８９７１号公報の手段は与えら
れた８ビツトパラレル画像データ内の処理は非常に高速
であるが、更に高速化を図るために処理のデータ幅を３
２ビツト、６４ビツトと広げて行くには回路規模が増加
し過ぎるという問題点があった。これはプライオリティ
エンコーダ内の回路で、与えられた複数ビットのデータ
に対して優先順位を付けるため、ある点を決定するのに
それより優先順位の高い点の信号をすべて使用するから
である。

本発明の目的は第５図の構成に簡単な回路を追加し、処
理データ幅を増加させてもプライオリティエンコーダの
ように回路規模を増加させず、それに近い高速化を行う
ことにある。

〔問題点を解決するための手段〕

上記目的はパラレル／シリアル変換回路の前段に２１ビ
ット変化点検出回路を投げるとともに、ランレングスカ
ウンタを下位２進ル桁とそれより上の桁に分離し、上位
桁のカウンタは下位ル桁のキャリーあるいは２′ビット
変化点検出回路の出力によりカウントアツプできるよう
にすることにより達成される。

１ビツト変化点検出回路が１ビツトシリアル画素データ
を入力し、連続する２画素の色を謂べて変化点を検出す
るのに対して、２″ビツト変化検出回路は２′ビットパ
ラレル画像データを人力し。

連続する２″画素内の変化点を検出する。ただし。

２″画素内の変化点の存在を示すだけであり、変化点の
位置は特定できない。

〔作用〕

第４図は一走査線の画素列を表わしたものである。ここ
でダを８だとするｎ　８ビツトパラレル画。

像データとして８画素データ４Ｑ１が入力されると。

８ビツト変化点検出回路は白画素４０５の前の変化点を
検出する。８画素内に変化点が存在する場合はランレン
グスカウンタの上位桁をカウントアツプせず、第３図の
構成と同じ動作を行い、８″！７′イクルで処理する。

−次の８画素データ４０２が入力されると８ビツト変化
点検出回路は変化点がないのでランレングスカウンタの
上位桁をカウントアツプする信号を出す。この上位桁の
最下位は２の６乗すなわち８を表わしているのでランレ
ングスカウンタに８を加え、８画素を１サイクルで処理
したことになる。

このときランレングスカウンタの下位３桁は停止する。

８画素データ４０３までは８画素データ４０２と同様に
処理し、各８画素を１サイクルで処理する。

そして８画素データ４０４が入力されると、８ビツト変
化点検出回路は白画素４０６の後の変化点を検出し、８
画素データ４０１と同様に一画素ずつ処理する。

結局、白画素４０５から白画素４０６までのランレング
スは９０であり、第３図の構成では９１サイクルで処理
するのに対して本発明では２１サイクルで処理する。

また、通常の文書等を画像データとした場合。

画像データ内に空白の部分が多いことがら、かなりの高
速化が期待できる。

〔実施例〕

以下、本発明の一実施例を説明する。

第１図は本実施例で使用するランレングス符号化装置の
ブロック図である。

第３図のランレングス符号化装置のパラレル／シリアル
変換回路１０１の前に８ビツト変化点検出回路１００を
加え、ランレングスカウンタ５０１を９ビツトカウンタ
１０３と６ビツトカウンタＩＱ４に分け、各々簡単な制
御回路で接続している。本実施例では２″を８とし、上
位桁のカウンタを９ビツト、ランレングス値を１２ビツ
トとして４０９６画素まで対応した。

第５図は一走査線の画素列とその処理タイミングを示し
た図である。なお、ここではビット桁位置を明確にする
ためランレングスカウンタ値として１６進数を使用する
。

黒画素５０１まで符号化が終了しており、白画素５０２
より符号化する。最初にスタート信号が入力サレるとラ
ンレングスカウンタを１からカウントアツブする。ここ
でランレングス０は白画素５０２が黒であることを意味
し矛盾するので、ランレングスカウンタの初期値は１で
ある。もし白画素５０３が黒であるならば、スタート信
号の入力と同時に１ビツト変化点検出回路１０２の出力
が　１　となり一ランレングス１が符号発生回路１０６
で符号化されるのであるが、本実施例では白であるので
カウントアツプを続ける。

ランレングスカウンタが５から６へカウントアツプする
ときに次の新しい８ビツトパラレル画像データが必要と
なるので、８ビツト変化点検出回路１００へ入力する。

ランレングス６からＤに対応する画素はすべて白である
ので、８ビツト変化点検出回路１凸Ｏの出力は５１“に
なる。この出力を受けるイネーブル制御回路１０５は２
つの入力のどちらかが１　であれば９ビツトカウンタ１
０３のイネーブル入力を′１　にするので、この場合は
イネーブル入力が′１　となり９ビツトカウンタ１０３
がカウントアツプする。また、イネーブル制御回路１０
７は８ビツト変化点検出回路１００の出力が′０　であ
り％　１ピッド変化点検出回路１０２の出力が　１　の
場合のみ３ビツトカウンタ１０４のイネーブル入力を１
　とするので、この場合は８ビツト変化点検出回路１０
０の出力が　１　であるため１ビツト変化点検出回路１
０２の出力に関係なくイネーブル入力力じ０　となりカ
ウントアツプしない。従って、ランレングスカウンタと
しては８増加しＥとなる。

ところで、ランレングスがＥの場合もランレングス６と
同様に次の新しい８ビツトパラレル画俄データが必要と
なるので、８ビツト変化点検出回路１００へ入力する。

これも同様に８画素はすべて白であるのでランレングス
カウンタを８増加させ１６となる。

そして次の新しい８ビツトパラレル画像データを入力す
ると、白画素５０４と黒画素５０５０間に変化点がある
ため８ビツト変化点検出回路１００の出力は　Ｏとなる
。これＫより９ビツトカウンタ１０５のカウントアツプ
が停止する。入力した８ビツトパラレル画像データは８
ビツト変化点検出回路１００で検査されると同時にパラ
レル／シリアル変換回路１０１に取り込まれ、１ビツト
シリアル画像データに変換されて１ビツト変化点検出回
路１０２へ順次入力される。

５ビツトカウンタ１０４のみがカウントアツプの途中で
ランレングスカウンタの値が１７となったときは３ビツ
トカウンタ１０４のキャリー（桁上り）が　１　となる
ので、イネーブル制御回路１０５を介して９ビツトカウ
ンタ１０３のイス−プルも　１　とナリ１次のランレン
グスカウンタ値が１８となる。

最後に白画素５０４が１ビツトシリアル画像データとし
て１ビツト変化点検出回路１０２へ入力された時点で、
１ビツト変化点検出回路１０２は白画素５０４と黒画素
５０５０間の変化点を検出し、出力を１０“にする。こ
れに対してイネーブル制御回路１０７は３ビツトカウン
タ１０４のイネーブル入力を　０としてランレングスカ
ウンタを停止させる。このときのカウンタ値は１Ｂであ
り、白画素５０２から白画素５０４までの画素数を表わ
している。これと同時にストップ信号が出力され、ラン
レングスカウンタの値１Ｂが符号発生回路１ｏ６へ送ら
れて該当する符号データが出力される。

以上述べてきたようと第５図の画素列処すに第３図の構
成では２７サイクル（１６進数ＩＢ）必要とするのに対
して、第１図の構成では１３サイクルとなり、符号化処
理速度を向上させられ５る。

第７図は８ビツト変化点検出回路の構成である・。

素子７０１はＥＮＯＲと呼ばれる素子で２つの入力が・
共に０　あるいは　１　のときだげ１　を出力し。

他の場合は０　を出力する。素子７０２はＡＮＤと呼ば
れる素子であり、すべての入力が１　のときの。

み１　を出力し、他の場合は　０　を出力する。この回
路によれば、８ビツトパラレル画素データが。

すべて同じ色すなわちすべて　１　か　００場合に１１
“を出力する。

この回路は素子７０１の入力第一段目で隣接する画素を
調べて変化点の存在を検出し、素子７０２の第２段目で
はその検出位置にかかわらず、まとめているだけである
ので、処理データ幅を増す場合は素子７０１の１数と素
子７０２の入力数をふやすだけで済む。これに対してプ
ライオリティエンコーダを使用すると、第１段目が変化
点を検出したときにその検出位置より優先順位の高い位
置で変化点検出がないのを確める必要があり、素子７０
１であればその左側６個のＥＮＯＲの出力も入力しなげ
ればならず、素子７０３は左側５個の出力も入力し。

第１段目の入力数が処理データ幅の２乗に比例して増加
してしまう。従って本発明の多数ビット変化点検出回路
は構成素子を極端に増加させる必要なく、処理データ幅
をふやすことができる。

第６図は多数ビット変化点検出回路を多段構造にした例
であり、簡単な回路の追加により更に高速化できること
を示している。

以上の説明で明らかなようＫ、本発明によれば簡単な回
路の追加により符号化処理の高速化を達成できる。

〔発明の効果〕

本発明によれば、複数ビット変化点検出器により画像デ
ータの黒あるいは白一色の領域を複数ビット変化点検出
器の処理データビット幅着の速度で検査できるので、画
像データ符号化の高速化の効果がある。

また、処理データビット幅の拡大はそのビット幅個数の
素子と少々の制御回路の増加のみで容易。

に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例で用いた８ビツト変化点検出
器付画像データ符号化装置の構成図、第。 ２図はランレングス符号化の例を示す図、第３＠は一般
的なランレングス符号化装置の構成図、第４図は一走査
線の画素列を示す図、第５図は本蚤明の一実施例で用い
た処理タイミングの図、第６図は多段複数ビット変化点
検出器付画像データ符号化装置の構成図、第７図は８ビ
ツト変化点検出器の構成図である。 １００・・・８ビツト変化点検出回路、１０１・・・パ
ラレル／シリアル変換回路、１０２・・・１ビツト変化
点検出回路、１０３・・・９ビツトカウンタ、１０４・
・・３ピツ゛εノ 第　１　図 ８ビツトパラレル逗力イ名（デ°−タ 符号デー７ 栴　２　図 ランレングス　　　　　ランレングス ４寸つ　　　　　　　４寸゛う′ １１；１ ＯｆＯＬ　ＩＱＱ 第　３　図 ！ 符号デーグ 躬　＋　Σ 仕υＱ　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　ｔｆ−Ｕ＆第６図

Claims (1)

【特許請求の範囲】
1. １、白画素から黒画素あるいは黒画素から白画素に変化
   する点（変化点）間の画素数（ランレングス）を符号化
   するために、変化点検出器とランレングスカウンタおよ
   び該ランレングスカウンタから得られるランレングスを
   符号に変換する回路より成る画像データ符号化装置にお
   いて２のｎ乗（ｎは自然数）複数ビット内の変化点を検
   出する手段と、ランレングスを計数する２進ｍ桁（ｍは
   ｎより大きい自然数）カウンタの上位（ｍ−ｎ）桁を下
   位ｎ桁と独立に前記検出手段の結果により計数する手段
   を設けたことを特徴とする複数ビット変化点検出器付画
   像データ符号化装置。