JPS6376603A - Multiplying circuit - Google Patents
Multiplying circuitInfo
- Publication number
- JPS6376603A JPS6376603A JP22288086A JP22288086A JPS6376603A JP S6376603 A JPS6376603 A JP S6376603A JP 22288086 A JP22288086 A JP 22288086A JP 22288086 A JP22288086 A JP 22288086A JP S6376603 A JPS6376603 A JP S6376603A
- Authority
- JP
- Japan
- Prior art keywords
- ring resonator
- circuit
- double wave
- output
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、逓倍回路に関し、特にその出力電力の改善
、および小型、軽量化に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a multiplier circuit, and particularly relates to improving its output power and making it smaller and lighter.
一般に電界効果トランジスタ(F B、T )に適当な
条件でバイアスをかけると、FETは大信号非線形動作
特性を持つため、出力波のひずみが大きくなり、その結
果、入力波及びその周波数の整数倍の高周波が出力側に
現れることが知られている。Generally, when a field effect transistor (F B, T ) is biased under appropriate conditions, the distortion of the output wave becomes large because the FET has large signal nonlinear operating characteristics, and as a result, the distortion of the output wave becomes large, resulting in an integer multiple of the input wave and its frequency. It is known that high frequencies appear on the output side.
第2図は従来の2逓倍回路の略平面図であり、図におい
て、1は入力端子、2は出力端子、3は誘電体基板、4
はDCカット用のキャパシタ、5は入力波周波数に対応
して設計されたローパスフィルタ、7はFET、6はF
ET1の入力側の整合をとるための入力整合回路、8は
FET7の出力側の整合をとるための出力整合回路、1
3はFET’?で発生した高周波のうちの2倍波が通過
するように設計された4分の1波長結合のバンドパスフ
ィルタである。FIG. 2 is a schematic plan view of a conventional doubler circuit. In the figure, 1 is an input terminal, 2 is an output terminal, 3 is a dielectric substrate, and 4
is a capacitor for DC cut, 5 is a low-pass filter designed according to the input wave frequency, 7 is an FET, and 6 is an F
1 is an input matching circuit for matching the input side of ET1; 8 is an output matching circuit for matching the output side of FET7;
3 is FET'? This is a quarter-wavelength coupling bandpass filter designed to allow the second harmonic of the high frequency waves generated by the wave to pass through.
このような回路では、FET7の入力、出力側にそれぞ
れ入力、出力整合回路6,8を設け、さらに、出力整合
回路8の後に2倍波のみが通過できるよう設計されたバ
ンドパスフィルタ13を設けているので、FET7に適
当なバイアスをかけて高周波を発生させて、入力波の2
倍波を得ることができる。In such a circuit, input and output matching circuits 6 and 8 are provided on the input and output sides of the FET 7, respectively, and a bandpass filter 13 designed to allow only the second harmonic to pass is provided after the output matching circuit 8. Therefore, by applying an appropriate bias to FET7 and generating a high frequency,
You can get harmonics.
なお、入力整合回路6の前に設けられているローパスフ
ィルタ5はFET7で発生した高周波の入力端子側への
もどりを阻止するためのものである。Note that the low-pass filter 5 provided in front of the input matching circuit 6 is for preventing the high frequency generated in the FET 7 from returning to the input terminal side.
上記のような従来の2週倍回路は、出力端子2から入力
波の2倍波のみを出力させるために出力整合回路8の後
に2倍波のみが通過できるよう設計されたバンドパスフ
ィルタ13を接続して構成しており、このバンドパスフ
ィルタ13が4分の1波長結合線路の縦続接続からなっ
ているので、回路の形状が大きくなり、しかもこのバン
ドパスフィルタ13で出力波の損失が生じ、出力電力が
低下してしまうという1%11題点があった。In order to output only the second harmonic of the input wave from the output terminal 2, the conventional two-week doubler circuit as described above includes a bandpass filter 13 designed to allow only the second harmonic to pass after the output matching circuit 8. Since the bandpass filter 13 is made up of a cascade of quarter-wavelength coupling lines, the circuit size becomes large, and furthermore, the bandpass filter 13 causes a loss in the output wave. There was a 1%11 problem that the output power decreased.
この発明は上記のような問題点を解消するためになされ
たもので、出力電力の低下を防止でき、回路の小型・軽
量化を図ることのできる逓倍回路を得ることを目的とす
る。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a multiplier circuit that can prevent a decrease in output power and can reduce the size and weight of the circuit.
この発明に係る逓倍回路は、バンドパスフィルタを誘電
体基板の裏面にスロット線路により出力整合回路と出力
端子とにそれぞれ電磁界結合して形成されたリング共振
器により構成したものである。The multiplier circuit according to the present invention includes a ring resonator formed by electromagnetically coupling a bandpass filter to an output matching circuit and an output terminal through slot lines on the back surface of a dielectric substrate.
この発明の逓倍回路においては、バンドがスフィルタを
リング共振器により構成しているので、バンドパスフィ
ルタが線路の縦続接続からなる従来回路に比べて、回路
の小型・軽量化を実現でき、しかもバンドパスフィルタ
での線路間結合箇所が少ないので、出力電力の損失を低
く抑えることができる。In the multiplier circuit of the present invention, since the band pass filter is constituted by a ring resonator, the circuit can be made smaller and lighter than the conventional circuit in which the band pass filter is composed of cascaded lines. Since there are fewer coupling points between lines in the bandpass filter, output power loss can be kept low.
以下、この発明の実施例を図について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
第1図はこの発明の一実施例による逓倍回路である2遍
倍回路を示し、図において、1〜8は従来例と同じもの
を示し、12は誘電体基板3の裏面に設けられた、2倍
波の1波長の長さのスロット線路からなるリング共振器
、9,10はリング共振器12が出力整合回路8及び出
力端子2とそれぞれ電磁界結合している箇所、すなわち
マイクロストリップ/スロット線路変換器、11は人力
波の2倍波の4分の1波長のオープンスタブ、13aは
マイクロストリップ/スロット線路変換器、9.10.
オープンスタブ11.リング共振器12からなるバンド
パスフィルタである。FIG. 1 shows a double multiplier circuit which is a multiplier circuit according to an embodiment of the present invention. In the figure, 1 to 8 are the same as the conventional example, and 12 is a multiplier circuit provided on the back surface of the dielectric substrate 3. A ring resonator consisting of a slot line with a length of one wavelength of the second harmonic, 9 and 10 are locations where the ring resonator 12 is electromagnetically coupled to the output matching circuit 8 and the output terminal 2, that is, microstrips/slots. Line converter, 11 is an open stub with a quarter wavelength of the double wave of the human power wave, 13a is a microstrip/slot line converter, 9.10.
Open stub 11. This is a bandpass filter consisting of a ring resonator 12.
このような構成になる回路では、FET7で発生した2
倍波の4分の1波長のオープンスタブ11がマイクロス
トリップ/スロット線路変換器9゜lOに付加されてい
るので、マイクロストリップ/スロット線路変換器9.
10におけるインピーダンスは2倍波でショートになり
、スロット線路からなるリング共振器12に変換される
。この時、リング共振器12はその全周長が2倍波の1
波長の長さに設計されているので、リング共振器12で
2倍波に対して共振が起こり、2倍波は出力端子2に導
かれる。従って、リング共振器12は共振周波数におい
て帯域通過特性を持つバンドパスフィルタとして作動す
ることとなる。In a circuit configured like this, the 2 generated in FET7
Since the open stub 11 with a quarter wavelength of the harmonic is added to the microstrip/slot line converter 9.
The impedance at 10 is short-circuited by the second harmonic and is converted into a ring resonator 12 consisting of a slot line. At this time, the entire circumference of the ring resonator 12 is 1 of the double wave.
Since the ring resonator 12 is designed to have a wavelength length, resonance occurs for the second harmonic wave, and the second harmonic wave is guided to the output terminal 2. Therefore, the ring resonator 12 operates as a bandpass filter having bandpass characteristics at the resonant frequency.
このように本実施例では、バンドパスフィルタ13aを
リング共振器により構成しているので、回路の小型化・
軽量化を実現でき、しかも該バンドパスフィルタは線路
間結合箇所が少ないので、線路間結合時に発生していた
損失を減少させることができ、逓倍回路の出力電力の改
善を図ることができる。In this way, in this embodiment, the bandpass filter 13a is configured with a ring resonator, so that the circuit can be miniaturized and
It is possible to reduce the weight, and since the bandpass filter has fewer coupling points between lines, it is possible to reduce the loss that occurs when coupling between lines, and it is possible to improve the output power of the multiplier circuit.
なお、上記実施例では、2逓倍回路について説明したが
、これは何週倍の回路であってもよく、同様の効果を奏
する。In the above embodiment, a double-multiplying circuit has been described, but this may be any number of times as many circuits, and the same effect will be achieved.
また、本発明のバンドパスフィルタの構成は、バンドパ
スフィルタを有するあらゆる構成の回路に対しても適用
でき、上記実施例と同様の効果を奏する。Furthermore, the configuration of the bandpass filter of the present invention can be applied to any circuit having a bandpass filter, and produces the same effects as the above embodiments.
〔発明の効果〕
以上のように、この発明の逓倍回路によれば、バンドパ
スフィルタをリング共振器により構成したので、回路の
小型・軽量化、及び出力電力の改善を図ることができる
効果がある。[Effects of the Invention] As described above, according to the multiplier circuit of the present invention, since the bandpass filter is constituted by a ring resonator, the circuit can be made smaller and lighter, and the output power can be improved. be.
第1図はこの発明の一実施例による逓倍回路を示す略平
面図、第2図は従来の逓倍回路を示す略平面図である。
図において、1は入力端子、2は出力端子、3は誘電体
基板、4はキャパシタ、5はローパスフィルタ、6は入
力整合回路、7はFET、8は出力整合回路、9,10
はマイクロストリップ/スロット線路変換器、11はオ
ーブンスタブ、12はリング共振器、13.13aはバ
ンドパスフィルタを示す。
なお図中同一符号は同−又は相当部分を示す。FIG. 1 is a schematic plan view showing a multiplier circuit according to an embodiment of the present invention, and FIG. 2 is a schematic plan view showing a conventional multiplier circuit. In the figure, 1 is an input terminal, 2 is an output terminal, 3 is a dielectric substrate, 4 is a capacitor, 5 is a low-pass filter, 6 is an input matching circuit, 7 is a FET, 8 is an output matching circuit, 9, 10
11 is a microstrip/slot line converter, 11 is an oven stub, 12 is a ring resonator, and 13.13a is a bandpass filter. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
ジスタ、出力整合回路、及びバンドパスフィルタを有す
る逓倍回路において、 上記バンドパスフィルタは、上記誘電体基板の裏面にス
ロット線路により上記出力整合回路と出力端子とにそれ
ぞれ電磁界結合して形成された、全周長が所望周波数の
一波長の長さを有するリング共振器からなることを特徴
とする逓倍回路。(1) In a multiplier circuit having an input matching circuit, a field effect transistor, an output matching circuit, and a bandpass filter on a dielectric substrate, the bandpass filter has the output matching circuit formed by a slot line on the back surface of the dielectric substrate. 1. A multiplier circuit comprising a ring resonator formed by electromagnetically coupling a circuit and an output terminal, each having a total circumference length of one wavelength of a desired frequency.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22288086A JPS6376603A (en) | 1986-09-19 | 1986-09-19 | Multiplying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22288086A JPS6376603A (en) | 1986-09-19 | 1986-09-19 | Multiplying circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6376603A true JPS6376603A (en) | 1988-04-06 |
Family
ID=16789330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22288086A Pending JPS6376603A (en) | 1986-09-19 | 1986-09-19 | Multiplying circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6376603A (en) |
-
1986
- 1986-09-19 JP JP22288086A patent/JPS6376603A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886595A (en) | Odd order MESFET frequency multiplier | |
| US12562447B2 (en) | Compact balun with out-of-band spurious suppression | |
| US4211977A (en) | Mixer circuit arrangement | |
| Marti et al. | Harmonic suppressed microstrip multistage coupled ring bandpass filters | |
| JPH0785521B2 (en) | Low-pass filter Waveguide type diode-limiter | |
| JPH06101643B2 (en) | Bandpass filter | |
| JPS6223211A (en) | Dielectric resonator controlled oscillation multiplier | |
| JPS58177010A (en) | Oscillation multiplier | |
| JPH1093349A (en) | Frequency multiplier | |
| JP3519262B2 (en) | High frequency suppression circuit | |
| JPS6286904A (en) | Strip line filter | |
| JPH0720966Y2 (en) | Microwave mixer | |
| JP2958486B2 (en) | Microwave mixer device | |
| JPH0537204A (en) | Microwave filter | |
| JPS5986306A (en) | Band-pass filter | |
| JPH0137001B2 (en) | ||
| JPS639137Y2 (en) | ||
| Redd et al. | A Cascaded-Impedance-Inverter Model of Wide-Band Frequency Triplers | |
| JPH02192205A (en) | Frequency doubler | |
| JPS588761B2 (en) | Waveguide bandpass “ro” wave device | |
| JP2569320B2 (en) | Frequency divider for high frequency signals | |
| JPH0336091Y2 (en) | ||
| JPS585009A (en) | Single mixer | |
| JPS6194403A (en) | Dielectric oscillator | |
| Grayzel et al. | Frequency Multiplication by a Prime Number Using Multiplier Chains |