JPS6377192A

JPS6377192A - 半導体装置の装着方法

Info

Publication number: JPS6377192A
Application number: JP22262386A
Authority: JP
Inventors: 谷井　靖夫
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-09-19
Filing date: 1986-09-19
Publication date: 1988-04-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体装置の装着方法に関し、特に複数個の半
導体装置を１組として回路基板へ装着する方法に関する
ものである。

（ロ）従来の技術一般にテーピングきれた半導体装置を挿入機を使って回
路基板に装着する際、所定の規格内にある複数の、半導
体装置を１組として装着することがある。

例えば可変容量ダイオードがその良い例である。可変容
量ダイオードは、ＵＨＦ、、ＶＨＦ、、ＦＭ等の高周波
帯域の電子チューナに於いて受信周波数を選択するため
の共振回路等に、２個乃至４個程度を１組として使われ
ている。また回路上の点から各素子間の容量偏差が極め
て小さくおさえられている。

上述の事項に詳しいものとしては特開昭５３−１０８７
８２号公報が詳しく、先ず第１図に示す如く、ウェハ（
１）に多数の可変容量ダイオード（２）・・・（２）を
熱拡散法等で形成し、各素子の電気的特性を測定し、不
良品にマークをする。

次にウェハ（１）をダイシングして個々に分離する。こ
の際ウェハ〈１）のペレット（２）・・・（２）の位置
関係は保持しておく。

次に第２図に示す如く、位置関係を保持した状態でリー
ドフレーム（３）に順次不良ペレットをとばし良品ペレ
ット（２）・・・（２）を接着し、各リードに電気的に
接続する。

次に第３図に示す如く、前記リードフレーム〈３）に接
着きれたペレット（２）・・・（２）を樹脂封止する。

そして樹脂封止されたリードフレーム（３）を個々にカ
ットする。ただしこの工程に於いてもウェハ（１）のペ
レット（２）・・・（２）の位置関係は保持しておく。

更に各素子（４）・・・（４）を夫々測定し、組立時の
不良および容量値の許容偏差外の素子を除外し、順次第
７図の如くテーピングする。

ここでウェハ内に形成された可変容量ダイオード（４）
・・・（４）はなだらかな特性分布をしてるため、素子
と隣接した数個の素子間では許容偏差内に形成きれてお
り、ランク分けをしないでテーピングでき、連続してウ
ェハ内の順番を維持し取付けることで容量偏差を保証で
きた。

最後に前記テーピングされた可変容量ダイオード（４）
・・・（４）は挿入機によって回路基板に装着していた
。

（ハ）発明が解決しようとする問題点第１図に示す如く、ウェハ（１）に多数の可変容量ダイ
オード（２）・・・（２）が形成されるが、斜線の領域
内が不良素子や規格外の素子で形成されているとする。

これらの素子は測定時に取除かれ、ウェハ（１）の端か
ら順次テーピングされる。例えば素子Ａの列は右方向へ
、素子Ｂの列は左方向へ順序良くテーピングきれる。

従ってテープより順次回路に組込み素子Ａより３個が１
組として使用された場合、第１図の斜線領域は取除かれ
るので、素子Ａと素子Ｂは１組となる。−実素子Ａと素
子Ｂはウェハ上では非常に離れているので容量値が許容
偏差外となる問題点を有していた。

更には回路基板に素子を３個形成中に、２個まで付けた
後、テープが終了してしまうと、新たに別のテープを使
用するために、特性の異なる素子を装着したり、また取
付は済の素子２個を外して再度特性の均一な素子に付は
変えたりする必要がある問題点を有していた。

（ニ）問題点を解決するだめの手段本発明は上述の問題点に鑑みてなされ、複数の半導体装
置（２）・・・（２）が等間隔でかつ隣接する半導体装
置の特性が近似きれてテーピングする工程と、隣接する
半導体装置Ａと近似しない半導体装置Ｂの前には異なる
間隔（５）を設ける工程と、前記半導体装置（２）・・
・（２）を実装するに必要な所定個数があるかどうかの
判別をする工程と、該所定個数が無い時は所定個数の半
導体装置があるまでテープを空送りする工程と、該所定
個数の半導体装置を実装する工程とで解決するものであ
る。

（ホ）作用特性の近似してない半導体装置Ｂをテープ（６）に取付
ける前に異なる間隔、例えば半導体装置の取付けてない
領域（５）を設けることで、回路基板に半導体装置を組
込む挿入機は、この異なる間隔（半導体装置の取付けて
ない領域）（５）を検知して、同一回路基板に特性のず
れた半導体装置を取付けず、良好に精度良く組込むこと
ができる。

また回路基板に必要な数だけ半導体装置があるかどうか
の判別を行ない、あれば装着を行ない、無ければ装着を
行なわず必要な数の半導体装置が連続取り付は可能な所
までテープを空送りし特性の均一な素子を付けることが
可能となる。

くへ）実施例本発明の実施例を第１図乃至第５図を参照しながら詳述
する。

先ず第１図に示す如く、ウェハ（１）内に多数の可変容
量ダイオード（２）・・・（２）を形成し、各素子の１
気的特性を測定し、不良品をマークする。

ここで可変容量ダイオード（２）・・・（２）はＰＮ接
合ダイオードとＭＯＳダイオードが考えられる。またウ
ェハ＜１）に形成きれた可変容量ダイオードの特性は相
隣り合う数個の間はなだらかに変化している。従って位
置関係を崩さずに順次数個を１組とするならば、特性は
近似しており、容量値の偏差は非常に小さい。

次にウェハ（１）をダイシングして個々に分離する。こ
の際ウェハ（１）の中のペレット（２）・・・（２）の
位置関係は保持しておく。

次に順次良品ベレットをピックアップするのに、例えば
Ａペレットを含む列は右方向へ、その１段下は左方向へ
進むと例えばペレットＡとペレットＢは相隣り合うこと
になる。またペレットＡとペレットＢの位置はウェハ上
では非常に離れており、またペレットＡとペレットＢと
の間には第１図の如く１０個の不良ベレットが有るため
に偏差が大きくなり、ペレットＡよりペレットＢになる
と特性が急激に変化する。次に第２図に示す如く、ウェ
ハ（１）のペレット（２）・・・（２）の位置関係を保
持した状態で、リードフレーム（３）に順次ぺ゛レット
（２）・・・（２）を接着し、各リードに電気的に接続
する。ここでペレットの基板は半田等でリードフレーム
（３）のアイランドに接着され、また基板上の電極とリ
ード等を金属細線でワイヤボンドされている。

次に第３図に示す如く、前記リードフレーム（３）に接
着されたペレット（２）・・・（２）を樹脂封止する。

更に前記樹脂封止された素子（４）・・・（４）を個々
にカットし、リードフレーム（３）の順番（ウェハ（１
）のペレットの順番）通りに素子（４〉・・・（４）を
第４図の如くテーピングする。ただしテーピングする前
に各素子を再度測定し、組立時等の不良や許容偏差外の
素子を取除く。

ここでは前述した如く素子の順番が正しければ素子をす
べてカットした後にデーピングしても、またカットしな
がらテーピングしても良い。

本工程は本発明の第１の特徴とする点であり、前記素子
をテープに取付ける方法にある。

つまり素子（４）・・・（４）はウェハ（１）のペレッ
ト（２）・・・（２）の順番通りにテーピングされてい
るために、素子Ａと素子Ｂとの間は急激に特性が変化し
ている場合がある。これをこの状態で従来（第７図）の
如く連続でテーピングをすると、素子Ａと素子Ｂを回路
基板に一緒に組込む可能性がある。

従って素子Ｂを取付ける前に、つまり第４図の如く素子
Ａと素子Ｂとの間に、異なる間隔例えば素子（可変容量
ダイオード）の取付けてない領域（５）を少なくとも１
つ設けることで、回路基板に素子を組込む挿入機は、こ
の異なる間隔（素子の取付けてない領域）（５）を検知
して、同一回路基板に特性の近似していない（ずれた）
素子を取付けず、良好に精度良く組込むことができる。

ここで第６図は素子のテーピングの別の実施例であり、
第４図の如く素子Ａと素子Ｂとの間に、素子（可変容量
ダイオード）の取付けてない領域（５）が設けである。

最後に第５図に示す如く回路基板に必要な数だけ可変容
量ダイオードがテープ（６）上にあるかどうかの判別を
行ない、回路基板に可変容量ダイオードを装着する。

本工程は本発明の第２の特徴とする点であり、判別を行
ない必要な数が無い時は回路基板に装着をせず、必要な
数が有れば回路基板に装着することで特性の均一な素子
を装着で、きる点に有る。

第５図では例えばホトセンサを３個使用して、特性の近
似してない素子Ｂの前に設けた異なる間隔（Ｍ子の取付
けてない領域）（５）を検知すると、ホトセンサ（７）
で検知した残りの素子を見送り、Ｂかも始まる次の３個
の素子を検知するまで空送りし、素子３個を回路基板に
取付ける。またホトセンサ（７）でテープの終端を検知
するとテープ交換を促す警報等を発する。

ここでの判別法は他に色々と考えられ、またセンサとし
ても磁気センサ等が考えられる。

（ト）発明の効果以上の説明からも明らかな如く、特性の近似してない可
変容量ダイオード（素子Ｂ）を取付ける前に、異なる間
隔（可変容量ダイオードの取付けてかい領域）（５）を
設けることで、回路基板に可変容量ダイオードを組込む
挿入機は、この異なる間隔（素子の取付けてない領域）
を検知して、同一回路基板に特性のずれた素子を取付け
ず、良好に精度良く組込むことができる。

また回路基板に必要な数だけの素子があるかどうかの判
別を設けることで、途中で素子が無くなっても、再度新
しい素子を取り付けるため取付け済の素子を外して再度
付は直したり、特性の異なる素子を同一基板に付ける事
が無くなる。４゜

【図面の簡単な説明】

第１図乃至第５図は本発明の半導体装置の装着方法を説
明する図であり、第１図は可変容量ダイオードが形成さ
れたウェハの平面図、第２図は可変容量ダイオードを接
続したリードフレームの平面図、第３図は可変容量ダイ
オードを樹脂封止した時のリードフレームの平面図、第
４図は可変容量ダイオードをテーピングした時の平面図
、第５図は可変容量ダイオードの有無を判別する機構を
説明する概略図、第６図は可変容量ダイオードの別のテ
ーピング例を示す平面図、第７図は従来の可変容量ダイ
オードのテーピングを示す平面図である。（１）はウェハ、（２）は可変容量ダイオード、〈３）
はリードフレーム、　　（４）は素子、　　（５）は素
子の取付けてない領域、　（６）はテープ、（７）はホ
トセンサである。第１図第２図第　３図＠４　図第６図

Claims

【特許請求の範囲】

（１）複数の半導体装置が等間隔でかつ隣接する半導体
装置の特性が近似されてテーピングする工程と、隣接す
る半導体装置と近似しない半導体装置の前には異なる間
隔を設ける工程と、前記半導体装置を実装するに必要な
所定個数があるかどうかの判別をする工程と、該所定個
数が無い時は所定個数の半導体装置があるまでテープを
空送りする工程と、該所定個数の半導体装置を実装する
工程とを具備することを特徴とした半導体装置の装着方
法。