JPS6378416U - - Google Patents

Description

【図面の簡単な説明】

第１図はこの考案の一実施例に係る差動増幅回
路を示す回路構成図、第２図は第１図のコレクタ
電流―入力信号特性を示す特性図、第３図はこの
考案の他の実施例を示す回路構成図、第４図は従
来の差動増幅回路を示す回路構成図、第５図は第
４図のコレクタ電流―入力信号特性を示す特性図
である。 Ｑ_１〜Ｑ_８…トランジスタ、Ｒ_１〜Ｒ_８…抵抗
、ＶＣＣ，ＶＥＥ…電源、Ｖ_０１，Ｖ_０２…出力
端、ＩＥＥ，Ｉ_１，Ｉ_２…電流源、Ｃ_１…コンデ
ンサ。

Claims (1)

【実用新案登録請求の範囲】
1. 差動増幅器を形成する第１及び第２のトランジ
   スタと、この第１のトランジスタのベースに対し
   てコレクタ及びベースが接続され、エミツタが差
   動入力の一方が入力される信号源に接続された第
   ３のトランジスタと、前記第２のトランジスタの
   ベースに対してベース及びコレクタが接続され、
   エミツタが差動入力の他方が入力される信号源に
   接続された第４のトランジスタと、この第１のト
   ランジスタのコレクタに対してコレクタ及びベー
   スが接続され、第１の出力端を形成するエミツタ
   が第１の抵抗を介して電源に接続された第５のト
   ランジスタと、この第５のトランジスタのベース
   及びコレクタに対してベースが接続されるもので
   、エミツタが第２の抵抗を介して前記電源に接続
   され、コレクタが前記第３のトランジスタのベー
   ス及びコレクタに接続された第６のトランジスタ
   と、前記第２のトランジスタのコレクタに対して
   コレクタ及びベースが接続され、第２の出力端を
   形成するエミツタが第３の抵抗を介して前記電源
   に接続された第７のトランジスタと、この第７の
   トランジスタのベース及びコレクタに対してベー
   スが接続されるもので、エミツタが第４の抵抗を
   介して前記電源に接続され、コレクタが前記第４
   のトランジスタのベース及びコレクタに接続され
   た第８のトランジスタとを具備したことを特徴と
   する差動増幅回路。