JPH02100327U - - Google Patents
Info
- Publication number
- JPH02100327U JPH02100327U JP782889U JP782889U JPH02100327U JP H02100327 U JPH02100327 U JP H02100327U JP 782889 U JP782889 U JP 782889U JP 782889 U JP782889 U JP 782889U JP H02100327 U JPH02100327 U JP H02100327U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- whose
- emitter
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Amplifiers (AREA)
Description
第１図はこの考案の一実施例を示す回路構成図
、第２図は従来例の一例を示す回路構成図である
。 ５は第１のトランジスタ、６は第２のトランジ
スタ、１４は第３のトランジスタ、１５は出力端
子、２２は第４のトランジスタ、２３は抵抗器で
ある。
、第２図は従来例の一例を示す回路構成図である
。 ５は第１のトランジスタ、６は第２のトランジ
スタ、１４は第３のトランジスタ、１５は出力端
子、２２は第４のトランジスタ、２３は抵抗器で
ある。
Claims (1)
- 【実用新案登録請求の範囲】 差動増幅器を構成する第１及び第２のトランジ
スタと、 該第２のトランジスタのコレクタにベースが接
続され、エミツタが出力端子に接続された第３の
トランジンタと、 該第３トランジスタのエミツタにコレクタが接
続されると共にベースが所定値の抵抗器を介して
接続され、エミツタが上記第２のトランジスタの
ベースに接続された第４のトランジスタと を具備して成る帰還回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP782889U JPH02100327U (ja) | 1989-01-26 | 1989-01-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP782889U JPH02100327U (ja) | 1989-01-26 | 1989-01-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100327U true JPH02100327U (ja) | 1990-08-09 |
Family
ID=31213173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP782889U Pending JPH02100327U (ja) | 1989-01-26 | 1989-01-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100327U (ja) |
-
1989
- 1989-01-26 JP JP782889U patent/JPH02100327U/ja active Pending