JPS63797B2 - - Google Patents
Info
- Publication number
- JPS63797B2 JPS63797B2 JP51147298A JP14729876A JPS63797B2 JP S63797 B2 JPS63797 B2 JP S63797B2 JP 51147298 A JP51147298 A JP 51147298A JP 14729876 A JP14729876 A JP 14729876A JP S63797 B2 JPS63797 B2 JP S63797B2
- Authority
- JP
- Japan
- Prior art keywords
- switch group
- plasma display
- electrode
- group
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はプラズマデイスプレイの駆動回路に関
するものである。
するものである。
プラズマデイスプレイは第１図に示すようにガ
ス空間をはさんで互いに直交する走査電極１と情
報電極２の電極群からなるプラズマデイスプレイ
パネル３に走査駆動部４と情報駆動部５から各々
位相の異なる電圧パルスP1，P2を印加し、放電
発光するものである。放電の光パルスP3は電圧
パルスP1，P2の位相が変化する時、発生するも
のである。
ス空間をはさんで互いに直交する走査電極１と情
報電極２の電極群からなるプラズマデイスプレイ
パネル３に走査駆動部４と情報駆動部５から各々
位相の異なる電圧パルスP1，P2を印加し、放電
発光するものである。放電の光パルスP3は電圧
パルスP1，P2の位相が変化する時、発生するも
のである。
走査駆動部には第２図に示すダイオードマトリ
クス駆動回路が一般に用いられている。このダイ
オード・マトリクス駆動回路は、ダイオード・ダ
イオードで構成され、第１のスイツチ群６、第２
のスイツチ群７を各々順次選択するとプラズマデ
イスプレイパネル３の走査電極１に順次電圧パル
スが印加されるものである。しかしこのような駆
動回路は走査電極を選択駆動する時、隣接電極に
誘動電圧が発生し、またダイオードを介して半選
択電圧が発生する。これらの雑音（以下半選択電
圧と称す）はプラズマデイスプレイの駆動電圧マ
ージンに大きな影響を与え、放電開始電以上大き
いとミスフアイヤと呼ばれる現象が生じ、文字等
を表示した場合に文字の判別ができなくなつてし
まう。
クス駆動回路が一般に用いられている。このダイ
オード・マトリクス駆動回路は、ダイオード・ダ
イオードで構成され、第１のスイツチ群６、第２
のスイツチ群７を各々順次選択するとプラズマデ
イスプレイパネル３の走査電極１に順次電圧パル
スが印加されるものである。しかしこのような駆
動回路は走査電極を選択駆動する時、隣接電極に
誘動電圧が発生し、またダイオードを介して半選
択電圧が発生する。これらの雑音（以下半選択電
圧と称す）はプラズマデイスプレイの駆動電圧マ
ージンに大きな影響を与え、放電開始電以上大き
いとミスフアイヤと呼ばれる現象が生じ、文字等
を表示した場合に文字の判別ができなくなつてし
まう。
従来この半選択電圧を吸収するため、各走査電
極毎にコンデンサＣを設けていた。しかしコンデ
ンサを設ける事により選択時に走査電極に印加さ
れる電圧パルスの立ち上がり、立ち下がり時間が
遅れ、波形を急峻にするには、ダイオードマトリ
クス駆動回路の内部インピーダンス、すなわち抵
抗Ｒを小さくせねばならない。その結果駆動回路
の消費電力が増加し使用するトランジスタの消費
電力容量に大きいものを選んでやらなければなら
なくなつた。
極毎にコンデンサＣを設けていた。しかしコンデ
ンサを設ける事により選択時に走査電極に印加さ
れる電圧パルスの立ち上がり、立ち下がり時間が
遅れ、波形を急峻にするには、ダイオードマトリ
クス駆動回路の内部インピーダンス、すなわち抵
抗Ｒを小さくせねばならない。その結果駆動回路
の消費電力が増加し使用するトランジスタの消費
電力容量に大きいものを選んでやらなければなら
なくなつた。
またプラズマデイスプレイパネルとの接続方法
を簡単にするためダイオードマトリクス駆動回路
はプラズマデイスプレイパネルと一体化した構造
が望まれる。各走査電極毎にコンデンサを設ける
とコンデンサを搭載するプリント板の面積が増え
一体化した構造を実現する事が困難となる。
を簡単にするためダイオードマトリクス駆動回路
はプラズマデイスプレイパネルと一体化した構造
が望まれる。各走査電極毎にコンデンサを設ける
とコンデンサを搭載するプリント板の面積が増え
一体化した構造を実現する事が困難となる。
このように従来のダイオードマトリクス駆動回
路は駆動回路の消費電力が増え、またプラズマデ
イスプレイパネルと一体化した構造をとることが
困難となる欠点があつた。
路は駆動回路の消費電力が増え、またプラズマデ
イスプレイパネルと一体化した構造をとることが
困難となる欠点があつた。
本発明は前述の如き欠点を解決したプラズマデ
イスプレイの駆動回路を提供するもので、その目
的は、プラズマデイスプレイパネルと構造的に一
体化でき、また、消費電力を従来の駆動回路と比
較して小さくできるダイオードマトリクス駆動回
路を提供することにある。
イスプレイの駆動回路を提供するもので、その目
的は、プラズマデイスプレイパネルと構造的に一
体化でき、また、消費電力を従来の駆動回路と比
較して小さくできるダイオードマトリクス駆動回
路を提供することにある。
その目的を達成するため、従来半選択電圧を抑
えるためにプラズマデイスプレイパネルの走査電
極毎にコンデンサを必要としていたダイオードマ
トリクス駆動回路を、本発明の駆動回路はマトリ
クスを選択する第１あるいは第２のスイツチ群と
対応して第３のスイツチ群を設け、この第３のス
イツチ群のスイツチのうち、この第３のスイツチ
群と対応する前記第１あるいは第２のスイツチ群
の選択されたスイツチに対応するスイツチをオフ
し、非選択のスイツチに対応するスイツチをオン
させることを特徴とするものである。
えるためにプラズマデイスプレイパネルの走査電
極毎にコンデンサを必要としていたダイオードマ
トリクス駆動回路を、本発明の駆動回路はマトリ
クスを選択する第１あるいは第２のスイツチ群と
対応して第３のスイツチ群を設け、この第３のス
イツチ群のスイツチのうち、この第３のスイツチ
群と対応する前記第１あるいは第２のスイツチ群
の選択されたスイツチに対応するスイツチをオフ
し、非選択のスイツチに対応するスイツチをオン
させることを特徴とするものである。
次に本発明の実施例について図面を参照して説
明する。第３図は説明をわかりやすくするため２
×２のマトリクス構成の例を示したが、本発明は
この構成に限定されるものではない。本発明の実
施例は、PNPトランジスタＱ６０，Ｑ６１で構
成される第１のスイツチ群６とNPNトランジス
タＱ７０，Ｑ７１で構成される第２のスイツチ群
７とで構成されるダイオードマトリクス駆動回路
が基本回路である。この基本回路にPNPトラン
ジスタＱ９０，Ｑ９１で構成される第３のスイツ
チ群９が付加され、このPNPトランジスタＱ９
０，Ｑ９１はダイオードマトリクス８のダイオー
ドを介し各走査電極X1，X2，X3，X4へ接続され
る。
明する。第３図は説明をわかりやすくするため２
×２のマトリクス構成の例を示したが、本発明は
この構成に限定されるものではない。本発明の実
施例は、PNPトランジスタＱ６０，Ｑ６１で構
成される第１のスイツチ群６とNPNトランジス
タＱ７０，Ｑ７１で構成される第２のスイツチ群
７とで構成されるダイオードマトリクス駆動回路
が基本回路である。この基本回路にPNPトラン
ジスタＱ９０，Ｑ９１で構成される第３のスイツ
チ群９が付加され、このPNPトランジスタＱ９
０，Ｑ９１はダイオードマトリクス８のダイオー
ドを介し各走査電極X1，X2，X3，X4へ接続され
る。
ここで第３のスイツチ群９のPNPトランジス
タＱ９０，Ｑ９１のコレクタ端子はダイオードマ
トリクス群８のダイオードのアノード端子に接続
される。ダイオードのカソード端子は夫々、電極
X1，X2，X3，X4へ接続される。またPNPトラ
ンジスタＱ９０，Ｑ９１のエミツタ端子は接地さ
れる。第２のスイツチ群７のNPNトランジスタ
Ｑ７０，Ｑ７１と第３のスイツチ群９のPNPト
ランジスタＱ９０，Ｑ９１は同時に動作すること
はなく、また第１のスイツチ群６のPNPトラン
ジスタＱ６０，Ｑ６１と第２のスイツチ群７の
NPNトランジスタＱ７０，Ｑ７１も同時に動作
することはない。
タＱ９０，Ｑ９１のコレクタ端子はダイオードマ
トリクス群８のダイオードのアノード端子に接続
される。ダイオードのカソード端子は夫々、電極
X1，X2，X3，X4へ接続される。またPNPトラ
ンジスタＱ９０，Ｑ９１のエミツタ端子は接地さ
れる。第２のスイツチ群７のNPNトランジスタ
Ｑ７０，Ｑ７１と第３のスイツチ群９のPNPト
ランジスタＱ９０，Ｑ９１は同時に動作すること
はなく、また第１のスイツチ群６のPNPトラン
ジスタＱ６０，Ｑ６１と第２のスイツチ群７の
NPNトランジスタＱ７０，Ｑ７１も同時に動作
することはない。
また第３のスイツチ群９のPNPトランジスタ
Ｑ９０，Ｑ９１は電極X1，X2，X3，X4に誘導さ
れる半選択電圧を小さくするために、設けられた
ものであつて、プラズマデイスプレイパネルを放
電発光させるためのものではない。
Ｑ９０，Ｑ９１は電極X1，X2，X3，X4に誘導さ
れる半選択電圧を小さくするために、設けられた
ものであつて、プラズマデイスプレイパネルを放
電発光させるためのものではない。
次に第４図を参照して動作を説明する。第４図
で、ａ，ｂ，ｃ，ｄ，ｅ，ｆのタイミングチヤー
トは“Ｈ”の時トランジスタが導通することを示
し“Ｌ”は切断される事を示す。
で、ａ，ｂ，ｃ，ｄ，ｅ，ｆのタイミングチヤー
トは“Ｈ”の時トランジスタが導通することを示
し“Ｌ”は切断される事を示す。
まずx1にＡのごとき出力波形を得るには第１の
スイツチ群６のトランジスタＱ６０をａのごとき
パルスでオン・オフさせ、第２のスイツチ群７の
トランジスタＱ７０にＣのごときパルスでオン・
オフさせる。この時隣接電極に位置するx2には電
極間の容量を介して半選択電圧が発生する。これ
を小さく抑えるために第３のスイツチ群９のトラ
ンジスタＱ９１をタイミングｆで導通させ、電極
x2をアースに対してインピーダンスを小さくす
る。したがつてインピーダンスを小さくすれば誘
導電圧も比例して小さくなる。この時、第３のス
イツチ群９のトランジスタＱ９０はｅのごときタ
イミングでオフしているので、第２のスイツチ群
７と第３のスイツチ群９が同時に導通してトラン
ジスタが破壊することはない。
スイツチ群６のトランジスタＱ６０をａのごとき
パルスでオン・オフさせ、第２のスイツチ群７の
トランジスタＱ７０にＣのごときパルスでオン・
オフさせる。この時隣接電極に位置するx2には電
極間の容量を介して半選択電圧が発生する。これ
を小さく抑えるために第３のスイツチ群９のトラ
ンジスタＱ９１をタイミングｆで導通させ、電極
x2をアースに対してインピーダンスを小さくす
る。したがつてインピーダンスを小さくすれば誘
導電圧も比例して小さくなる。この時、第３のス
イツチ群９のトランジスタＱ９０はｅのごときタ
イミングでオフしているので、第２のスイツチ群
７と第３のスイツチ群９が同時に導通してトラン
ジスタが破壊することはない。
次に電極x3にＢに示した出力波形を得るには第
１のスイツチ群６のトランジスタＱ６１をｂのご
ときパルスでオン・オフさせ、第２のスイツチ群
７のトランジスタＱ７０をｃのごときパルスでオ
ン・オフさせる。この時隣接電極のx4には電極x3
に印加されると同じタイミングでＤに示すような
半選択電圧が生じる。この半選択電圧を小さくす
るために第３のスイツチ群９のトランジスタＱ９
０はｅのごときタイミングでオフされておりトラ
ンジスタＱ９１はｆのごときタイミングでオンさ
れている。電極x2，x4を選択する時も同様に第１
のスイツチ群６と第２のスイツチ群７と第３のス
イツチ群９を適当にオン・オフすることによつて
隣接電極へ誘導される半選択電圧を小さくでき
る。
１のスイツチ群６のトランジスタＱ６１をｂのご
ときパルスでオン・オフさせ、第２のスイツチ群
７のトランジスタＱ７０をｃのごときパルスでオ
ン・オフさせる。この時隣接電極のx4には電極x3
に印加されると同じタイミングでＤに示すような
半選択電圧が生じる。この半選択電圧を小さくす
るために第３のスイツチ群９のトランジスタＱ９
０はｅのごときタイミングでオフされておりトラ
ンジスタＱ９１はｆのごときタイミングでオンさ
れている。電極x2，x4を選択する時も同様に第１
のスイツチ群６と第２のスイツチ群７と第３のス
イツチ群９を適当にオン・オフすることによつて
隣接電極へ誘導される半選択電圧を小さくでき
る。
この時第３のスイツチ群９のトランジスタに接
続されている抵抗は可能な限り小さくすることが
望ましく、その値はプラズマデイスプレイのマー
ジンを決める上から重要である。
続されている抵抗は可能な限り小さくすることが
望ましく、その値はプラズマデイスプレイのマー
ジンを決める上から重要である。
また、ダイオードマトリクス群８はダイオード
だけで構成され、消費電力も比較的低いので集積
化には最適である。
だけで構成され、消費電力も比較的低いので集積
化には最適である。
本発明は以上説明したように、走査電圧パルス
が印加されない電極および印加されない時間はす
べて第３のスイツチ群を構成するトランジスタを
オンさせることで隣接電極より誘導される誘導電
圧を低減することができる。
が印加されない電極および印加されない時間はす
べて第３のスイツチ群を構成するトランジスタを
オンさせることで隣接電極より誘導される誘導電
圧を低減することができる。
第１図はプラズマデイスプレイの基本動作を説
明するための図、第２図はプラズマデイスプレイ
パネルを駆動する、従来のダイオードマトリクス
駆動回路の構成図、第３図は、本発明の一実施例
を示す回路図、第４図は、本発明の動作を説明す
るためのタイミングチヤート図である。 １……走査電極、２……情報電極、３……プラ
ズマデイスプレイパネル、４……走査駆動部、５
……情報駆動部、６……第１のスイツチ群、７…
…第２のスイツチ群、８……ダイオードマトリク
ス群、９……第３のスイツチ群。
明するための図、第２図はプラズマデイスプレイ
パネルを駆動する、従来のダイオードマトリクス
駆動回路の構成図、第３図は、本発明の一実施例
を示す回路図、第４図は、本発明の動作を説明す
るためのタイミングチヤート図である。 １……走査電極、２……情報電極、３……プラ
ズマデイスプレイパネル、４……走査駆動部、５
……情報駆動部、６……第１のスイツチ群、７…
…第２のスイツチ群、８……ダイオードマトリク
ス群、９……第３のスイツチ群。
Claims (1)
- 【特許請求の範囲】 １ プラズマデイスプレイパネルの電極群に出力
が接続されたダイオードマトリクス群； エミツタ接地されたPNPトランジスタで構成
される第１のスイツチ群；および エミツタが電源に接続されたNPNトランジス
タで構成される第２のスイツチ群； を有し、該第１および第２のスイツチ群を選択す
ることにより、前記プラズマデイスプレイパネル
の電極に走査電圧パルスを印加するリフレツシユ
型プラズマデイスプレイの駆動回路において、 前記第１あるいは第２のスイツチ群と対応し
て、PNPトランジスタで構成された第３のスイ
ツチ群を設け、該PNPトランジスタのコレクタ
端子は、前記プラズマデイスプレイパネルの電極
にカソード端子が接続された前記ダイオードマト
リクス群のダイオードのアノード端子に接続さ
れ、また、該PNPトランジスタのエミツタ端子
は接地され、 該第３のスイツチ群のPNPトランジスタは前
記走査電圧パルスを印加するときはオフし、印加
しないときおよび非選択電極に対してはオンする
ことを特徴とするプラズマデイスプレイの駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14729876A JPS5370724A (en) | 1976-12-07 | 1976-12-07 | Driving circuit for plasma display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14729876A JPS5370724A (en) | 1976-12-07 | 1976-12-07 | Driving circuit for plasma display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5370724A JPS5370724A (en) | 1978-06-23 |
| JPS63797B2 true JPS63797B2 (ja) | 1988-01-08 |
Family
ID=15427027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14729876A Granted JPS5370724A (en) | 1976-12-07 | 1976-12-07 | Driving circuit for plasma display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5370724A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0610391Y2 (ja) * | 1986-02-17 | 1994-03-16 | 日本放送協会 | 放電表示パネル駆動パルス発生回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4887730A (ja) * | 1972-02-21 | 1973-11-17 | ||
| JPS5439972B2 (ja) * | 1972-06-30 | 1979-11-30 |
-
1976
- 1976-12-07 JP JP14729876A patent/JPS5370724A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5370724A (en) | 1978-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12118925B2 (en) | Driving signals and driving circuits in display device and driving method thereof | |
| US20220254311A1 (en) | Shift register unit, gate driving circuit, display panel and driving method thereof | |
| US20080259065A1 (en) | Configurable liquid crystal display driver system | |
| JPH08129358A (ja) | エレクトロルミネセンス表示装置 | |
| JPH1195723A (ja) | 有機薄膜ｅｌ表示装置の駆動方法 | |
| KR950701754A (ko) | 능동소자배열 전자발광 표시장치와 동작방법(active matraix electroluminescent dstplay and method of operation) | |
| US4200868A (en) | Buffered high frequency plasma display system | |
| KR20010113826A (ko) | 픽셀 용량의 개선된 충전 기능을 갖는 유기 ｌｅｄ디스플레이 | |
| US4315259A (en) | System for operating a display panel having memory | |
| US5923308A (en) | Array of leds with active pull down shadow canceling circuitry | |
| US5642017A (en) | Matrix-addressable flat panel field emission display having only one transistor for pixel control at each row and column intersection | |
| JP3269451B2 (ja) | 表示装置の駆動回路 | |
| US7119769B2 (en) | Active matrix type organic EL panel drive circuit and organic EL display device | |
| JPS63797B2 (ja) | ||
| JP2914234B2 (ja) | Ｅｌ表示装置 | |
| CN112534493A (zh) | 显示装置、电子设备及显示驱动方法 | |
| KR100555774B1 (ko) | 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법과 그장치 | |
| JPS6311680B2 (ja) | ||
| US4555641A (en) | Pulse signal control circuits with improved turn-off characteristic | |
| JPH0125985Y2 (ja) | ||
| JP2000010517A (ja) | 発光ディスプレイ及びその駆動方法 | |
| KR100346260B1 (ko) | 피디피의 데이터 구동 에너지 회수 회로 | |
| JPH0261036B2 (ja) | ||
| JPS6331094Y2 (ja) | ||
| JPS6256513B2 (ja) |