JPS638129Y2 - - Google Patents
Info
- Publication number
- JPS638129Y2 JPS638129Y2 JP1981136994U JP13699481U JPS638129Y2 JP S638129 Y2 JPS638129 Y2 JP S638129Y2 JP 1981136994 U JP1981136994 U JP 1981136994U JP 13699481 U JP13699481 U JP 13699481U JP S638129 Y2 JPS638129 Y2 JP S638129Y2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- lead
- lead frame
- silicon
- debris
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Description
【考案の詳細な説明】
この考案はの半導体装置製造のペレツトマウン
ト工程における製造装置に関する。
ト工程における製造装置に関する。
一般に、トランジスタやICなどの半導体装置
はリードフレームをペレツトマウント工程やワイ
ヤボンデイング工程などに間歇送りして製造され
る。例えば、第１図にリードフレーム１の一例を
示し、これを使つたペレツトマウント工程を第２
図の装置でもつて説明すると、第１図のリードフ
レーム１は複数の半導体装置におけるリード２と
被ペレツトマウント基板、例えば放熱板３をタイ
バー部４で一連一体化したものである。また第２
図の５はヒーター６を内蔵する搬送路、７は搬送
路５上を囲うカバーで、搬送路５はリードフレー
ム１を加熱しながらリードフレーム１をその長手
方向に間歇送りするものである。前記カバー７は
搬送路５上を不活性ガス、例えば窒素ガス雰囲気
に保つて、ペレツトマウントの熱処理時における
半田やリードフレーム１の酸化防止を行うもの
で、天面に窒素ガス８の供給穴９と半田１０の供
給穴１１、及び半導体ペレツト（以下単にペレツ
トと称する）１２の供給穴１３を一列に有する。
はリードフレームをペレツトマウント工程やワイ
ヤボンデイング工程などに間歇送りして製造され
る。例えば、第１図にリードフレーム１の一例を
示し、これを使つたペレツトマウント工程を第２
図の装置でもつて説明すると、第１図のリードフ
レーム１は複数の半導体装置におけるリード２と
被ペレツトマウント基板、例えば放熱板３をタイ
バー部４で一連一体化したものである。また第２
図の５はヒーター６を内蔵する搬送路、７は搬送
路５上を囲うカバーで、搬送路５はリードフレー
ム１を加熱しながらリードフレーム１をその長手
方向に間歇送りするものである。前記カバー７は
搬送路５上を不活性ガス、例えば窒素ガス雰囲気
に保つて、ペレツトマウントの熱処理時における
半田やリードフレーム１の酸化防止を行うもの
で、天面に窒素ガス８の供給穴９と半田１０の供
給穴１１、及び半導体ペレツト（以下単にペレツ
トと称する）１２の供給穴１３を一列に有する。
リードフレーム１が搬送路５上を間歇送りされ
て、１つの放熱板３が半田供給穴１１の下方定ポ
ジシヨンP1にくると、この放熱板３の被ペレツ
トマウント位置上に真空吸着ペン１４で吸着され
たチツプ状の定量半田１０が供給される。このチ
ツプ状の半田１０は次のペレツト供給穴１３の下
方定ポジシヨンP2に移行する間に、搬送路５で
加熱されたリードフレーム１によつてその融点で
ある約420゜〜450℃に加熱されて溶ける。そして、
放熱板３がポジシヨンP2にくると、第３図及び
第４図に示すようにペレツト１２を真空吸着した
コレツト１５が供給穴１３を下降してペレツト１
２を放熱板３上の溶融半田１０に所定の荷重で押
し付け、更に横に数回スクラブさせてペレツト１
２の半田付けを行う。このペレツトマウントに使
用するコレツト１５は下面にペレツトサイズに応
じた形状の凹部１６を有し、この凹部１６の内側
面はテーパ状に形成されている。ペレツト１２は
この凹部１６のテーパ内側面に上端エツジ部を当
接させて吸着される。
て、１つの放熱板３が半田供給穴１１の下方定ポ
ジシヨンP1にくると、この放熱板３の被ペレツ
トマウント位置上に真空吸着ペン１４で吸着され
たチツプ状の定量半田１０が供給される。このチ
ツプ状の半田１０は次のペレツト供給穴１３の下
方定ポジシヨンP2に移行する間に、搬送路５で
加熱されたリードフレーム１によつてその融点で
ある約420゜〜450℃に加熱されて溶ける。そして、
放熱板３がポジシヨンP2にくると、第３図及び
第４図に示すようにペレツト１２を真空吸着した
コレツト１５が供給穴１３を下降してペレツト１
２を放熱板３上の溶融半田１０に所定の荷重で押
し付け、更に横に数回スクラブさせてペレツト１
２の半田付けを行う。このペレツトマウントに使
用するコレツト１５は下面にペレツトサイズに応
じた形状の凹部１６を有し、この凹部１６の内側
面はテーパ状に形成されている。ペレツト１２は
この凹部１６のテーパ内側面に上端エツジ部を当
接させて吸着される。
このようにペレツトマウントされたリードフレ
ーム１はそのまま次のワイヤボンデイング工程に
送られて、第５図に示すようにペレツト１２の表
面電極と対応するリード２の一端部上とに、金線
やアルミニウム線などのワイヤ１７がボンデイン
グされる。そして、ワイヤボンデイングが完了し
たリードフレーム１は次の樹脂モールド工程に送
られて、図示しないが放熱板３を、囲む要所が樹
脂封止される。
ーム１はそのまま次のワイヤボンデイング工程に
送られて、第５図に示すようにペレツト１２の表
面電極と対応するリード２の一端部上とに、金線
やアルミニウム線などのワイヤ１７がボンデイン
グされる。そして、ワイヤボンデイングが完了し
たリードフレーム１は次の樹脂モールド工程に送
られて、図示しないが放熱板３を、囲む要所が樹
脂封止される。
ところで、リードフレーム１の上面にはペレツ
ト１２のマウント性やワイヤ１７のボンデイング
性を良好にするため金メツキ層１８が予め形成さ
れていることが多い。またペレツト１２はシリコ
ンのウエーハに複数個が一括して形成されてか
ら、個々に細分割されて得られる。このシリコン
のペレツト１２を金メツキ処理したリードフレー
ム１にマウントすると、次のトラブルが発生する
ことがある。
ト１２のマウント性やワイヤ１７のボンデイング
性を良好にするため金メツキ層１８が予め形成さ
れていることが多い。またペレツト１２はシリコ
ンのウエーハに複数個が一括して形成されてか
ら、個々に細分割されて得られる。このシリコン
のペレツト１２を金メツキ処理したリードフレー
ム１にマウントすると、次のトラブルが発生する
ことがある。
即ち、シリコンのペレツト１２は機械的に脆
く、これをペレツトマウント時にコレツト１５で
吸着すると、コレツト１５に直接に当るペレツト
１２の上端エツジ部が砕けてシリコン屑が生じる
ことがある。このシリコン屑はコレツト１５でペ
レツト１２を放熱板３上の半田１０に押し付ける
際に特に生成し易く、この時のシリコン屑は窒素
ガス８の流れに乗つて周辺に飛散してリード２上
に付着することがある。このようなシリコン屑は
数ミクロン程度の極微細なものであるため、その
ままの状態でリード２上に付着している段には問
題ないが、ペレツトマウント時にリード２も放熱
板３とほぼ同じ温度（420〜450℃）に加熱され、
而もこの温度は金−シリコン共晶化温度（350゜〜
360℃）以上であるため、シリコン屑がリード２
の金メツキ層１８と反応してリード２上に金−シ
リコン共晶合金層が生成されることがある。この
金−シリコン共晶合金層は共晶化の時点で広範囲
に拡がり、これがリード２上のワイヤボンデイン
グ位置にできると、この位置でのワイヤ１７のボ
ンデイングができず、またボンデイングができて
もボンデイング強度が極端に低下して樹脂モール
ド時に剥れたりすることがある。このようなシリ
コン屑による半導体装置の不良品発生率は約0.2
〜0.3％ほどあり、信頼性を悪くしていた。
く、これをペレツトマウント時にコレツト１５で
吸着すると、コレツト１５に直接に当るペレツト
１２の上端エツジ部が砕けてシリコン屑が生じる
ことがある。このシリコン屑はコレツト１５でペ
レツト１２を放熱板３上の半田１０に押し付ける
際に特に生成し易く、この時のシリコン屑は窒素
ガス８の流れに乗つて周辺に飛散してリード２上
に付着することがある。このようなシリコン屑は
数ミクロン程度の極微細なものであるため、その
ままの状態でリード２上に付着している段には問
題ないが、ペレツトマウント時にリード２も放熱
板３とほぼ同じ温度（420〜450℃）に加熱され、
而もこの温度は金−シリコン共晶化温度（350゜〜
360℃）以上であるため、シリコン屑がリード２
の金メツキ層１８と反応してリード２上に金−シ
リコン共晶合金層が生成されることがある。この
金−シリコン共晶合金層は共晶化の時点で広範囲
に拡がり、これがリード２上のワイヤボンデイン
グ位置にできると、この位置でのワイヤ１７のボ
ンデイングができず、またボンデイングができて
もボンデイング強度が極端に低下して樹脂モール
ド時に剥れたりすることがある。このようなシリ
コン屑による半導体装置の不良品発生率は約0.2
〜0.3％ほどあり、信頼性を悪くしていた。
本考案はかかるシリコン屑の問題点に鑑み、こ
れを解決したもので、ペレツトマウント時にシリ
コン屑が発生して飛散してもリード上には付着し
ないように保護板をコレツト側に取付けた製造装
置を提供する。以下、本考案を各実施例でもつて
説明する。
れを解決したもので、ペレツトマウント時にシリ
コン屑が発生して飛散してもリード上には付着し
ないように保護板をコレツト側に取付けた製造装
置を提供する。以下、本考案を各実施例でもつて
説明する。
例えば、上記リードフレーム１にペレツト１２
をマウントする装置に適用した第１実施例を第６
図及至第８図を参照して説明する。この図面で明
らかなように、本考案はコレツト１９の両側面に
下方に延びて突出する２枚の保護板２０を一体に
形成する。この保護板２０はコレツト１９でペレ
ツト１２を放熱板３上の溶融半田１０に押し付け
た時に、放熱板３とリード２の間に直立して両者
間を遮蔽する大きさ形状で設ける。また、この遮
蔽効果を増す目的でペレツトマウントポジシヨン
P2の搬送路５上に保護板２０の下端部が少し嵌
まり込む溝２１を設ける。
をマウントする装置に適用した第１実施例を第６
図及至第８図を参照して説明する。この図面で明
らかなように、本考案はコレツト１９の両側面に
下方に延びて突出する２枚の保護板２０を一体に
形成する。この保護板２０はコレツト１９でペレ
ツト１２を放熱板３上の溶融半田１０に押し付け
た時に、放熱板３とリード２の間に直立して両者
間を遮蔽する大きさ形状で設ける。また、この遮
蔽効果を増す目的でペレツトマウントポジシヨン
P2の搬送路５上に保護板２０の下端部が少し嵌
まり込む溝２１を設ける。
上記コレツト１９によるペレツトマウント動作
時に、ペレツト１２の上端エツジ部が砕けてシリ
コン屑が発生して周囲に飛散したとすると、この
シリコン屑は保護板２０で遮られてリード２の方
向にはほとんど飛散しない。従つてリード２上に
シリコン屑が付着する率が極端に低下し、後のワ
イヤボンデイングは安定した良好な条件下で行え
る。また、保護板２０を２枚対向させて配置する
だけでは、この２枚の間からシリコン屑が抜け出
てリード２側へ流れる恐れがある。そこで、この
対策としてはコレツト１９の四方を囲うように保
護板を口字枠状の計４枚で構成することが有効で
ある。
時に、ペレツト１２の上端エツジ部が砕けてシリ
コン屑が発生して周囲に飛散したとすると、この
シリコン屑は保護板２０で遮られてリード２の方
向にはほとんど飛散しない。従つてリード２上に
シリコン屑が付着する率が極端に低下し、後のワ
イヤボンデイングは安定した良好な条件下で行え
る。また、保護板２０を２枚対向させて配置する
だけでは、この２枚の間からシリコン屑が抜け出
てリード２側へ流れる恐れがある。そこで、この
対策としてはコレツト１９の四方を囲うように保
護板を口字枠状の計４枚で構成することが有効で
ある。
次に第９図乃至第１１図の第２実施例を説明す
る。これはコレツト２２の両側にコレツト２２が
ペレツト１２を放熱板３上の溶融半田１０に押し
付けた時にリード２の上面に軽く接触、或は極く
近くに対向する形状の保護板２３を一体に形成し
たものである。この保護板２３はリード２の少く
ともワイヤボンデイング位置及びその近傍を保護
する大きさに設定される。この第２実施例の場
合、ペレツトマウント時にシリコン屑がリード上
空を飛散したとしても、シリコン屑は保護板２３
上に落下して、リード２上に付着することはな
い。
る。これはコレツト２２の両側にコレツト２２が
ペレツト１２を放熱板３上の溶融半田１０に押し
付けた時にリード２の上面に軽く接触、或は極く
近くに対向する形状の保護板２３を一体に形成し
たものである。この保護板２３はリード２の少く
ともワイヤボンデイング位置及びその近傍を保護
する大きさに設定される。この第２実施例の場
合、ペレツトマウント時にシリコン屑がリード上
空を飛散したとしても、シリコン屑は保護板２３
上に落下して、リード２上に付着することはな
い。
尚、本考案は上記各実施に限定されるものでは
なく、例えば第１実施例の保護板２０と第２実施
例の保護板２３を１つにまとめた形状のものをコ
レツト側に取付けるようにしてもよい。また、本
考案はリードフレーム１以外にハーメチツクシー
ル構造のステム基板などにペレツトマウントする
ものにも十分に適用される。また保護板はコレツ
トに着脱自在に装着できるようにしてもよい。
なく、例えば第１実施例の保護板２０と第２実施
例の保護板２３を１つにまとめた形状のものをコ
レツト側に取付けるようにしてもよい。また、本
考案はリードフレーム１以外にハーメチツクシー
ル構造のステム基板などにペレツトマウントする
ものにも十分に適用される。また保護板はコレツ
トに着脱自在に装着できるようにしてもよい。
以上説明したように、本考案によれば、リード
上にシリコン屑が付着する心配が無くなり、従つ
て常に良好なワイヤボンデイングが実現され、高
信頼度の半導体装置が提供できる。
上にシリコン屑が付着する心配が無くなり、従つ
て常に良好なワイヤボンデイングが実現され、高
信頼度の半導体装置が提供できる。
第１図はリードフレームの一例を示す平面図、
第２図はペレツトマウント装置の一例を示す概略
断面図、第３図は第２図のＡ−Ａに沿う拡大断面
図、第４図は第３図のペレツトマウント動作時の
断面図、第５図はワイヤボンデイング後のリード
フレーム断面図、第６図及び第７図は本考案の第
１実施例を示す各動作時の要部断面図、第８図は
第６図のコレツトの斜視図、第９図及び第１０図
は本考案の第２実施例を示す各動作時での要部断
面図、第１１図は第９図のコレツトの斜視図であ
る。 ２……リード、３……被ペレツトマウント基板
（放熱板）、１２……半導体ペレツト、１９……コ
レツト、２０……保護板、２２……コレツト、２
３……保護板。
第２図はペレツトマウント装置の一例を示す概略
断面図、第３図は第２図のＡ−Ａに沿う拡大断面
図、第４図は第３図のペレツトマウント動作時の
断面図、第５図はワイヤボンデイング後のリード
フレーム断面図、第６図及び第７図は本考案の第
１実施例を示す各動作時の要部断面図、第８図は
第６図のコレツトの斜視図、第９図及び第１０図
は本考案の第２実施例を示す各動作時での要部断
面図、第１１図は第９図のコレツトの斜視図であ
る。 ２……リード、３……被ペレツトマウント基板
（放熱板）、１２……半導体ペレツト、１９……コ
レツト、２０……保護板、２２……コレツト、２
３……保護板。
Claims (1)
- 金メツキを施したリードを近傍に有する被ペレ
ツトマウント基板上に半導体ペレツトをコレツト
で吸着してマウントする装置であつて、ペレツト
マウント時にリードと被ペレツトマウント基板の
間に介在してリード上面を保護する保護板をコレ
ツト側に取付けたことを特徴とする半導体装置製
造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981136994U JPS5840842U (ja) | 1981-09-14 | 1981-09-14 | 半導体装置製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981136994U JPS5840842U (ja) | 1981-09-14 | 1981-09-14 | 半導体装置製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5840842U JPS5840842U (ja) | 1983-03-17 |
| JPS638129Y2 true JPS638129Y2 (ja) | 1988-03-10 |
Family
ID=29930294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981136994U Granted JPS5840842U (ja) | 1981-09-14 | 1981-09-14 | 半導体装置製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840842U (ja) |
-
1981
- 1981-09-14 JP JP1981136994U patent/JPS5840842U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5840842U (ja) | 1983-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777265B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US9287202B2 (en) | Resin-encapsulated semiconductor device and its manufacturing method | |
| US20180040545A1 (en) | Method Of Fabricating Low Profile Leaded Semiconductor Package | |
| US6720206B2 (en) | Method for manufacturing digital micro-mirror device (DMD) packages | |
| CN101043009B (zh) | 封装半导体管芯的方法 | |
| JP2016503240A (ja) | 集積回路モジュール | |
| US20020039811A1 (en) | A method of manufacturing a semiconductor device | |
| US4951120A (en) | Lead frame and semiconductor device using the same | |
| JPH11121644A (ja) | 個別半導体装置およびその製造方法 | |
| US20080305584A1 (en) | Heat spreader for center gate molding | |
| JPS60167454A (ja) | 半導体装置 | |
| EP0090566B1 (en) | Semiconductor device package | |
| KR19980067735A (ko) | 반도체 패키지의 제조방법 | |
| US12027490B2 (en) | Semiconductor device and method for fabricating the same | |
| JPS638129Y2 (ja) | ||
| US4183135A (en) | Hermetic glass encapsulation for semiconductor die and method | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| JPS63293963A (ja) | 樹脂封止型半導体装置 | |
| US4151638A (en) | Hermetic glass encapsulation for semiconductor die and method | |
| JPS6034265B2 (ja) | 電子部品 | |
| JPS62154769A (ja) | 半導体装置 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JPH09298262A (ja) | 半導体装置およびその製造方法 | |
| US20100127392A1 (en) | Semiconductor die |