JPS6381576A - 欠陥検査方式 - Google Patents
欠陥検査方式Info
- Publication number
- JPS6381576A JPS6381576A JP61226013A JP22601386A JPS6381576A JP S6381576 A JPS6381576 A JP S6381576A JP 61226013 A JP61226013 A JP 61226013A JP 22601386 A JP22601386 A JP 22601386A JP S6381576 A JPS6381576 A JP S6381576A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- mask
- data
- pattern
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、外観検査技術さらにはパターン欠陥の検査
に適用して特に有効な技術に関し、例えば半導体装置に
使用されるホトマスクもしくはレチクルの欠陥検査に利
用して有効な技術に関する。
に適用して特に有効な技術に関し、例えば半導体装置に
使用されるホトマスクもしくはレチクルの欠陥検査に利
用して有効な技術に関する。
［従来の技術］
半導体ウェハ上に所望の形状のレジストパターンを転写
するのに使用されるホトマスク（以下、単にマスクと称
する）やレチクルは、ガラス法板上のクロム層からなる
パターンに発生する欠陥を避けることができない。その
ため、所定の許容サイズ以上の欠陥についてはこれを修
正することが行なわれる。しかも、従来その修正は欠陥
のサイズにのみ着目して行なわれていた。しかして、近
年、マスクやレチクル上のパターン欠陥検査技術やその
欠陥修正技術はますます向上し、より微細な欠陥をも検
出し、修正できるようになってきている。
するのに使用されるホトマスク（以下、単にマスクと称
する）やレチクルは、ガラス法板上のクロム層からなる
パターンに発生する欠陥を避けることができない。その
ため、所定の許容サイズ以上の欠陥についてはこれを修
正することが行なわれる。しかも、従来その修正は欠陥
のサイズにのみ着目して行なわれていた。しかして、近
年、マスクやレチクル上のパターン欠陥検査技術やその
欠陥修正技術はますます向上し、より微細な欠陥をも検
出し、修正できるようになってきている。
［発明が解決しようとする問題点コ
しかしながら、マスクやレチクル上に発生する欠陥の数
は、欠陥サイズに依存し、サイズが小さいほど欠陥の数
が指数関数的に増加する。そのため、マスクやレチクル
の品質を高めるべく修正の対象とする欠陥のサイズを小
さくするほど修正箇所が増大し、修正に要する工数と時
間が増大するという問題点がある。なお、マスク検査技
術については、工業調査会が昭和５８年１１月１５日に
発行した「超ＬＳＩ製造・試験装置ガイドブック」第１
８８頁〜１９２頁に記載がある。
は、欠陥サイズに依存し、サイズが小さいほど欠陥の数
が指数関数的に増加する。そのため、マスクやレチクル
の品質を高めるべく修正の対象とする欠陥のサイズを小
さくするほど修正箇所が増大し、修正に要する工数と時
間が増大するという問題点がある。なお、マスク検査技
術については、工業調査会が昭和５８年１１月１５日に
発行した「超ＬＳＩ製造・試験装置ガイドブック」第１
８８頁〜１９２頁に記載がある。
この発明の目的は、パターンの修正に要する工数や時間
を減少させ、もしくはそれらをそれほど増大させること
なくマスクやレチクルの実質的な品質を向上させること
ができるような欠陥検査技術を提供することにある。
を減少させ、もしくはそれらをそれほど増大させること
なくマスクやレチクルの実質的な品質を向上させること
ができるような欠陥検査技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては１本明細書の記述および添附図面から明らかに
なるであろう。
ついては１本明細書の記述および添附図面から明らかに
なるであろう。
［問題点を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、マスクやレチクル上の欠陥には、他のマスク
やレチクルとの関係で半導体基板に転写されたとき集積
回路に致命傷を与えるものと与えないものとがあること
に着目し、各マスクもしくはレチクルごとに検出された
欠陥の位置と、そのマスクもしくはレチクルと関連する
他のマスクもしくはレチクル上のパターンデータとを比
較して修正すべきか否かの判定を行なうようにするもの
である。
やレチクルとの関係で半導体基板に転写されたとき集積
回路に致命傷を与えるものと与えないものとがあること
に着目し、各マスクもしくはレチクルごとに検出された
欠陥の位置と、そのマスクもしくはレチクルと関連する
他のマスクもしくはレチクル上のパターンデータとを比
較して修正すべきか否かの判定を行なうようにするもの
である。
［作用コ
上記した手段によれば、マスクやレチクル上に許容サイ
ズ以下の欠陥が多数あっても一部は修正しないで済むと
いう作用により、修正に要する工数や時間を減少させ、
もしくはそれらをそれほど増大させることなくマスクや
レチクルの実質的な品質を向上させるという上記目的を
達成することができる。
ズ以下の欠陥が多数あっても一部は修正しないで済むと
いう作用により、修正に要する工数や時間を減少させ、
もしくはそれらをそれほど増大させることなくマスクや
レチクルの実質的な品質を向上させるという上記目的を
達成することができる。
［実施例］
第１図には、本発明に係る欠陥検査方式が適用された欠
陥検査装置の一実施例が示されている。
陥検査装置の一実施例が示されている。
この実施例の欠陥検査装置は、欠陥検出部２と、一つの
集積回路を形成するのに必要な複数のマスクもしくはレ
チクルのパターン設計データ（２次元座標系における座
標や形状及びその大きさ等を示すパラメータにより与え
られる）等が格納された磁気ディスク装置のような外部
記憶装置３と。
集積回路を形成するのに必要な複数のマスクもしくはレ
チクルのパターン設計データ（２次元座標系における座
標や形状及びその大きさ等を示すパラメータにより与え
られる）等が格納された磁気ディスク装置のような外部
記憶装置３と。
この外部記憶装置３から読み出されたパターン設計デー
タに基づいて具体的なマスクパターンに展開するパター
ン発生部４と、パターン発生部４で形成されたパターン
データを記憶する複数個のメモリＭＥＭＩ〜Ｍ Ｅ Ｍ
ｎと、検出された欠陥データとメモリＭＥＭ２〜Ｍ
Ｅ Ｍ ｎ内のデータとを比較して欠陥とすべきか否か
の判定を行なう欠陥判定部５と、システム全体の制御を
司るＣＰＵ （マイクロプロセッサ）１とによって構成
されている。
タに基づいて具体的なマスクパターンに展開するパター
ン発生部４と、パターン発生部４で形成されたパターン
データを記憶する複数個のメモリＭＥＭＩ〜Ｍ Ｅ Ｍ
ｎと、検出された欠陥データとメモリＭＥＭ２〜Ｍ
Ｅ Ｍ ｎ内のデータとを比較して欠陥とすべきか否か
の判定を行なう欠陥判定部５と、システム全体の制御を
司るＣＰＵ （マイクロプロセッサ）１とによって構成
されている。
上記欠陥検査部２は、公知の光学的外観検査装置からな
り、ＣＰＵ （マイクロプロセッサ）１によって制御さ
れて、被検査物たるマスクまたはレチクル６上の転写パ
ターンの欠陥検出を行なう。
り、ＣＰＵ （マイクロプロセッサ）１によって制御さ
れて、被検査物たるマスクまたはレチクル６上の転写パ
ターンの欠陥検出を行なう。
この場合、欠陥検出部２は外部記憶装置３に記憶されて
いる対応するマスクのパターン設計データに基づいてパ
ターン発生部４で具体的な基準マスクパターンに展開さ
れてからメモリＭＥＭＩに記憶されたパターンデータを
読み出して、光学系を通して得られた実際の被検査マク
ス上のパターンの画像データとを比較することにより欠
陥を検出し、その欠陥の位置とサイズをＣＰＵ１に送る
。
いる対応するマスクのパターン設計データに基づいてパ
ターン発生部４で具体的な基準マスクパターンに展開さ
れてからメモリＭＥＭＩに記憶されたパターンデータを
読み出して、光学系を通して得られた実際の被検査マク
ス上のパターンの画像データとを比較することにより欠
陥を検出し、その欠陥の位置とサイズをＣＰＵ１に送る
。
そのデータはＣＰＵＩによって外部記憶装置３内に格納
される。
される。
通常−つの集積回路を半導体基板上に形成する場合、１
０数枚のマスクもしくはレチクルが使用されるが、各マ
スクもしくはレチクル上のマスクパターンの欠陥は上記
のようにして次々と検出され、外部記憶袋Ｓ￥３内に記
憶されていく。
０数枚のマスクもしくはレチクルが使用されるが、各マ
スクもしくはレチクル上のマスクパターンの欠陥は上記
のようにして次々と検出され、外部記憶袋Ｓ￥３内に記
憶されていく。
また、外部記憶装置３内にはすべてのマクスもしくはレ
チクルのパターン設計データが格納されており、特定の
マスクまたはレチクルの欠陥検査に当たっては、被検査
マスクもしくはレチクルと関連のある他のマスクもしく
はレチクルに関するパターン設計データを読み出して、
パターン発生部４でマスクパターンに展開し、そのデー
タ及び既に検出されたそのマスクの欠陥に関するデータ
を予めメモリＭＥＭ２〜Ｍ Ｅ Ｍ ｎ内に各マスク単
位で参照用データとして入れておく。
チクルのパターン設計データが格納されており、特定の
マスクまたはレチクルの欠陥検査に当たっては、被検査
マスクもしくはレチクルと関連のある他のマスクもしく
はレチクルに関するパターン設計データを読み出して、
パターン発生部４でマスクパターンに展開し、そのデー
タ及び既に検出されたそのマスクの欠陥に関するデータ
を予めメモリＭＥＭ２〜Ｍ Ｅ Ｍ ｎ内に各マスク単
位で参照用データとして入れておく。
そして、欠陥検査部２で検出された欠陥の位置及びサイ
ズに関するデータ及びメモリＭＥＭ２〜Ｍ Ｅ Ｍ ｎ
に格納された検査中のマスクに関連する他のマスクのパ
ターンデータは、欠陥判定部５に次々と供給され、その
欠陥が半導体基板上に転写された場合に集積回路に影響
を与えるか否かを基準にして、修正の対象とすべき実質
的な欠陥であるか否かの判定を行なう。
ズに関するデータ及びメモリＭＥＭ２〜Ｍ Ｅ Ｍ ｎ
に格納された検査中のマスクに関連する他のマスクのパ
ターンデータは、欠陥判定部５に次々と供給され、その
欠陥が半導体基板上に転写された場合に集積回路に影響
を与えるか否かを基準にして、修正の対象とすべき実質
的な欠陥であるか否かの判定を行なう。
その判定結果は、ＣＲＴ表示装置７に表示され、あるい
はプリンタ８によりプリントアウトされる。
はプリンタ８によりプリントアウトされる。
そして、これらのデータに基づいてマスクもしくはレチ
クル上の欠陥の修正を行なうようになっている。
クル上の欠陥の修正を行なうようになっている。
半導体集積回路のプロセスにおいて、例えばコンタクト
ホールまたはスルーホールを形成する工程に着目すると
、それらを形成するマスクに欠陥があって、設計上不要
な箇所に欠陥ホールが形成されてしまうような場合にも
、そのホールの下が絶縁膜であって素子領域や配線層が
ないようなとき、あるいは欠陥ホールの下に素子領域あ
るいは配線層があっても上には配線層が通っておらず。
ホールまたはスルーホールを形成する工程に着目すると
、それらを形成するマスクに欠陥があって、設計上不要
な箇所に欠陥ホールが形成されてしまうような場合にも
、そのホールの下が絶縁膜であって素子領域や配線層が
ないようなとき、あるいは欠陥ホールの下に素子領域あ
るいは配線層があっても上には配線層が通っておらず。
後の工程でパッシベーション膜で埋められてしまうよう
なときには、その欠陥ホールをそのままにしておいても
半導体集積回路が不良となることはない。
なときには、その欠陥ホールをそのままにしておいても
半導体集積回路が不良となることはない。
また、半導体集積回路のプロセスの例えば部分的にイオ
ン打込みを行なう工程に着目すると、基板上にイオン打
込みマスクとなるレジスト膜等を形成するマスクに欠陥
があって、必要以外の部分にも開口部が形成されてそこ
からイオン打込みが行なわれるおそれがある場合であっ
ても、欠陥による開口部の下がフィールド酸化膜のよう
な厚い絶縁膜であって素子領域や多結晶シリコンのよう
な半導体層でないときには、欠陥をそのまましてイオン
打込みマスクを形成しても集積回路が悪影響を受けるこ
とはない。
ン打込みを行なう工程に着目すると、基板上にイオン打
込みマスクとなるレジスト膜等を形成するマスクに欠陥
があって、必要以外の部分にも開口部が形成されてそこ
からイオン打込みが行なわれるおそれがある場合であっ
ても、欠陥による開口部の下がフィールド酸化膜のよう
な厚い絶縁膜であって素子領域や多結晶シリコンのよう
な半導体層でないときには、欠陥をそのまましてイオン
打込みマスクを形成しても集積回路が悪影響を受けるこ
とはない。
このように、マスクやレチクルに欠陥があってもそれが
直ちに集積回路を不良品にするような致命的な欠陥を生
せしめるものではない。しかるに上記実施例では、欠陥
判定部５においてそのような致命傷とならない欠陥を他
のマスクやレチクルのパターンデータに基づいて識別し
、集積回路に致命傷を与えるパターン欠陥のみを実質的
な欠陥として判定するようにしている。
直ちに集積回路を不良品にするような致命的な欠陥を生
せしめるものではない。しかるに上記実施例では、欠陥
判定部５においてそのような致命傷とならない欠陥を他
のマスクやレチクルのパターンデータに基づいて識別し
、集積回路に致命傷を与えるパターン欠陥のみを実質的
な欠陥として判定するようにしている。
そのため、マスクもしくはレチクル上の修正を要する欠
陥の数が減少し、修正時間が大幅に短縮される。また、
上記実施例を適用すると、マスクもしくはレチクルの品
質を高めるため欠陥の検出サイズを小さくして欠陥の数
が増加しても、実際に修正すべき欠陥の数はそれほど多
くならないので、修正に要する工数や時間もあまり増加
しない。
陥の数が減少し、修正時間が大幅に短縮される。また、
上記実施例を適用すると、マスクもしくはレチクルの品
質を高めるため欠陥の検出サイズを小さくして欠陥の数
が増加しても、実際に修正すべき欠陥の数はそれほど多
くならないので、修正に要する工数や時間もあまり増加
しない。
なお、上記実施例では欠陥検査部２で検出された欠陥デ
ータと被検査マスクと連通する他のマスクのパターンデ
ータとを比較して実質的な欠陥となるか否かの判定を行
なう欠陥判定部５を設けて、自動的に欠陥検出を行なう
ようにしているが、欠陥判定部５に供給される２つのデ
ータを、直接ＣＲＴ表示装置７に重ねて表示させ、それ
を人間が見て判定を行なうようにしてもよい・ 以上説明したように、上記実施例は、各マスクもしくは
レチクルごとに検出された欠陥の位置と、そのマスクも
しくはレチクルと関連する他のマスクもしくはレチクル
上のパターンデータとを比較して、修正すべきか否かの
判定を行なうようにしたので、マスクやレチクル上に許
容サイズ以上の欠陥が多数あっても一部は修正しないで
済むという作用により、修正に要する工数や時間を減少
させ、もしくはそれらをそれほど増大させることなくマ
スクやレチクルの実質的な品質を向上させることができ
るという効果がある。
ータと被検査マスクと連通する他のマスクのパターンデ
ータとを比較して実質的な欠陥となるか否かの判定を行
なう欠陥判定部５を設けて、自動的に欠陥検出を行なう
ようにしているが、欠陥判定部５に供給される２つのデ
ータを、直接ＣＲＴ表示装置７に重ねて表示させ、それ
を人間が見て判定を行なうようにしてもよい・ 以上説明したように、上記実施例は、各マスクもしくは
レチクルごとに検出された欠陥の位置と、そのマスクも
しくはレチクルと関連する他のマスクもしくはレチクル
上のパターンデータとを比較して、修正すべきか否かの
判定を行なうようにしたので、マスクやレチクル上に許
容サイズ以上の欠陥が多数あっても一部は修正しないで
済むという作用により、修正に要する工数や時間を減少
させ、もしくはそれらをそれほど増大させることなくマ
スクやレチクルの実質的な品質を向上させることができ
るという効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
被検査マスクと関連する他のマスクのパターンデータを
、外部記憶装置３内のパターン設計データに基づいて発
生し。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
被検査マスクと関連する他のマスクのパターンデータを
、外部記憶装置３内のパターン設計データに基づいて発
生し。
それをメモリＭＥＭ２〜Ｍ Ｅ Ｍ ｎに入れるように
しているが、外部記憶装置３内にパターン設計データを
入れておく代りに各マスクのパターンデータそのものを
入れておくようにするとも可能である。
しているが、外部記憶装置３内にパターン設計データを
入れておく代りに各マスクのパターンデータそのものを
入れておくようにするとも可能である。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマスクもしくレチク
ルの欠陥検査に適用したものにつ 。
をその背景となった利用分野であるマスクもしくレチク
ルの欠陥検査に適用したものにつ 。
いて説明したが、この発明はそれに限定されるものでな
く、ウェーハやプリント基板の外観検査等に利用するこ
とができる。
く、ウェーハやプリント基板の外観検査等に利用するこ
とができる。
［発明の効果コ
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、半導体プロセスに使用されるマスクやレチク
ル上の欠陥の修正時間を短縮し、品質の向上を図ること
ができる。
ル上の欠陥の修正時間を短縮し、品質の向上を図ること
ができる。
第１図は、本発明に係る欠陥検査方式を適用した欠陥検
査装置のシステム構成の一実施例を示すブロック図であ
る。 １・・・・マイクロプロセッサ、２・・°・欠陥検出部
、３１１１．外部記憶装置、４・・・・パターン発生部
、５・・・・欠陥判定部、６・・・・マスク、レチクル
、７・・・・ＣＲＴ表示装置、８・・・・プリンタ、Ｍ
ＥＭ１〜Ｍ Ｅ Ｍ ｎ・・・・パターンデータ記憶用
メモリ。
査装置のシステム構成の一実施例を示すブロック図であ
る。 １・・・・マイクロプロセッサ、２・・°・欠陥検出部
、３１１１．外部記憶装置、４・・・・パターン発生部
、５・・・・欠陥判定部、６・・・・マスク、レチクル
、７・・・・ＣＲＴ表示装置、８・・・・プリンタ、Ｍ
ＥＭ１〜Ｍ Ｅ Ｍ ｎ・・・・パターンデータ記憶用
メモリ。
Claims (1)
- 【特許請求の範囲】 １、パターン転写用のマスク基板に形成されたパターン
の欠陥を検査する工程において、透過光、反射光、二次
電子、二次イオン等を利用して検出された画像データを
、予め記憶装置に格納された上記被検査マスク基板の作
成の元になるパターンデータおよびこれに関連する他工
程のマスク基板のパターンに関するデータと比較して実
質的な欠陥となるか否かの判定を行なうようにしたこと
を特徴とする欠陥検査方式。 ２、上記比較されるパターンデータは、予め記憶装置に
格納されたマスクパターン作成の元になる設計データに
基づいて比較するようにしたことを特徴とする特許請求
の範囲第１項記載の欠陥検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226013A JPS6381576A (ja) | 1986-09-26 | 1986-09-26 | 欠陥検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226013A JPS6381576A (ja) | 1986-09-26 | 1986-09-26 | 欠陥検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381576A true JPS6381576A (ja) | 1988-04-12 |
Family
ID=16838420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226013A Pending JPS6381576A (ja) | 1986-09-26 | 1986-09-26 | 欠陥検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381576A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325046A (ja) * | 1994-05-31 | 1995-12-12 | Nec Corp | 外観検査方法及び外観検査装置 |
| JP2018006775A (ja) * | 2003-07-03 | 2018-01-11 | ケーエルエー−テンカー コーポレイション | デザイナ・インテント・データを使用するウェハとレチクルの検査の方法 |
-
1986
- 1986-09-26 JP JP61226013A patent/JPS6381576A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325046A (ja) * | 1994-05-31 | 1995-12-12 | Nec Corp | 外観検査方法及び外観検査装置 |
| JP2018006775A (ja) * | 2003-07-03 | 2018-01-11 | ケーエルエー−テンカー コーポレイション | デザイナ・インテント・データを使用するウェハとレチクルの検査の方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6968527B2 (en) | High yield reticle with proximity effect halos | |
| US8785082B2 (en) | Method and apparatus for inspecting a reflective lithographic mask blank and improving mask quality | |
| JP4736206B2 (ja) | フォトマスクパタン欠陥検査方法および微細図形パタンの検出方法 | |
| JP4758358B2 (ja) | レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法 | |
| JP4758427B2 (ja) | シミュレーション・プログラムのための入力生成、あるいは、レチクルのシミュレート画像生成のためのコンピュータに実装された方法 | |
| US20040179726A1 (en) | Process for detecting defects in photomasks | |
| CN100356520C (zh) | 识别在掩模层上的虚拟特征图形的系统和方法 | |
| US10726541B2 (en) | Inspection apparatus for detecting defects in photomasks and dies | |
| US6363296B1 (en) | System and method for automated defect inspection of photomasks | |
| US8367284B2 (en) | Exposure device, exposure method, and method for manufacturing semiconductor device | |
| US20070064997A1 (en) | Mask defect inspecting method, mask defect inspecting apparatus, and semiconductor device manufacturing method | |
| US6413688B2 (en) | Plate pattern forming method and its inspecting method | |
| JP2011044554A (ja) | 露光制御装置および半導体デバイスの製造方法 | |
| JP2004037579A (ja) | マスクの欠陥修正方法、マスクの欠陥修正装置、および半導体装置の製造方法 | |
| US7300729B2 (en) | Method for monitoring a reticle | |
| JPS6381576A (ja) | 欠陥検査方式 | |
| US20220196580A1 (en) | Defect inspection methods of semiconductor wafers | |
| US7664614B2 (en) | Method of inspecting photomask defect | |
| TW202234149A (zh) | 測試半導體圖案的方法 | |
| US6529623B1 (en) | Stepper lens specific reticle compensation for critical dimension control | |
| TW202138912A (zh) | 用於調整遮罩的佈局圖案的方法 | |
| JP2836391B2 (ja) | 半導体集積回路作製用マスク及びその検査方法 | |
| JPH05281151A (ja) | ウエハパターン検査装置 | |
| US20220197149A1 (en) | Inspection method, inspection system, and semiconductor fabrication using the same | |
| JP2532110B2 (ja) | 電子線露光方法 |