JPS6384014A - 半導体単結晶層の製造方法 - Google Patents
半導体単結晶層の製造方法Info
- Publication number
- JPS6384014A JPS6384014A JP61227187A JP22718786A JPS6384014A JP S6384014 A JPS6384014 A JP S6384014A JP 61227187 A JP61227187 A JP 61227187A JP 22718786 A JP22718786 A JP 22718786A JP S6384014 A JPS6384014 A JP S6384014A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- crystal layer
- silicon
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/665—Porous materials
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、絶縁膜上にシリコン等の単結晶層を形成する
技術に係わり、特に酸素や不純物濃度が低く、結晶欠陥
の少ない半導体単結晶層を製造する方法に関する。
技術に係わり、特に酸素や不純物濃度が低く、結晶欠陥
の少ない半導体単結晶層を製造する方法に関する。
（従来の技術）
近年、電子ビームやレーザビーム等を利用したビームア
ニール法により、Ｓｏｌ膜（絶縁膜上のシリコン膜）を
形成する技術の開発が盛んに行われている。このＳＯＩ
技術の目指すところは、ＳＯＩ膜の形成には、単結晶シ
リコン基板上に絶縁層としての５ｉ０２膜を形成し、そ
の上に多結晶シリコン膜及び保護膜としての５ｉ０２膜
を堆積した構造を製作する。そして、上記のビームアニ
ール法により、多結晶シリコン膜を溶融・再結晶化させ
て、多結晶シリコン膜を単結晶化させる。この場合、ア
ニールの条件によっても異なるが、再結晶化後のＳｏｌ
膜は完全な単結晶層とはならず、種々の方位を持つ１〜
１００［μ７７Ｚ］程度の大きさの多結晶層となる。
ニール法により、Ｓｏｌ膜（絶縁膜上のシリコン膜）を
形成する技術の開発が盛んに行われている。このＳＯＩ
技術の目指すところは、ＳＯＩ膜の形成には、単結晶シ
リコン基板上に絶縁層としての５ｉ０２膜を形成し、そ
の上に多結晶シリコン膜及び保護膜としての５ｉ０２膜
を堆積した構造を製作する。そして、上記のビームアニ
ール法により、多結晶シリコン膜を溶融・再結晶化させ
て、多結晶シリコン膜を単結晶化させる。この場合、ア
ニールの条件によっても異なるが、再結晶化後のＳｏｌ
膜は完全な単結晶層とはならず、種々の方位を持つ１〜
１００［μ７７Ｚ］程度の大きさの多結晶層となる。
また、絶縁膜の一部に開孔部を設け、この開孔部をシー
ドとして用いる方法が提案されている。
ドとして用いる方法が提案されている。
この場合、開孔部ではシリコン膜がシリコン基板と直接
接触しているので、シリコン基板から縦方向及びそれに
続いて横方向にエピタキシャル成長が進行し、シリコン
基板の結晶方位情報を絶縁膜上に成長する単結晶層に与
えることができる。しかしながら、この方法を用いても
、シリコン基板と同一方位の単結晶層は、上記開孔部か
らの距離として高々 １００［μｍ］程度しか成長せず
、それコン膜が溶融状態にある際に、その上下に隣接す
る５ｉ０２膜の一部が溶解し、溶融シリコン中の酸素濃
度が高まりシリコン中の固溶限界濃度を越えてしまうた
め、シリコンが再結晶化する際に析出物が生成し、それ
が結晶粒界発生につながるものと考えられる。融点直下
の固相シリコン中の酸素の固溶限は１．５〜３ｘｌＯ［
０１−３コであり、通常のＳＯＩ再結晶化層中の酸素濃
度は〜１０［ｎ−３コ程度であるため、上記の結晶粒界
発生に関する考察は正当なものと言える。なお、第４図
中４１は単結晶シリコン基板、４２は５ｉ０２絶縁膜、
４３は多結晶シリコン膜、４４は５ｉ０２保護膜、４５
は単結晶化部、４６は溶融部を示している。
接触しているので、シリコン基板から縦方向及びそれに
続いて横方向にエピタキシャル成長が進行し、シリコン
基板の結晶方位情報を絶縁膜上に成長する単結晶層に与
えることができる。しかしながら、この方法を用いても
、シリコン基板と同一方位の単結晶層は、上記開孔部か
らの距離として高々 １００［μｍ］程度しか成長せず
、それコン膜が溶融状態にある際に、その上下に隣接す
る５ｉ０２膜の一部が溶解し、溶融シリコン中の酸素濃
度が高まりシリコン中の固溶限界濃度を越えてしまうた
め、シリコンが再結晶化する際に析出物が生成し、それ
が結晶粒界発生につながるものと考えられる。融点直下
の固相シリコン中の酸素の固溶限は１．５〜３ｘｌＯ［
０１−３コであり、通常のＳＯＩ再結晶化層中の酸素濃
度は〜１０［ｎ−３コ程度であるため、上記の結晶粒界
発生に関する考察は正当なものと言える。なお、第４図
中４１は単結晶シリコン基板、４２は５ｉ０２絶縁膜、
４３は多結晶シリコン膜、４４は５ｉ０２保護膜、４５
は単結晶化部、４６は溶融部を示している。
上記の問題を解決する方法として、保護用の５ｉ０２膜
の一部を開孔させる手法が提案されている。これは、溶
融したシリコン層中に含まれている過剰な酸素原子がシ
リコン原子と結合した一酸化シリコン（Ｓｉｎ）の形で
、上記開孔部から蒸発する現象を利用するものである。
の一部を開孔させる手法が提案されている。これは、溶
融したシリコン層中に含まれている過剰な酸素原子がシ
リコン原子と結合した一酸化シリコン（Ｓｉｎ）の形で
、上記開孔部から蒸発する現象を利用するものである。
この方法に表面平坦性に問題があり、高密度集積回路素
子を形成することは困難である。
子を形成することは困難である。
（発明が解決しようとする問題点）
このように従来方法では、シリコンの再結晶化過程にお
ける溶融シリコン中の酸素濃度の増大を避けることはで
きず、結晶粒界発生を招き、良質のシリコン単結晶層を
製造することは困難であった。また、保護膜の一部を開
口すると、最終的に得られるＳＯＩ膜の表面平坦性が低
下する等のはかることができ、絶縁膜上に結晶欠陥の少
ない高品質のシリコン単結晶層を形成することのできる
半導体単結晶層の製造方法を提供することにある。
ける溶融シリコン中の酸素濃度の増大を避けることはで
きず、結晶粒界発生を招き、良質のシリコン単結晶層を
製造することは困難であった。また、保護膜の一部を開
口すると、最終的に得られるＳＯＩ膜の表面平坦性が低
下する等のはかることができ、絶縁膜上に結晶欠陥の少
ない高品質のシリコン単結晶層を形成することのできる
半導体単結晶層の製造方法を提供することにある。
［発明の（１４成］
（問題点を解決するための手段）
本発明の骨子は、Ｓｏｌ膜の表面保護膜に、酸素原子や
酸化シリコン分子に対し透過性に富む物質を用いること
により、シリコンの再結晶化過程でシリコン中の過剰な
酸素を外方拡散させ、Ｓｏｌ再結晶化層の酸素濃度を低
減化し、従来技術での過剰酸素に起因した転位、双晶、
積層欠陥。
酸化シリコン分子に対し透過性に富む物質を用いること
により、シリコンの再結晶化過程でシリコン中の過剰な
酸素を外方拡散させ、Ｓｏｌ再結晶化層の酸素濃度を低
減化し、従来技術での過剰酸素に起因した転位、双晶、
積層欠陥。
結晶粒界等の結晶欠陥の発生を抑制することにある。さ
らに、上記酸素原子や酸化シリコン分子に対し透過性に
富む物質として、多孔質の薄膜を用いることにある。
らに、上記酸素原子や酸化シリコン分子に対し透過性に
富む物質として、多孔質の薄膜を用いることにある。
即ち本発明は、半導体基板上に形成された絶縁膜上に半
導体単結晶層を製造する方法において、前記絶縁膜上に
非晶質若しくは多結晶の半導体薄膜を形成したのち、こ
の半導体薄膜上に多孔質薄上記の方法であれば、シリコ
ンの溶融・再結晶化過程で、シリコン層に接する５ｉ０
２等の絶縁膜からシリコン中に溶出する過剰な酸素を、
保護膜を通して外方に移動させることができる。従って
、シリコン中の酸素濃度を、シリコンの固溶限以内に低
減することが可能となる。その結果、従来技術における
、Ｓ０１層中の過剰な酸素の析出に起因した結晶欠陥の
発生を抑制することが可能となる。
導体単結晶層を製造する方法において、前記絶縁膜上に
非晶質若しくは多結晶の半導体薄膜を形成したのち、こ
の半導体薄膜上に多孔質薄上記の方法であれば、シリコ
ンの溶融・再結晶化過程で、シリコン層に接する５ｉ０
２等の絶縁膜からシリコン中に溶出する過剰な酸素を、
保護膜を通して外方に移動させることができる。従って
、シリコン中の酸素濃度を、シリコンの固溶限以内に低
減することが可能となる。その結果、従来技術における
、Ｓ０１層中の過剰な酸素の析出に起因した結晶欠陥の
発生を抑制することが可能となる。
（実施例）
以下、本発明の詳細を図示の実施例によって説明する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例に係わる
シリコン単結晶層の製造工程を示す断面図である。まず
、第１図（ａ）に示す如く、（１００）方位の単結晶シ
リコン基板１１上にＣＶＤ法により厚さ １．５［μ７
７Ｚ］の５ｉ０２膜（絶縁膜）１２を堆積し、その上に
ＳｉＨ４の熱分解を用いたＣＶＤ法により厚さ０．６［
μｍ］の化膜１４は、酸素原子、酸素分子及び酸化シリ
コン分子等よりも大きな孔を多数含んでいるため、これ
らが容易に該被膜中を拡散できると共に、溶融したシリ
コンの液滴に比較すると被膜に含まれる孔は十分に小さ
いので、ＳＯＩ層の溶融・再結晶化過程において、十分
な性能の表面保護膜として機能するものである。
シリコン単結晶層の製造工程を示す断面図である。まず
、第１図（ａ）に示す如く、（１００）方位の単結晶シ
リコン基板１１上にＣＶＤ法により厚さ １．５［μ７
７Ｚ］の５ｉ０２膜（絶縁膜）１２を堆積し、その上に
ＳｉＨ４の熱分解を用いたＣＶＤ法により厚さ０．６［
μｍ］の化膜１４は、酸素原子、酸素分子及び酸化シリ
コン分子等よりも大きな孔を多数含んでいるため、これ
らが容易に該被膜中を拡散できると共に、溶融したシリ
コンの液滴に比較すると被膜に含まれる孔は十分に小さ
いので、ＳＯＩ層の溶融・再結晶化過程において、十分
な性能の表面保護膜として機能するものである。
なお、上記多孔質シリコン酸化膜１４の形成には、例え
ばＳｉＨ４及び０２の混合ガスのマイク［ｃｃ／ｍｉｎ
］ 、チャンバ内圧力１ ［ｔｏｒｒｌ 、マイク
ロ波（２，４５Ｇ Ｈｚ ）電力５００ ［Ｗコとした
。堆積速度は〜１５０［入／ｓｅｅ］と高速のため、多
孔質性のシリコン酸化膜が形成される。本実施例では、
４０秒間の堆積により〜０．６［μ７７Ｚ］厚の多孔質
シリコン酸化膜を形成した。
ばＳｉＨ４及び０２の混合ガスのマイク［ｃｃ／ｍｉｎ
］ 、チャンバ内圧力１ ［ｔｏｒｒｌ 、マイク
ロ波（２，４５Ｇ Ｈｚ ）電力５００ ［Ｗコとした
。堆積速度は〜１５０［入／ｓｅｅ］と高速のため、多
孔質性のシリコン酸化膜が形成される。本実施例では、
４０秒間の堆積により〜０．６［μ７７Ｚ］厚の多孔質
シリコン酸化膜を形成した。
以上の手順で作成した試料を、第１図（ｃ）に示す如く
、電子ビーム１５の走査によりビームアニールした。即
ち、走査型電子ビームアニールにより、多結晶シリコン
膜１３を順次溶融・再結晶化させた。ここで、電子ビー
ムは３６［ＭＨｚ］の振幅変調した正弦波により、半値
幅約１５０［μ７７１］のスポットビームを一方向に高
速偏向することにより、長さ約５［Ｍ］に疑似的に線状
化したものを用いた。振幅変調には、周波数１０［ＫＨ
ｚ］で線状化ビームの長さ方向強度分布を均一化するた
めに、計算機制御された波形を持つ変調波を用いた。
、電子ビーム１５の走査によりビームアニールした。即
ち、走査型電子ビームアニールにより、多結晶シリコン
膜１３を順次溶融・再結晶化させた。ここで、電子ビー
ムは３６［ＭＨｚ］の振幅変調した正弦波により、半値
幅約１５０［μ７７１］のスポットビームを一方向に高
速偏向することにより、長さ約５［Ｍ］に疑似的に線状
化したものを用いた。振幅変調には、周波数１０［ＫＨ
ｚ］で線状化ビームの長さ方向強度分布を均一化するた
めに、計算機制御された波形を持つ変調波を用いた。
この線状化ビームを線状方向と直角な方向に走査した。
走査速度は１００ ［Ｍ／ｓｅｅ ］ 、ビーム加の結
晶粒界が多数存在するが、本実施例では平均間隔が２０
０［μ７ｒＬ］となり、均一な単結晶領域の面積が飛躍
的に増大した。この効果は、再結晶化過程において、溶
融した３０１層中の過剰な酸素が多孔質シリコン酸化膜
１４中を、無数の微細な孔を通って高速に拡散し、表面
から蒸発することにより、Ｓ０１層中の酸素濃度が大幅
に低減されたことに基くものと考えられる。
晶粒界が多数存在するが、本実施例では平均間隔が２０
０［μ７ｒＬ］となり、均一な単結晶領域の面積が飛躍
的に増大した。この効果は、再結晶化過程において、溶
融した３０１層中の過剰な酸素が多孔質シリコン酸化膜
１４中を、無数の微細な孔を通って高速に拡散し、表面
から蒸発することにより、Ｓ０１層中の酸素濃度が大幅
に低減されたことに基くものと考えられる。
かくして本実施例方法によれば、多結晶シリコン膜１３
上に保護膜としての多孔質シリコン酸化膜１４を堆積し
ておくことにより、ビームアニールの際に溶融シリコン
中の酸素を外方に逃がすこ、とができ、シリコン中の酸
素濃度をシリコンの固溶限以下に低減させることができ
る。このため、結晶粒界発生を抑制することができ、結
晶欠陥の少ない良質のシリコン単結晶層を形成すること
ができる。また、保護膜としての多孔質シリコン酸化膜
１４は連続した状態であるので、形成されるＳｏｌ膜の
表面平坦性は良好なものとなる。
上に保護膜としての多孔質シリコン酸化膜１４を堆積し
ておくことにより、ビームアニールの際に溶融シリコン
中の酸素を外方に逃がすこ、とができ、シリコン中の酸
素濃度をシリコンの固溶限以下に低減させることができ
る。このため、結晶粒界発生を抑制することができ、結
晶欠陥の少ない良質のシリコン単結晶層を形成すること
ができる。また、保護膜としての多孔質シリコン酸化膜
１４は連続した状態であるので、形成されるＳｏｌ膜の
表面平坦性は良好なものとなる。
次に、本発明の第２の実施例方法について説明は、先の
実施例で用いた試料の上部にＣＶＤ法により、厚さ ０
．１［μｍ］の多結晶シリコン膜１６を堆積させたもの
である。
実施例で用いた試料の上部にＣＶＤ法により、厚さ ０
．１［μｍ］の多結晶シリコン膜１６を堆積させたもの
である。
この試料を先の実施例と同様に、走査型電子ビームアニ
ールにより、３０１層を溶融や再結晶化させた。この結
果得られたＳ０１層では、結晶粒界の発生は極めて少な
く、結晶粒界の間隔は１〜３ ［Ｍ］と広く、部分的に
は〜５ ［Ｍ］間隔の領域も存在する。このような大面
積の単結晶層は、酸化膜１４中を拡散し、表面の多結晶
シリコン膜１６のシリコン原子と反応して５ｉ０２層を
形成することにより、Ｓ０１層中の酸素濃度がシリコン
中の酸素の固溶限よりも大幅に低いものとなり、結晶粒
界発生が完全に抑制されたためと考えられる。
ールにより、３０１層を溶融や再結晶化させた。この結
果得られたＳ０１層では、結晶粒界の発生は極めて少な
く、結晶粒界の間隔は１〜３ ［Ｍ］と広く、部分的に
は〜５ ［Ｍ］間隔の領域も存在する。このような大面
積の単結晶層は、酸化膜１４中を拡散し、表面の多結晶
シリコン膜１６のシリコン原子と反応して５ｉ０２層を
形成することにより、Ｓ０１層中の酸素濃度がシリコン
中の酸素の固溶限よりも大幅に低いものとなり、結晶粒
界発生が完全に抑制されたためと考えられる。
次に、本発明の第３の実施例方法について説明する。こ
の実施例では、試料として第３図に示す構造のものを用
いた。即ち、（１００）面方位の単結晶シリコン基板１
１上にＣＶＤ法により厚さ２［μｍ］の５ｉ０２膜１２
を堆積し、通常のフォトエツチング法により幅２ ［μ
ｍ］のシード部とすべき開口部１７を形成し、次いでＳ
ｉＨ４の熱分解を用いたＣＶＤ法により全面に厚さ ０
．６［μｍ］の多結晶シリコン膜１３を堆積する。さら
に、その上に第２の実施例と同様に、多孔質シリコン酸
化膜１４及び多結晶シリコン膜１６を順次堆積させたも
のである。
の実施例では、試料として第３図に示す構造のものを用
いた。即ち、（１００）面方位の単結晶シリコン基板１
１上にＣＶＤ法により厚さ２［μｍ］の５ｉ０２膜１２
を堆積し、通常のフォトエツチング法により幅２ ［μ
ｍ］のシード部とすべき開口部１７を形成し、次いでＳ
ｉＨ４の熱分解を用いたＣＶＤ法により全面に厚さ ０
．６［μｍ］の多結晶シリコン膜１３を堆積する。さら
に、その上に第２の実施例と同様に、多孔質シリコン酸
化膜１４及び多結晶シリコン膜１６を順次堆積させたも
のである。
この試料を、走査型電子ビームアニールにより、Ｓ０１
層を溶融・再結晶化させた。この結果得らドで囲まれた
領域が結晶粒界の自宛全単結晶層として得られた。
層を溶融・再結晶化させた。この結果得らドで囲まれた
領域が結晶粒界の自宛全単結晶層として得られた。
なお、本発明は上述した各実施例方法に限定されるもの
ではない。例えば、ＳＯ■の上部に被着する表面保護膜
としては、多孔質シリコン酸化膜に限らず、多孔質薄膜
であればよい。多孔質薄膜としては、多孔質シリコン酸
化膜の他に、酸素をんだ多孔質シリコン膜、多孔質アル
ミナ膜、多孔質イツトリア、多孔質ジルコニア、多孔質
ハフニウム酸化膜、或いはこれらの混合物等を用いるこ
とができる。また、これらの多孔質薄膜の形成には、マ
イクロ波放電を利用した気相反応に限らず、スパッタリ
ング法、真空蒸着法、陽極酸化法等を用いることが可能
である。
ではない。例えば、ＳＯ■の上部に被着する表面保護膜
としては、多孔質シリコン酸化膜に限らず、多孔質薄膜
であればよい。多孔質薄膜としては、多孔質シリコン酸
化膜の他に、酸素をんだ多孔質シリコン膜、多孔質アル
ミナ膜、多孔質イツトリア、多孔質ジルコニア、多孔質
ハフニウム酸化膜、或いはこれらの混合物等を用いるこ
とができる。また、これらの多孔質薄膜の形成には、マ
イクロ波放電を利用した気相反応に限らず、スパッタリ
ング法、真空蒸着法、陽極酸化法等を用いることが可能
である。
また、多孔質薄膜の上部に設ける酸素吸収層の材料は、
必ずしも多結晶シリコンである必要はなく、非晶質シリ
コン、ゲルマニウム、ＧａＡｓ。
必ずしも多結晶シリコンである必要はなく、非晶質シリ
コン、ゲルマニウム、ＧａＡｓ。
ＧａＰ等の半導体やＳｎ、Ｔｉ、Ｈｆ、Ｎｂ。
Ｆｅ、Ｃｕ、Ｉｎ、Ｓｂ、Ｎｉ、Ｐｄ、Ａノ等の用いた
ゾーンメルティング法（ＺＭＲ法）等を用いても同様の
効果が得られる。また、半導体薄膜としては、多結晶シ
リコンの代りに、非晶質シリコンを用いることができ、
さらに他の半導体装置を用いることも可能である。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
ゾーンメルティング法（ＺＭＲ法）等を用いても同様の
効果が得られる。また、半導体薄膜としては、多結晶シ
リコンの代りに、非晶質シリコンを用いることができ、
さらに他の半導体装置を用いることも可能である。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
［発明の効果］
防止することができる。従って、絶縁膜上に結晶欠陥の
少ない良質の半導体単結晶層を形成することができる。
少ない良質の半導体単結晶層を形成することができる。
第１図（ａ）〜（ｃ）は本発明の第１の実施例方法に係
わるシリコン単結晶層の製造工程を示す断面図、第２図
は本発明の第２の実施例方法に用いた試料構造を示す断
面図、第３図は本発明の第３の実施例方法に用いた試料
構造を示す断面図、第４図は従来の問題点を説明するた
めの模式図である。 １１・・・単結晶シリコン基板、１２・・・５ｉ０２膜
（絶縁膜）、１３・・・多結晶シリコン膜（半導体薄膜
）、１４・・・多孔質シリコン酸化膜（保護膜）、１５
・・・電子ビーム、１６・・・多結晶シリコン膜、１７
・・・開口部。
わるシリコン単結晶層の製造工程を示す断面図、第２図
は本発明の第２の実施例方法に用いた試料構造を示す断
面図、第３図は本発明の第３の実施例方法に用いた試料
構造を示す断面図、第４図は従来の問題点を説明するた
めの模式図である。 １１・・・単結晶シリコン基板、１２・・・５ｉ０２膜
（絶縁膜）、１３・・・多結晶シリコン膜（半導体薄膜
）、１４・・・多孔質シリコン酸化膜（保護膜）、１５
・・・電子ビーム、１６・・・多結晶シリコン膜、１７
・・・開口部。
Claims (6)
- （１）半導体基板上に形成された絶縁膜上に半導体単結
晶層を製造する方法において、前記絶縁膜上に非晶質若
しくは多結晶の半導体薄膜を形成するをアニールして溶
融・再結晶化する工程とを含むことを特徴とする半導体
単結晶層の製造方法。 - （２）前記保護膜として、多孔質シリコン酸化膜を用い
たことを特徴とする特許請求の範囲第１項記載の半導体
単結晶層の製造方法。 - （３）前記保護膜として、酸素を含む多孔質シリコン膜
、多孔質アルミナ膜、多孔質ジルコニア膜、多孔質イッ
トリア膜、或いは多孔質ハフニウム酸化膜、またはこれ
らの混合物を用いたことを特徴とする特許請求の範囲第
１項記載の半導体単結晶層の製造方法。 - （４）前記半導体薄膜をアニールする前に、前記保護膜
の上に半導体層及び金属層の少なくとも一方を被着する
ことを特徴とする特許請求の範囲第１項、第２項又は第
３項記載の半導体単結晶層の製造方法。 - （５）前記保護膜の形成工程として、マイクロ波放電を
利用した気相反応を用いたことを特徴とする特許請求の
範囲第１項記載の半導体単結晶層の製造方法。 - （６）前記半導体薄膜をアニールする工程として、電子
ビーム或いはレーザービームを用いたことを特徴とする
特許請求の範囲第１項記載の半導体単結晶層の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61227187A JPS6384014A (ja) | 1986-09-27 | 1986-09-27 | 半導体単結晶層の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61227187A JPS6384014A (ja) | 1986-09-27 | 1986-09-27 | 半導体単結晶層の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6384014A true JPS6384014A (ja) | 1988-04-14 |
| JPH0517693B2 JPH0517693B2 (ja) | 1993-03-09 |
Family
ID=16856852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61227187A Granted JPS6384014A (ja) | 1986-09-27 | 1986-09-27 | 半導体単結晶層の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384014A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392012A (ja) * | 1986-10-01 | 1988-04-22 | コーニング グラス ワークス | 積層物品およびその製造方法 |
| US5123975A (en) * | 1989-03-28 | 1992-06-23 | Ricoh Company, Ltd. | Single crystal silicon substrate |
| US5405802A (en) * | 1992-01-31 | 1995-04-11 | Canon Kabushiki Kaisha | Process of fabricating a semiconductor substrate |
| AT513692A1 (de) * | 2012-12-10 | 2014-06-15 | Tgw Logistics Group Gmbh | Sortieranlage und Verfahren zum Sortieren von Objekten in einer Förderanlage |
-
1986
- 1986-09-27 JP JP61227187A patent/JPS6384014A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392012A (ja) * | 1986-10-01 | 1988-04-22 | コーニング グラス ワークス | 積層物品およびその製造方法 |
| US5123975A (en) * | 1989-03-28 | 1992-06-23 | Ricoh Company, Ltd. | Single crystal silicon substrate |
| US5405802A (en) * | 1992-01-31 | 1995-04-11 | Canon Kabushiki Kaisha | Process of fabricating a semiconductor substrate |
| US5679475A (en) * | 1992-01-31 | 1997-10-21 | Canon Kabushiki Kaisha | Semiconductor substrate and process for preparing the same |
| AT513692A1 (de) * | 2012-12-10 | 2014-06-15 | Tgw Logistics Group Gmbh | Sortieranlage und Verfahren zum Sortieren von Objekten in einer Förderanlage |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0517693B2 (ja) | 1993-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001466B1 (ko) | 반도체 재료 및 그 제작 방법 그리고 박막 트랜지스터 | |
| KR100437296B1 (ko) | 박막트랜지스터및그제조방법 | |
| US5219769A (en) | Method for forming Schottky diode | |
| JPH0542824B2 (ja) | ||
| KR101304286B1 (ko) | 다결정층 제조방법 | |
| JPH0517693B2 (ja) | ||
| JP2840081B2 (ja) | 半導体薄膜の製造方法 | |
| JPS61174621A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JPH023539B2 (ja) | ||
| JPH01149418A (ja) | 電子素子用基板及びその製造方法 | |
| JPH01149483A (ja) | 太陽電池 | |
| JPS6384013A (ja) | 半導体結晶層の製造方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JPH0334847B2 (ja) | ||
| Jang et al. | Metal induced crystallization of amorphous silicon | |
| JPS6163018A (ja) | Ｓｉ薄膜結晶層の製造方法 | |
| WO2025234213A1 (ja) | 電子デバイス用基板およびその製造方法、ショットキーバリアダイオード、電界効果トランジスタ、およびバイポーラトランジスタ | |
| JPS61284911A (ja) | 単結晶薄膜の形成方法 | |
| JPH04151820A (ja) | 半導体装置 | |
| JPH02103924A (ja) | 半導体装置の製造方法 | |
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPS5928326A (ja) | ３次元集積回路部材の製造方法 | |
| JPH01132114A (ja) | 単結晶薄膜の形成方法 | |
| JPS63224318A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |