JPS6386972A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPS6386972A JPS6386972A JP61232020A JP23202086A JPS6386972A JP S6386972 A JPS6386972 A JP S6386972A JP 61232020 A JP61232020 A JP 61232020A JP 23202086 A JP23202086 A JP 23202086A JP S6386972 A JPS6386972 A JP S6386972A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- image sensor
- position information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は簡単な構成で、撮像素子の出力を補正すること
のできる撮像装置に関する。
のできる撮像装置に関する。
従来ＲＯＭ内に撮像素子の結晶欠陥情報を一旦記憶させ
撮像時に撮像素子の走査位置とメモリの内容を比較し一
致した時点で画像信号のサンプルホールドを停止するこ
とにより欠陥を補正するものは知られていた。
撮像時に撮像素子の走査位置とメモリの内容を比較し一
致した時点で画像信号のサンプルホールドを停止するこ
とにより欠陥を補正するものは知られていた。
（発明が解決しようとする問題点）
しかし、このような従来技術においては別設のＲＯＭを
必要とし、しかも撮像素子が経年変化等で破損した場合
や欠陥位置が増大した場合には、このＲＯＭも取り換え
ないと欠陥補正ができないという問題があった。しかも
構成が複雑になる欠点があった。
必要とし、しかも撮像素子が経年変化等で破損した場合
や欠陥位置が増大した場合には、このＲＯＭも取り換え
ないと欠陥補正ができないという問題があった。しかも
構成が複雑になる欠点があった。
本発明はこのような従来の欠点を解消し得る撮像装置を
提供することを目的とする。
提供することを目的とする。
本発明の撮像装置は、不揮発性の書き込み可能なメモリ
を内蔵した、装置全体を制御する為のマイクロコンピュ
ータと、撮像素子の走査位置をカウントするカウンタと
、前記メモリの内容を一時記憶するレジスタと、該レジ
スタの出力と前記カウンタの値を比較し、一致した場合
に一致信号を出力するコンパレータと、該コンパレータ
の出力に応じて撮像素子の走査出力を補正する補正手段
と有する。
を内蔵した、装置全体を制御する為のマイクロコンピュ
ータと、撮像素子の走査位置をカウントするカウンタと
、前記メモリの内容を一時記憶するレジスタと、該レジ
スタの出力と前記カウンタの値を比較し、一致した場合
に一致信号を出力するコンパレータと、該コンパレータ
の出力に応じて撮像素子の走査出力を補正する補正手段
と有する。
（作用〕
本発明は撮像装置全体を制御する為のマイクロコンピュ
ータに若干の付加回路を設けるだけで撮像素子の欠陥補
正が可能となるものである。
ータに若干の付加回路を設けるだけで撮像素子の欠陥補
正が可能となるものである。
第１図は本発明の第１実施例を示す図で、１は撮像素子
２に光学像を結像する為のレンズ及び絞り、 ２はＣＣＤ等の撮像素子、 ３は撮像素子２からの離散的な出力を、連続的な波形に
変）奏する為のサンプルホールド回路、４はサンプルホ
ールド回路３の出力に同期信号を付加したり、光源色温
度による色補正をしたりする為の信号処理回路、 ５は撮像素子２を駆動する為の駆動回路、６は同期信号
、サンプルホールドパルス等の発生回路、 （以降ＳＳＧと略す。） ７はシステム制御回路でありこの実施例ではＣＰＵを用
いている。このようなＣＰｔＪとしては例えばモトロー
ラ社のＭＣ６８８Ｃ１１Ａ８等が適当である。
２に光学像を結像する為のレンズ及び絞り、 ２はＣＣＤ等の撮像素子、 ３は撮像素子２からの離散的な出力を、連続的な波形に
変）奏する為のサンプルホールド回路、４はサンプルホ
ールド回路３の出力に同期信号を付加したり、光源色温
度による色補正をしたりする為の信号処理回路、 ５は撮像素子２を駆動する為の駆動回路、６は同期信号
、サンプルホールドパルス等の発生回路、 （以降ＳＳＧと略す。） ７はシステム制御回路でありこの実施例ではＣＰＵを用
いている。このようなＣＰｔＪとしては例えばモトロー
ラ社のＭＣ６８８Ｃ１１Ａ８等が適当である。
８は光源色温度検出回路、
９は各種モード、操作入力回路、
１０はシステム制御部内の後書き可能な記憶回路（以下
ＥＥＦＲＯＭと略す）への書き込みを制御する書き込み
回路、Ｃ撮像装置外から接続する。
ＥＥＦＲＯＭと略す）への書き込みを制御する書き込み
回路、Ｃ撮像装置外から接続する。
１１はシステム制御回路７内の後書き可能記憶回路（Ｅ
ＥＰＲＯＭ）。
ＥＰＲＯＭ）。
１２は５ＳＧ６からサンプルホールド回路３に供給され
るサンプルホールドパルスによってカウントアツプされ
るカウンタ、 １３は水平同期信号によってカウントアツプされるカウ
ンタ、 １４ａ、１４ｂ、撮像素子２の欠陥位置情報を制御回路
７から受けとり、現在走査中の位置と比較する為のラッ
チ用のシフトレジスタで１４ａは垂直走査方向の欠陥位
置信号をラッチし、１４ｂは水平走査方向の欠陥位置信
号をラッチする。
るサンプルホールドパルスによってカウントアツプされ
るカウンタ、 １３は水平同期信号によってカウントアツプされるカウ
ンタ、 １４ａ、１４ｂ、撮像素子２の欠陥位置情報を制御回路
７から受けとり、現在走査中の位置と比較する為のラッ
チ用のシフトレジスタで１４ａは垂直走査方向の欠陥位
置信号をラッチし、１４ｂは水平走査方向の欠陥位置信
号をラッチする。
１５ａ、１５ｂは１４ａ、１４ｂの出力をカウンタ１２
、及び１３の出力と夫々比較する為のデジタルコンパレ
ータ、 １６は走査位置情報と、欠陥位置情報の一致により５Ｓ
Ｇ６からサンプルホールドパルスがサンプルホールド回
路３に供給されるのを禁止する為のゲート回路、 ＋ＩＴ、＋−ＡｔＥ乙−４＝本４！−カー４＝走査線方
向の欠陥位置情報とが一致し、かつ走査線に対して垂直
方向の走査位置情報と走査線に対して垂直方向の欠陥位
置情報が一致した時に一致信号を出力するゲート回路で
ある。
、及び１３の出力と夫々比較する為のデジタルコンパレ
ータ、 １６は走査位置情報と、欠陥位置情報の一致により５Ｓ
Ｇ６からサンプルホールドパルスがサンプルホールド回
路３に供給されるのを禁止する為のゲート回路、 ＋ＩＴ、＋−ＡｔＥ乙−４＝本４！−カー４＝走査線方
向の欠陥位置情報とが一致し、かつ走査線に対して垂直
方向の走査位置情報と走査線に対して垂直方向の欠陥位
置情報が一致した時に一致信号を出力するゲート回路で
ある。
尚１６′は５ＳＧ６、ゲート回路１６，１７、カウンタ
１２，１３、シフトレジスタ１４ａ。
１２，１３、シフトレジスタ１４ａ。
１４ｂ１コンパレータ１５ａ，１５ｂ等を内蔵したクロ
ックＩＣである。
ックＩＣである。
次に第１図示の第１実施例の動作の説明をする。
（１）欠陥補正の動作
制御回路７は５ＳＧ６からのブランク信号を監視しつつ
垂直ブランク期間の間にコンパレータを１５ａ，１５ｂ
をｄｉｓａｂｌｅ状態とすると共にシフトレジスタ１４
ａ．ｂに撮像素子２の最初の欠陥の位置情報を転送する
。垂直ブランク期間の終了に伴ない、コンパレータを１
５ａ．ｂをｅｎａｂｌｅにすることにより比較力作を開
始する。カウンタ１２，１３は夫々現在の水平．垂直走
査位置をカウントするようにサンブルホールトパルスと
水平同期パルスによってカウントアツプされる。現在の
走査位置を示すカウンタ１２，１３の内容と、欠陥位置
を示すシフトレジスタ１４ａ、１４ｂの内容とが一致す
ると、コンパレータ１５ａ、１５ｂの出力がハイレベル
となりゲート回路１７によってローレベルの一致信号が
出力される。
垂直ブランク期間の間にコンパレータを１５ａ，１５ｂ
をｄｉｓａｂｌｅ状態とすると共にシフトレジスタ１４
ａ．ｂに撮像素子２の最初の欠陥の位置情報を転送する
。垂直ブランク期間の終了に伴ない、コンパレータを１
５ａ．ｂをｅｎａｂｌｅにすることにより比較力作を開
始する。カウンタ１２，１３は夫々現在の水平．垂直走
査位置をカウントするようにサンブルホールトパルスと
水平同期パルスによってカウントアツプされる。現在の
走査位置を示すカウンタ１２，１３の内容と、欠陥位置
を示すシフトレジスタ１４ａ、１４ｂの内容とが一致す
ると、コンパレータ１５ａ、１５ｂの出力がハイレベル
となりゲート回路１７によってローレベルの一致信号が
出力される。
この一致信号によって、１６のゲートが閉じられ５ＳＧ
６からのサンプルホールドパルスはサンプルホールド回
路３に供給されなくなり、サンプルホールド回路３の出
力は、前回のサンプルホールドパルスの時点での値が引
き続き保持される。従って、この時、撮像素子の欠陥に
よりサンプルホールド回路に人力された白キズ、黒キズ
等の異常信号（第３図ａ）はサンプルホールド回路３か
ら出力されず１つ前の隣の画素のデータで置換される。
６からのサンプルホールドパルスはサンプルホールド回
路３に供給されなくなり、サンプルホールド回路３の出
力は、前回のサンプルホールドパルスの時点での値が引
き続き保持される。従って、この時、撮像素子の欠陥に
よりサンプルホールド回路に人力された白キズ、黒キズ
等の異常信号（第３図ａ）はサンプルホールド回路３か
ら出力されず１つ前の隣の画素のデータで置換される。
（第３図ｂ）この為画像情報の水平方向の隣接画素間の
類似性により、撮像素子２の欠陥は目立たなくなる。
類似性により、撮像素子２の欠陥は目立たなくなる。
さらに制御回路７は一致信号が出力された直後の水平ブ
ランク信号でコンパレータを再びｄｉｓａｂｌｅとし、
該水平ブランク期間中に撮像素子の次の欠陥位置情報を
シフトレジスタ１４ａ。
ランク信号でコンパレータを再びｄｉｓａｂｌｅとし、
該水平ブランク期間中に撮像素子の次の欠陥位置情報を
シフトレジスタ１４ａ。
１４ｂに転送して取り込む。又、該水平ブランク期間終
了とともにコンパレータ１５ａ、１５ｂをｅｎａｂｌｅ
にして撮像素子の次の欠陥部分の補正を行なう。
了とともにコンパレータ１５ａ、１５ｂをｅｎａｂｌｅ
にして撮像素子の次の欠陥部分の補正を行なう。
このように構成しているので次のような効果を有する。
先ずＲＯＭＩＩからの欠陥画素の位置信号とＳＳＧから
の走査位置信号とを直接ＣＰＵ内で比較するのではなく
、ＣＰＵ外のコンパレータで比較するようにしたので、
ビデオ信号の走査速度に対し、比較動作を充分追いつか
せることができる。
の走査位置信号とを直接ＣＰＵ内で比較するのではなく
、ＣＰＵ外のコンパレータで比較するようにしたので、
ビデオ信号の走査速度に対し、比較動作を充分追いつか
せることができる。
しかも、ＲＯＭＩＩからの信号と走査位置信号が一致し
た後の最初の水平ブランキング期間中にシフトレジスタ
１４ａ、１４ｂに、次の欠陥画素の位置情報を順次取り
込むようにしているのでコンパレータを１画素分設ける
だけで済み、構成が簡単である。
た後の最初の水平ブランキング期間中にシフトレジスタ
１４ａ、１４ｂに、次の欠陥画素の位置情報を順次取り
込むようにしているのでコンパレータを１画素分設ける
だけで済み、構成が簡単である。
しかも水平ブランク期間中にデータをＲＯＭから取り込
んでいるのでＲＯＭの読み出し、動作を水平走査期間中
に行なわなくて済み、制御回路７のシーケンス制御がし
易くなる。
んでいるのでＲＯＭの読み出し、動作を水平走査期間中
に行なわなくて済み、制御回路７のシーケンス制御がし
易くなる。
又、本実施例によればＥＥＦＲＯＭを内蔵したマイクロ
セッサーのチップにコンパレータやシフトレジスタやカ
ウンタを付加するだけで簡単に欠陥画素の信号補正がで
きるようになる。
セッサーのチップにコンパレータやシフトレジスタやカ
ウンタを付加するだけで簡単に欠陥画素の信号補正がで
きるようになる。
（２）撮像素子の欠陥位置の記録動作
撮像素子２に全面白色の像を写し、コンパレータ１５ａ
、１５ｂをｄｉｓａｂｌｅした状態で撮像装置全体を、
動作させると共に、同期信号及びサンプルホールドパル
スを外部カウンタ（図示せず）で計数し、Ｖｉｄｅｏ出
力がある一定値以下の輝度に相当する出力になった時点
でのカウンタ値を、外部記憶回路（図示せず）に記憶す
る。また同様に撮像素子２全体を遮光して、Ｖｉｄｅｏ
出力のレベルがある一定値以上の輝度に相当する出力に
なった時点でのカウンタ値（図示せず）をも前記外部記
憶回路（図示せず）に記憶する。この外部記憶回路の内
容が撮像素子２の欠陥位置情報に相当する。この欠陥位
置情報を、走査順に並べなおし、さらに水平走査方向の
欠陥画素位置情報を−１してからＥＥＰＲＯＭ書き込み
回路１０を用いて、制御回路７内部のＥＥＰＲＯＭＩ
１に記憶する。これで、欠陥補正の動作に必要な、欠陥
画素の位置情報が制御回路７内部のＥＥＰＲＯＭＩ １
に記憶されたことになる。
、１５ｂをｄｉｓａｂｌｅした状態で撮像装置全体を、
動作させると共に、同期信号及びサンプルホールドパル
スを外部カウンタ（図示せず）で計数し、Ｖｉｄｅｏ出
力がある一定値以下の輝度に相当する出力になった時点
でのカウンタ値を、外部記憶回路（図示せず）に記憶す
る。また同様に撮像素子２全体を遮光して、Ｖｉｄｅｏ
出力のレベルがある一定値以上の輝度に相当する出力に
なった時点でのカウンタ値（図示せず）をも前記外部記
憶回路（図示せず）に記憶する。この外部記憶回路の内
容が撮像素子２の欠陥位置情報に相当する。この欠陥位
置情報を、走査順に並べなおし、さらに水平走査方向の
欠陥画素位置情報を−１してからＥＥＰＲＯＭ書き込み
回路１０を用いて、制御回路７内部のＥＥＰＲＯＭＩ
１に記憶する。これで、欠陥補正の動作に必要な、欠陥
画素の位置情報が制御回路７内部のＥＥＰＲＯＭＩ １
に記憶されたことになる。
尚、ここで同期信号及びサンプルホールドパルスを計数
するカウンタを外部に設けたが、クロックＩＣ６’内の
カウンタ１２，１３の出力端子を制御回路７内のＥＥＰ
ＲＯＭＩ １に選択的に接続可能にすれば、外部カウン
タを不要にすることもできる。
するカウンタを外部に設けたが、クロックＩＣ６’内の
カウンタ１２，１３の出力端子を制御回路７内のＥＥＰ
ＲＯＭＩ １に選択的に接続可能にすれば、外部カウン
タを不要にすることもできる。
次に第２図は本発明の第２実施例の構成図である。
本実施例は欠陥のある水平走査ラインを直前の水平走査
ラインで買き換えるようにしたものであり、第１図と同
じ符番のものは同じ要素を示す。
ラインで買き換えるようにしたものであり、第１図と同
じ符番のものは同じ要素を示す。
１８はコンパレータ１５ａの一致出力（ハイレベル）が
出力された時にはｂ側に切換ゎるスイッチで通常はａ側
に接続されている。
出力された時にはｂ側に切換ゎるスイッチで通常はａ側
に接続されている。
又、１９はＩＨ（水平期間）の遅延手段である。
次に第２図示の第２実施例の動作の説明をする。
（３）欠陥補正動作
制御回路７は５ＳＧ６からのブランク信号を監視しつつ
、垂直ブランク期間は、コンパレータ１５ａをｄｉｓａ
ｂｌｅ状態にすると共に、シフトレジスタ１４ａに撮像
素子２の最初の欠陥のある水平走査線のアドレスを転送
する。
、垂直ブランク期間は、コンパレータ１５ａをｄｉｓａ
ｂｌｅ状態にすると共に、シフトレジスタ１４ａに撮像
素子２の最初の欠陥のある水平走査線のアドレスを転送
する。
垂直ブランク期間の終了に伴なってコンパレータ１５ａ
をｅｎａｂｌｅにする。カウンタ１３は現在走査してい
る水平走査線のアドレスを示す様に水平同期信号によっ
てカウントアツプされるので現在の垂直走査位置を示す
カウンタ１３の内容と撮像素子２の欠陥走査線位置を示
すシフトレジスタ１４ａの内容が一致すると、コンパレ
ータ１５ａによって、−政出力が出力される。
をｅｎａｂｌｅにする。カウンタ１３は現在走査してい
る水平走査線のアドレスを示す様に水平同期信号によっ
てカウントアツプされるので現在の垂直走査位置を示す
カウンタ１３の内容と撮像素子２の欠陥走査線位置を示
すシフトレジスタ１４ａの内容が一致すると、コンパレ
ータ１５ａによって、−政出力が出力される。
この一致信号によって、スイッチ１８がｂ側に切換えら
れ、欠陥のある走査線の画像信号の代りに１水平期間前
の水平走査線の画像信号を利用することになる。この実
施例でも第１の実施例と同様に隣接した走査線の画像信
号は類似していることがら撮像素子のキズは目立たなく
なる。
れ、欠陥のある走査線の画像信号の代りに１水平期間前
の水平走査線の画像信号を利用することになる。この実
施例でも第１の実施例と同様に隣接した走査線の画像信
号は類似していることがら撮像素子のキズは目立たなく
なる。
しかも本実施例は第１実施例に比較して、サンプルホー
ルドパルスのカウンタ１２、コンパレータ１５ｂ等（こ
れはかなり高速の回路である必要がある。）が省略でき
る利点がある。
ルドパルスのカウンタ１２、コンパレータ１５ｂ等（こ
れはかなり高速の回路である必要がある。）が省略でき
る利点がある。
一方ＩＨ遅延手段１９が必要になるが、これは他の用途
（例えば、不図示の再生系回路内のドロップアウトやく
し形フィルター用のＩＨ遅延手段）を兼用することがで
きる為負担にならない。
（例えば、不図示の再生系回路内のドロップアウトやく
し形フィルター用のＩＨ遅延手段）を兼用することがで
きる為負担にならない。
尚、コンパレータ１５ａから一致出力（ハイレベル）が
出るとその直後の水平同期信号に同期して水平ブランク
期間に次の欠陥水平ラインの位置情報がレジスタ１４ａ
に取り込まれると共に、この間コンパレータ１５ａはｄ
ｉｓａｂｌｅになる。
出るとその直後の水平同期信号に同期して水平ブランク
期間に次の欠陥水平ラインの位置情報がレジスタ１４ａ
に取り込まれると共に、この間コンパレータ１５ａはｄ
ｉｓａｂｌｅになる。
（４）撮像素子の欠陥位置の記録動作
第１図の実施例と同様に白のみあるいは黒のみの画像を
撮像素子に写した状態で欠陥の存在する走査線のアドレ
スをＶｉｄｅｏ出力レベルを監視することにより検出し
、そのアドレスを外部の記憶回路（図示せず）に−時記
憶し整頌した後、全アドレスデータを−１してから（欠
陥のある走査線の１つ前の信号を利用する為）ＥＥＦＲ
ＯＭ用の書き込み回路１ｏを用いて制御回路７内部のＥ
ＥＰＲＯＭＩ １に記憶させる。
撮像素子に写した状態で欠陥の存在する走査線のアドレ
スをＶｉｄｅｏ出力レベルを監視することにより検出し
、そのアドレスを外部の記憶回路（図示せず）に−時記
憶し整頌した後、全アドレスデータを−１してから（欠
陥のある走査線の１つ前の信号を利用する為）ＥＥＦＲ
ＯＭ用の書き込み回路１ｏを用いて制御回路７内部のＥ
ＥＰＲＯＭＩ １に記憶させる。
また本実施例では欠陥位置を記憶するメモリとしてＥＥ
ＦＲＯＭを使っているので撮像装置組立後に書きこむこ
とができ、又、不揮発性であるからここで記した様な、
撮像素子の欠陥位置情報以外に、測光系の誤差データ、
露出制御の為のパラメータ、信号処理の為のパラメータ
等の情報をも記憶することができる。
ＦＲＯＭを使っているので撮像装置組立後に書きこむこ
とができ、又、不揮発性であるからここで記した様な、
撮像素子の欠陥位置情報以外に、測光系の誤差データ、
露出制御の為のパラメータ、信号処理の為のパラメータ
等の情報をも記憶することができる。
また撮像素子の欠陥位置情報を書き込む時期は通常、撮
像システムの組立工程中が考えられるが、それにとどま
らず、撮像素子の交換時等修理時にも書きこむことがで
きるのはもちろんである。
像システムの組立工程中が考えられるが、それにとどま
らず、撮像素子の交換時等修理時にも書きこむことがで
きるのはもちろんである。
また、欠陥の検出方法として全面白あるいは全固態の像
を写して、Ｖｉ ｄｅｏ出力によって検出する方法を述
べたが、それ以外にも、プロセス処理を介さない撮像素
子の出力を直接検出する方法や、モニタディスプレイに
像を表示して、目視で検串する方法を採用しても良いこ
とももちろんである。
を写して、Ｖｉ ｄｅｏ出力によって検出する方法を述
べたが、それ以外にも、プロセス処理を介さない撮像素
子の出力を直接検出する方法や、モニタディスプレイに
像を表示して、目視で検串する方法を採用しても良いこ
とももちろんである。
次に第４図は第１実施例と第２実施例を１つの撮像装置
の中で組み合わせて実施して、２画素以上水平走査線内
に撮像素子の欠陥が存在する場合には第２実施の方法に
よりＩＨ前の画像信号を、１画素分しか水平走査線内に
撮像素子の欠陥が存在しない時には第１実施例の方法に
より１サンプリング周期前の画像信号を用いるようにし
た第３実施例で撮像素子の欠陥を自然に補正することが
できる。尚、本実施例ではＥＥＦＲＯＭに欠陥位置を記
憶させる際に、１水平ラインに２画素以上欠陥があるも
のについてはその水平ラインの１つ前のラインの位置デ
ータを記憶すると共に、水平ライン内の位置データとし
て例えばｒｌｏｏｏｏｏｏｏＪのようにＭＳＢが「１」
のデータを記憶しておく一方、１水平ラインに１つしか
欠陥がないときはこのＭＳＢを「０」にしておく。尚、
サンプルホー・ルドパルスをＩＨ期間カウントしてもこ
のＭＳＢは変化しないように設定しておく。第４図示実
施例では、このＭＳＢをレジスタ１４ｂの出力から検出
し、スイッチ２０をＭＳＢが「１」のとき閉じ、「０」
のとき開くようにしておく。
の中で組み合わせて実施して、２画素以上水平走査線内
に撮像素子の欠陥が存在する場合には第２実施の方法に
よりＩＨ前の画像信号を、１画素分しか水平走査線内に
撮像素子の欠陥が存在しない時には第１実施例の方法に
より１サンプリング周期前の画像信号を用いるようにし
た第３実施例で撮像素子の欠陥を自然に補正することが
できる。尚、本実施例ではＥＥＦＲＯＭに欠陥位置を記
憶させる際に、１水平ラインに２画素以上欠陥があるも
のについてはその水平ラインの１つ前のラインの位置デ
ータを記憶すると共に、水平ライン内の位置データとし
て例えばｒｌｏｏｏｏｏｏｏＪのようにＭＳＢが「１」
のデータを記憶しておく一方、１水平ラインに１つしか
欠陥がないときはこのＭＳＢを「０」にしておく。尚、
サンプルホー・ルドパルスをＩＨ期間カウントしてもこ
のＭＳＢは変化しないように設定しておく。第４図示実
施例では、このＭＳＢをレジスタ１４ｂの出力から検出
し、スイッチ２０をＭＳＢが「１」のとき閉じ、「０」
のとき開くようにしておく。
又、スイッチ２０はコンパレータ１５ａとスイッチ１８
の間に設けである。
の間に設けである。
従って１水平ライン内に欠陥が複数あるときは１Ｈ期間
前の水平ラインで置換され、かつこのときは前記ＭＳＢ
の反転信号がゲート回路１７に人力されているので、ゲ
ート回路１７の出力は常にハイレベルとなっているので
サンプルホールド回路へ供給されるサンプルホールドパ
ルスは遮断されない。
前の水平ラインで置換され、かつこのときは前記ＭＳＢ
の反転信号がゲート回路１７に人力されているので、ゲ
ート回路１７の出力は常にハイレベルとなっているので
サンプルホールド回路へ供給されるサンプルホールドパ
ルスは遮断されない。
尚、実施例ではレジスタ１４ａ、１４ｂが１つの欠陥位
置の分しかないが、これを複数組設けても良く、その場
合撮像装置の電源が投入された直後に一度にシフトレジ
スタ全体に欠陥情報を転送すれば、以降、制御回路７は
欠陥補正に関与しなくてすむ為、制御回路７のＣＰＵの
動作速度に関する制限をなくすこともできる。
置の分しかないが、これを複数組設けても良く、その場
合撮像装置の電源が投入された直後に一度にシフトレジ
スタ全体に欠陥情報を転送すれば、以降、制御回路７は
欠陥補正に関与しなくてすむ為、制御回路７のＣＰＵの
動作速度に関する制限をなくすこともできる。
（効果）
本発明によれば不揮発性の書き込み可能なメモリを内蔵
するマイクロプロセッサを使った撮像装置に若干コンパ
レータ、シフトレジスタ。
するマイクロプロセッサを使った撮像装置に若干コンパ
レータ、シフトレジスタ。
カウンタ等を追加するだけで簡単に欠陥画素の信号補正
ができる。
ができる。
第１図は本発明の第１実施例図、
第２図は本発明の第２実施例図、
第３図は第１実施例の欠陥補正の状態を示す図、
第４図は本発明の第３実施例図である。
Claims (3)
- （１）不揮発性の書き込み可能なメモリを内蔵した、装
置全体を制御する為のマイクロコンピュータと、 撮像素子の走査位置をカウントするカウンタと、 前記メモリの内容を一時記憶するレジスタと、該レジス
タの出力と前記カウンタの値を比較し、一致した場合に
一致信号を出力するコンパレータと、該コンパレータの
出力に応じて撮像素子の走査出力を補正する補正手段を
有する撮像装置。 - （２）前記レジスタは前記コンパレータの一致信号の得
られた後の撮像素子の最初の水平走査の終了に伴って前
記メモリの内容の一部を記憶することを特徴とする特許
請求の範囲第（１）項記載の撮像装置。 - （３）前記メモリに撮像素子の欠陥情報を記憶したこと
を特徴とする特許請求の範囲第（１）項記載の撮像装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232020A JPH084326B2 (ja) | 1986-09-30 | 1986-09-30 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232020A JPH084326B2 (ja) | 1986-09-30 | 1986-09-30 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6386972A true JPS6386972A (ja) | 1988-04-18 |
| JPH084326B2 JPH084326B2 (ja) | 1996-01-17 |
Family
ID=16932700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61232020A Expired - Lifetime JPH084326B2 (ja) | 1986-09-30 | 1986-09-30 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084326B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02235480A (ja) * | 1989-03-08 | 1990-09-18 | Sony Corp | 固体撮像装置の欠陥アドレス書き込み方法 |
| JP2010220254A (ja) * | 2003-02-24 | 2010-09-30 | Crosstek Capital Llc | 不良画素補償機能付きイメージセンサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193579A (ja) * | 1985-02-22 | 1986-08-28 | Matsushita Electronics Corp | 固体撮像装置の画素位置認識方法 |
-
1986
- 1986-09-30 JP JP61232020A patent/JPH084326B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61193579A (ja) * | 1985-02-22 | 1986-08-28 | Matsushita Electronics Corp | 固体撮像装置の画素位置認識方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02235480A (ja) * | 1989-03-08 | 1990-09-18 | Sony Corp | 固体撮像装置の欠陥アドレス書き込み方法 |
| JP2010220254A (ja) * | 2003-02-24 | 2010-09-30 | Crosstek Capital Llc | 不良画素補償機能付きイメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH084326B2 (ja) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420644A (en) | Color smear correcting apparatus | |
| US6307393B1 (en) | Device for detecting defects in solid-state image sensor | |
| US7286171B2 (en) | Apparatus and method for concealing defective pixels in image sensors having test mode | |
| US20070058056A1 (en) | Method and apparatus for real time identification and correction of pixel defects for image sensor arrays | |
| US4893185A (en) | Image sensing apparatus | |
| US6059722A (en) | Light source device for endoscope which is capable of light setting shading period | |
| JPS6386972A (ja) | 撮像装置 | |
| JP3864021B2 (ja) | ビデオカメラ | |
| JP3153949B2 (ja) | 固体撮像素子の欠陥画素の自動検出装置、固体撮像素子の欠陥画素の自動検出方法及び自動欠陥補正装置並びにカメラ | |
| US20040169737A1 (en) | Image sensing apparatus, image sensing method, recording medium, and program | |
| JP3146762B2 (ja) | 固体撮像素子の欠陥検出装置及びこれを用いたカメラ | |
| JP4390940B2 (ja) | 欠陥画素検出装置 | |
| JP4046244B2 (ja) | 電子スチルカメラ | |
| JPH04115785A (ja) | 輝点検出装置 | |
| JP3951354B2 (ja) | 固体撮像素子の欠陥検出補正回路 | |
| JP3374418B2 (ja) | Ｃｃｄカメラの欠陥補正装置 | |
| JP3127662B2 (ja) | 固体撮像素子の欠陥検出装置及びこれを用いた欠陥補正装置並びにカメラ | |
| JP3539378B2 (ja) | メモリの制御方法及びカメラの制御方法 | |
| JP2002176653A (ja) | 画素欠陥検出方法及び電子カメラ | |
| JP2002281389A (ja) | 撮像装置 | |
| JP3531601B2 (ja) | メモリの制御方法 | |
| JPH09205586A (ja) | Ｃｃｄ固体撮像素子の欠陥画素検出補正システム | |
| JPH07143408A (ja) | ビデオカメラ用画素欠陥補正装置 | |
| JP2000115815A (ja) | 欠陥検出方法および撮像装置 | |
| JPS62203478A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |