JPS6387836A - Ｆｍ多重放送受信機におけるデ−タ復調回路 - Google Patents
Ｆｍ多重放送受信機におけるデ−タ復調回路Info
- Publication number
- JPS6387836A JPS6387836A JP61232660A JP23266086A JPS6387836A JP S6387836 A JPS6387836 A JP S6387836A JP 61232660 A JP61232660 A JP 61232660A JP 23266086 A JP23266086 A JP 23266086A JP S6387836 A JPS6387836 A JP S6387836A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lock
- pll circuit
- lock detection
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、データ復調回路に関し、特に番組内容の種別
を示すデータ信号及びこのデータ信号により振幅変調さ
れた副搬送波からなるラジオデータ信号を含むＦＭ放送
波を受信可能なＦＭ多重放送受信機におけるデータ復調
回路に関する。
を示すデータ信号及びこのデータ信号により振幅変調さ
れた副搬送波からなるラジオデータ信号を含むＦＭ放送
波を受信可能なＦＭ多重放送受信機におけるデータ復調
回路に関する。
背景技術
一般の放送局のプログラム放送時にその番組内容の種別
を示す情報をデータとして多重変調にて送信し、受信側
にて復調したデータに基づいて所望の番組内容を選択で
きるようにしてラジオ聴取者に対してそのサービスを享
受できるようにしたラジオデータシステム（ＲＤＳ）が
ある。
を示す情報をデータとして多重変調にて送信し、受信側
にて復調したデータに基づいて所望の番組内容を選択で
きるようにしてラジオ聴取者に対してそのサービスを享
受できるようにしたラジオデータシステム（ＲＤＳ）が
ある。
このラジオデータシステムにおいては、ＦＭ変調波の周
波数帯域外で１９ＫＨｚステレオパイロツト信号の３次
高調波の５７ＫＨ２を副搬送波とし、この５７ＫＨｚ副
搬送波をフィルタリングされかつバイフェーズ（Ｂ １
ｐｈａｓｅ）コード化された番組内容を示すデータ信号
により振幅変調してラジオデータ信号とし、この振幅変
調された副搬送波を主搬送波に周波数変調して放送する
ようになっている。
波数帯域外で１９ＫＨｚステレオパイロツト信号の３次
高調波の５７ＫＨ２を副搬送波とし、この５７ＫＨｚ副
搬送波をフィルタリングされかつバイフェーズ（Ｂ １
ｐｈａｓｅ）コード化された番組内容を示すデータ信号
により振幅変調してラジオデータ信号とし、この振幅変
調された副搬送波を主搬送波に周波数変調して放送する
ようになっている。
このラジオデータ信号を含むＦＭ多重放送波を受信可能
なＦＭ多重放送受信機においては、ＦＭ検波出力から抽
出されたラジオデータ信号を第１のＰＬＬ回路で復調し
、更にこの復調出力に基づいてデータ復調用のクロック
を第２のＰＬＬ回路で生成し、パイフェーズコード化さ
れたデータ信号を該クロックに同期してデコードする構
成となっている。この第１及び第２のＰＬＬ回路を含む
同期回路の従来例を第４図に示す。
なＦＭ多重放送受信機においては、ＦＭ検波出力から抽
出されたラジオデータ信号を第１のＰＬＬ回路で復調し
、更にこの復調出力に基づいてデータ復調用のクロック
を第２のＰＬＬ回路で生成し、パイフェーズコード化さ
れたデータ信号を該クロックに同期してデコードする構
成となっている。この第１及び第２のＰＬＬ回路を含む
同期回路の従来例を第４図に示す。
第４図において、ラジオデータ信号は第１及び第２の乗
算器１．２においてＶＣＯ（電圧制御発振器）３の出力
信号及びこのｖＣＯ出力が位相シフト回路４を経てπ／
２だけ位相が遅れた信号と別々に乗算され、各乗算出力
はそれぞれＬＰＦ（ローパスフィルタ）５．６を通って
第３の乗算器７で乗算される。この第３の乗算器７の出
力信号である誤差信号はループ・フィルタ８で高調波成
分がカットされ、ＶＣＯ３の制御電圧となる。
算器１．２においてＶＣＯ（電圧制御発振器）３の出力
信号及びこのｖＣＯ出力が位相シフト回路４を経てπ／
２だけ位相が遅れた信号と別々に乗算され、各乗算出力
はそれぞれＬＰＦ（ローパスフィルタ）５．６を通って
第３の乗算器７で乗算される。この第３の乗算器７の出
力信号である誤差信号はループ・フィルタ８で高調波成
分がカットされ、ＶＣＯ３の制御電圧となる。
復調データとしてはＬＰＦ５を経たＳｌの乗算器１の出
力が導出される。以上により、コスタスループ方式の第
１のＰＬＬ回路１６が構成されている。
力が導出される。以上により、コスタスループ方式の第
１のＰＬＬ回路１６が構成されている。
ここで、ラジオデータ信号は両側帯波搬送波抑圧信号で
あり、データをＡ１搬送波をωとすれば、その信号レベ
ルＶはＶ−Ａｃｏｓωｔで表わされ、ＶＣＯ３の出力の
位相がφだけずれているものとし、第１の乗算器１の出
力をＶｌ＋第２の乗算器２の出力をＶ２とすれば、 Ｖ＋ −ＡＣＯＳ（ＪＪ ｔ Ｘｃｏｓ（ωｔ＋φ）−
（Ａ／２）ｃｏｓφ＋（Ａ／２）ｃｏｓ（２ωｔ＋φ）
・・・・・・（１） Ｖ２−Ａｃｏｓωｔ Ｘ５ｉｎ（ωｔ＋φ）＝ （Ａ／
２）ｓｉｎφ＋（Ａ／２）ｓｉｎ（２ωｔ＋φ）・・・
・・・（２） となる。上記（１）、 （２）式のそれぞれ第２項は
ＬＰＦ５．６で除去され、第１項が第３の乗算器７で乗
算される。第３の乗算器７の出力をＶ３とすれば、 ｖ３− （Ａ／２）ｃｏｓφＸ （Ａ／２）ｓｉｎφ−
（Ａ”／８）ｓｌｎ２φ・・・・・・ （３） となる。これをループ・フィルタ８を通過せしめること
によってＶＣＯ３の制御電圧を生成している。また、（
１）式の第１項で位相差φが零になれば、ＬＰＦ５の出
力はＡ／２となり、この出力を復調データとして導出で
きることになる。
あり、データをＡ１搬送波をωとすれば、その信号レベ
ルＶはＶ−Ａｃｏｓωｔで表わされ、ＶＣＯ３の出力の
位相がφだけずれているものとし、第１の乗算器１の出
力をＶｌ＋第２の乗算器２の出力をＶ２とすれば、 Ｖ＋ −ＡＣＯＳ（ＪＪ ｔ Ｘｃｏｓ（ωｔ＋φ）−
（Ａ／２）ｃｏｓφ＋（Ａ／２）ｃｏｓ（２ωｔ＋φ）
・・・・・・（１） Ｖ２−Ａｃｏｓωｔ Ｘ５ｉｎ（ωｔ＋φ）＝ （Ａ／
２）ｓｉｎφ＋（Ａ／２）ｓｉｎ（２ωｔ＋φ）・・・
・・・（２） となる。上記（１）、 （２）式のそれぞれ第２項は
ＬＰＦ５．６で除去され、第１項が第３の乗算器７で乗
算される。第３の乗算器７の出力をＶ３とすれば、 ｖ３− （Ａ／２）ｃｏｓφＸ （Ａ／２）ｓｉｎφ−
（Ａ”／８）ｓｌｎ２φ・・・・・・ （３） となる。これをループ・フィルタ８を通過せしめること
によってＶＣＯ３の制御電圧を生成している。また、（
１）式の第１項で位相差φが零になれば、ＬＰＦ５の出
力はＡ／２となり、この出力を復調データとして導出で
きることになる。
第１のＰＬＬ回路１６のロック状態を検出するロック検
出回路９が設けられている。このロック検出回路９にお
いては、第１のＰＬＬ回路１６のＶＣＯ３の出力が移相
器９０．９１で＋π／４゜−π／４だけそれぞれ位相シ
フトされた後乗算器９２．９３でラジオデータ信号と別
々に乗算され、各乗算出力はそれぞれＬＰＦ９４．９５
を通って乗算器９６で乗算される。乗算器９６の出力は
ＬＰＦ９７を経て第１のＰＬＬ回路１６のループ・フィ
ルタ８に供給される。
出回路９が設けられている。このロック検出回路９にお
いては、第１のＰＬＬ回路１６のＶＣＯ３の出力が移相
器９０．９１で＋π／４゜−π／４だけそれぞれ位相シ
フトされた後乗算器９２．９３でラジオデータ信号と別
々に乗算され、各乗算出力はそれぞれＬＰＦ９４．９５
を通って乗算器９６で乗算される。乗算器９６の出力は
ＬＰＦ９７を経て第１のＰＬＬ回路１６のループ・フィ
ルタ８に供給される。
このロック検出回路９における乗算器９２，９３、ＬＰ
Ｆ９４．９５、乗算器９６及びＬＰＦ９７の動作は、基
本的に、第１のＬＬ回路１６における乗算器１，２、Ｌ
ＰＦ５．６、乗算器７及びＬＰＦ８と同じであり、乗算
器９２．９３に入力されるＶＣＯ出力が移相器９０．９
１により＋π／４．−π／４だけ位相シフトされている
ため、乗算器９６の出力として（Ａ２／８）ｃｏｓ２φ
が得られ、φが零のときＡ／２となり、これはデータの
Ａが２乗されているのでＬＰＦ９７で直流化される。従
って、この直流成分の有無によって第１のＰＬＬ回路１
６のロックを検出できることになる。そして、このＬＰ
Ｆ９７の出力で第１のＰＬＬ回路１６のループ・フィル
タ８の定数を変化させ、ロック状態のときカットオフを
低くしてロックレンジを狭くしている。
Ｆ９４．９５、乗算器９６及びＬＰＦ９７の動作は、基
本的に、第１のＬＬ回路１６における乗算器１，２、Ｌ
ＰＦ５．６、乗算器７及びＬＰＦ８と同じであり、乗算
器９２．９３に入力されるＶＣＯ出力が移相器９０．９
１により＋π／４．−π／４だけ位相シフトされている
ため、乗算器９６の出力として（Ａ２／８）ｃｏｓ２φ
が得られ、φが零のときＡ／２となり、これはデータの
Ａが２乗されているのでＬＰＦ９７で直流化される。従
って、この直流成分の有無によって第１のＰＬＬ回路１
６のロックを検出できることになる。そして、このＬＰ
Ｆ９７の出力で第１のＰＬＬ回路１６のループ・フィル
タ８の定数を変化させ、ロック状態のときカットオフを
低くしてロックレンジを狭くしている。
第１のＰＬＬ回路１６の復調出力はディジタルＰＬＬ回
路からなる第２のＰＬＬ回路１７に供給され、この第２
のＰＬＬ回路１７ではデータ復調用のクロックが生成さ
れる。第２のＰＬＬ回路１７のロック状態がロック検出
回路２０により検出されると、その検出出力１こよって
ゲート回路１９が開けられクロックが送出されることに
なる。
路からなる第２のＰＬＬ回路１７に供給され、この第２
のＰＬＬ回路１７ではデータ復調用のクロックが生成さ
れる。第２のＰＬＬ回路１７のロック状態がロック検出
回路２０により検出されると、その検出出力１こよって
ゲート回路１９が開けられクロックが送出されることに
なる。
以上説明した従来回路では、第１のＰＬＬ回路１６のロ
ック状態を検出してループ・フィルタ８の定数を変化さ
せるためのロック検出回路９が複雑な回路構成となって
いるので、コスト高となる欠点があった。また、第１及
び第２のＰＬＬ回路１６．１７のロック検出用として２
個のロック検出回路９．２０が設けられかつこれらが互
いに独立しているため、それぞれのロック検出に時間的
ずれが生じてしまい、安定したクロックを生成す゛るの
に時間がかかるという欠点もあった。
ック状態を検出してループ・フィルタ８の定数を変化さ
せるためのロック検出回路９が複雑な回路構成となって
いるので、コスト高となる欠点があった。また、第１及
び第２のＰＬＬ回路１６．１７のロック検出用として２
個のロック検出回路９．２０が設けられかつこれらが互
いに独立しているため、それぞれのロック検出に時間的
ずれが生じてしまい、安定したクロックを生成す゛るの
に時間がかかるという欠点もあった。
発明の概要
本発明す、上記のような従来のものの欠点を除去すべく
なされたもので、簡単な回路構成にてデータ復調用のク
ロックを最適条件下で生成してデータを正確に復調し得
るＦＭ多重放送受信機におけるデータ復調回路を提供す
ることを目的とする。
なされたもので、簡単な回路構成にてデータ復調用のク
ロックを最適条件下で生成してデータを正確に復調し得
るＦＭ多重放送受信機におけるデータ復調回路を提供す
ることを目的とする。
本発明によるＦＭ多重放送受ｌ；機におけるデータ復調
回路は、データ復調用クロックを生成する第２のＰＬＬ
回路のロックを検出するロック検出回路を、ラジオデー
タ信号を復調する第１のＰＬＬ回路のロック検出に兼用
し、該ロック検出回路の検出出力によって第１のＰＬＬ
回路のロックレンジを狭くすべく制御する構成となって
いる。
回路は、データ復調用クロックを生成する第２のＰＬＬ
回路のロックを検出するロック検出回路を、ラジオデー
タ信号を復調する第１のＰＬＬ回路のロック検出に兼用
し、該ロック検出回路の検出出力によって第１のＰＬＬ
回路のロックレンジを狭くすべく制御する構成となって
いる。
実施例
以下、本発明の実施例を図に基づいて詳細に説明する。
第１図は、ＦＭ多重放送受信機の基本的な構成の概略を
示すブロック図である。図において、アンテナ１０で受
信されたＦＭ多重放送波はフロントエンド１１で希望の
局が選択され、中間周波数（１０，７ＭＨｚ ）に変換
された後、！Ｆアンプ１２を介してＦＭ検波器１３に供
給される。ＦＭ検波器１３の検波出力はＭＰＸ（マルチ
ブレクス）復調回路１４に供給され、ステレオ放送の場
合にはＬ（左）、Ｒ（右）チャンネルのオーディオ信号
に分離される。
示すブロック図である。図において、アンテナ１０で受
信されたＦＭ多重放送波はフロントエンド１１で希望の
局が選択され、中間周波数（１０，７ＭＨｚ ）に変換
された後、！Ｆアンプ１２を介してＦＭ検波器１３に供
給される。ＦＭ検波器１３の検波出力はＭＰＸ（マルチ
ブレクス）復調回路１４に供給され、ステレオ放送の場
合にはＬ（左）、Ｒ（右）チャンネルのオーディオ信号
に分離される。
また、ＦＭ検波器１３の検波出力がフィルタ１５を通過
することにより、バイフェーズコード化されたデータ信
号によって振幅変調された５７Ｋ）１２の副搬送波、即
ちラジオデータ信号が抽出されＰＬＬ回路１６で復調さ
れる。この復調出力はディジタル（Ｄ）ＰＬＬ回路１７
及びデコーダ１８に供給される。ＤＰＬＬ回路１７では
、ＰＬＬ回路１６の復調出力に基づいてデータ復調用の
クロックの生成が行なわれる。生成されたクロックはゲ
ート回路１９に供給される。ロック検出回路２０はＤＰ
ＬＬ回路１７がロックしたことを検出してロック検出信
号を発生し、ゲート回路１つに供給して当該回路１９を
開（オーブン）状態とすべく制御する。デコーダ１８で
は、ＰＬＬ回路１６の復調出力であるバイフェーズコー
ド化されたデータ信号がＤＰＬＬ回路１７で生成された
クロックに同期してデコードされ、ラジオ放送の番組内
容の種別を示すデータとして出力される。
することにより、バイフェーズコード化されたデータ信
号によって振幅変調された５７Ｋ）１２の副搬送波、即
ちラジオデータ信号が抽出されＰＬＬ回路１６で復調さ
れる。この復調出力はディジタル（Ｄ）ＰＬＬ回路１７
及びデコーダ１８に供給される。ＤＰＬＬ回路１７では
、ＰＬＬ回路１６の復調出力に基づいてデータ復調用の
クロックの生成が行なわれる。生成されたクロックはゲ
ート回路１９に供給される。ロック検出回路２０はＤＰ
ＬＬ回路１７がロックしたことを検出してロック検出信
号を発生し、ゲート回路１つに供給して当該回路１９を
開（オーブン）状態とすべく制御する。デコーダ１８で
は、ＰＬＬ回路１６の復調出力であるバイフェーズコー
ド化されたデータ信号がＤＰＬＬ回路１７で生成された
クロックに同期してデコードされ、ラジオ放送の番組内
容の種別を示すデータとして出力される。
第２図は、本発明の一実施例を示すブロック図であり、
図中第４図と同等部分は同一符号により示されている。
図中第４図と同等部分は同一符号により示されている。
本実施例においては、第１のＰＬＬ回路１６のロック状
態を検出するロック検出回路（第４図における回路９）
が省略され、第２のＰＬＬ回路であるＤＰＬＬ回路１７
のロック状態を検出するロック検出回路２０のロック検
出信号によって第１のＰＬＬ回路のループ・フィルタ８
の定数を変化させ、カットオフを低くすることによって
ＰＬＬ回路１６のロックレンジを狭くすべく制御する構
成となっている。このように、ＰＬＬ回路１６のロック
レンジを狭くするのは、ラジオデータ信号の５７ＫＨｚ
の副搬送波にＰＬＬ回路１６がロックした場合、外部の
影響で５７ＫＨ２の同期が外れにくくするためである。
態を検出するロック検出回路（第４図における回路９）
が省略され、第２のＰＬＬ回路であるＤＰＬＬ回路１７
のロック状態を検出するロック検出回路２０のロック検
出信号によって第１のＰＬＬ回路のループ・フィルタ８
の定数を変化させ、カットオフを低くすることによって
ＰＬＬ回路１６のロックレンジを狭くすべく制御する構
成となっている。このように、ＰＬＬ回路１６のロック
レンジを狭くするのは、ラジオデータ信号の５７ＫＨｚ
の副搬送波にＰＬＬ回路１６がロックした場合、外部の
影響で５７ＫＨ２の同期が外れにくくするためである。
第３図に、ループ拳フィルタ８の構成の一例が示されて
おり、当該フィルタ８は、入出力端間に直列接続された
抵抗Ｒ１＋ Ｒ２、出力端と接地間に接続されたコンデ
ンサＣ及び抵抗Ｒ１に並列接続されたトランジスタＱに
より構成されている。
おり、当該フィルタ８は、入出力端間に直列接続された
抵抗Ｒ１＋ Ｒ２、出力端と接地間に接続されたコンデ
ンサＣ及び抵抗Ｒ１に並列接続されたトランジスタＱに
より構成されている。
ＤＰＬＬ回路１７がロックしていないとき、口・ツク検
出回路２０の出力は高レベルにあり、これによりトラン
ジスタＱがオン状態となるので、カットオフ周波数がｆ
ｃ＋−１／２πＲ２・Ｃのラグ・フィルタが構成される
。一方、ＤＰＬＬ回路１７がロック状態に入ると、ロッ
ク検出回路２０ｔ＜これを検出して低レベルのロック検
出信号を発生し、これによりトランジスタＱがオフ状態
となるので、ｆｃ ｚ ＝１／２π（Ｒ１＋Ｒ１）
・Ｃのラグ・フィルタ構成となる。これにより、ＰＬＬ
回路１６のロックレンジが狭くなる方向に変化する。
出回路２０の出力は高レベルにあり、これによりトラン
ジスタＱがオン状態となるので、カットオフ周波数がｆ
ｃ＋−１／２πＲ２・Ｃのラグ・フィルタが構成される
。一方、ＤＰＬＬ回路１７がロック状態に入ると、ロッ
ク検出回路２０ｔ＜これを検出して低レベルのロック検
出信号を発生し、これによりトランジスタＱがオフ状態
となるので、ｆｃ ｚ ＝１／２π（Ｒ１＋Ｒ１）
・Ｃのラグ・フィルタ構成となる。これにより、ＰＬＬ
回路１６のロックレンジが狭くなる方向に変化する。
以上の動作により、ロック検出回路２０のロック検出信
号によりゲート回路１９のゲートが開いてクロックが送
出されたとき、必ずＰＬＬ回路１６のロックレンジを狭
くすることができるので、外部の影響を受けることなく
安定したクロックを常時送出できることになる。
号によりゲート回路１９のゲートが開いてクロックが送
出されたとき、必ずＰＬＬ回路１６のロックレンジを狭
くすることができるので、外部の影響を受けることなく
安定したクロックを常時送出できることになる。
なお、上記実施例では、ＰＬＬ回路１６のロックレンジ
を変化させるのに、ループ・フィルタ８の定数を制御す
るようにしたが、ＰＬＬ系のループゲインを制御するこ
とによってもロックレンジを変化させることができる。
を変化させるのに、ループ・フィルタ８の定数を制御す
るようにしたが、ＰＬＬ系のループゲインを制御するこ
とによってもロックレンジを変化させることができる。
また、ループ・フィルタ８の構成の一例としてラグ・フ
ィルタを示したが、これに限定されるものではなく、他
のラグ・リードフィルタ等でも同様に制御することがで
きる。
ィルタを示したが、これに限定されるものではなく、他
のラグ・リードフィルタ等でも同様に制御することがで
きる。
発明の詳細
な説明したように、本発明によれば、データ復調用クロ
ックを生成する第２のＰＬＬ回路のロックを検出するロ
ック検出回路を、ラジオデータ信号を復調する第１のＰ
ＬＬ回路のロック検出に兼用し、該ロック検出回路の検
出出力によって第１のＰＬＬ回路のロックレンジを狭く
すべく制御する構成とし、従来２個用いられていたロッ
ク検出回路を１個で済ませるようにしたので、回路構成
の簡略化に伴い低コスト化が図れると共に、データ復調
用のクロックを常に安定して生成できるため、ラジオ番
組の内容を示すデータを正確に復調することができる。
ックを生成する第２のＰＬＬ回路のロックを検出するロ
ック検出回路を、ラジオデータ信号を復調する第１のＰ
ＬＬ回路のロック検出に兼用し、該ロック検出回路の検
出出力によって第１のＰＬＬ回路のロックレンジを狭く
すべく制御する構成とし、従来２個用いられていたロッ
ク検出回路を１個で済ませるようにしたので、回路構成
の簡略化に伴い低コスト化が図れると共に、データ復調
用のクロックを常に安定して生成できるため、ラジオ番
組の内容を示すデータを正確に復調することができる。
第１図はＦＭ多重放送受信機の基本的な構成の概略を示
すブロック図、第２図は本発明の一実施例を示すブロッ
ク図、第３図は第２図におけるループ・フィルタの構成
の一例を示す回路図、第４図は従来例を示すブロック図
である。 主要部分の符号の説明 １、２．７． ９２．９３．９６・・・・・・乗算器３
・・・・・・電圧制御発振器（ＶＣＯ）８・・・・・・
ループ・フィルタ １３・・・・・・ＦＭ検波器
すブロック図、第２図は本発明の一実施例を示すブロッ
ク図、第３図は第２図におけるループ・フィルタの構成
の一例を示す回路図、第４図は従来例を示すブロック図
である。 主要部分の符号の説明 １、２．７． ９２．９３．９６・・・・・・乗算器３
・・・・・・電圧制御発振器（ＶＣＯ）８・・・・・・
ループ・フィルタ １３・・・・・・ＦＭ検波器
Claims (1)
- 番組内容の種別を示すデータ信号及びこのデータ信号に
より振幅変調された副搬送波からなるラジオデータ信号
を含むＦＭ放送波を受信可能なＦＭ多重放送受信機にお
けるデータ復調回路であって、前記ラジオデータ信号を
復調する第１のＰＬＬ（フェーズ・ロックド・ループ）
回路と、前記第１のＰＬＬ回路の復調出力に基づいてデ
ータ復調用クロックを生成する第２のＰＬＬ回路と、前
記第２のＰＬＬ回路がロック状態を検出してロック検出
信号を発生するロック検出手段とを備え、前記ロック検
出信号によって前記第１のＰＬＬＬ回路のロックレンジ
を狭くすべく制御することを特徴とするＦＭ多重放送受
信機におけるデータ復調回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232660A JPS6387836A (ja) | 1986-09-30 | 1986-09-30 | Ｆｍ多重放送受信機におけるデ−タ復調回路 |
| GB8722931A GB2197554B (en) | 1986-09-30 | 1987-09-30 | Fm multiplex broadcast receiver |
| GB9021931A GB2235343B (en) | 1986-09-30 | 1987-09-30 | Fm multiplex broadcast receiver |
| DE19873733082 DE3733082A1 (de) | 1986-09-30 | 1987-09-30 | Fm-multiplex-rundfunkempfaenger |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61232660A JPS6387836A (ja) | 1986-09-30 | 1986-09-30 | Ｆｍ多重放送受信機におけるデ−タ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6387836A true JPS6387836A (ja) | 1988-04-19 |
Family
ID=16942791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61232660A Pending JPS6387836A (ja) | 1986-09-30 | 1986-09-30 | Ｆｍ多重放送受信機におけるデ−タ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387836A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02104041A (ja) * | 1988-10-12 | 1990-04-17 | Pioneer Electron Corp | Ｒｄｓ受信機におけるデータ復調回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196571A (ja) * | 1984-10-16 | 1986-05-15 | Pioneer Electronic Corp | 信号読取装置 |
-
1986
- 1986-09-30 JP JP61232660A patent/JPS6387836A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196571A (ja) * | 1984-10-16 | 1986-05-15 | Pioneer Electronic Corp | 信号読取装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02104041A (ja) * | 1988-10-12 | 1990-04-17 | Pioneer Electron Corp | Ｒｄｓ受信機におけるデータ復調回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4252995A (en) | Radio broadcasting system with transmitter identification | |
| US5507024A (en) | FM data-system radio receiver | |
| US4018994A (en) | Compatible AM stereophonic receivers | |
| JPH07120987B2 (ja) | デジタル復調装置 | |
| US4192968A (en) | Receiver for compatible AM stereo signals | |
| US5444744A (en) | Phase locked loop for synchronizing with carrier wave | |
| US4493099A (en) | FM Broadcasting system with transmitter identification | |
| US4232189A (en) | AM Stereo receivers | |
| JP2713001B2 (ja) | Ａｍ・ｆｍ一体型ステレオ受信機 | |
| JP2871691B2 (ja) | デイジタル復調器 | |
| JPS5822892B2 (ja) | ４ チヤンネルステレオゴウセイシンゴウノ ハンベツカイロ | |
| JPS6387836A (ja) | Ｆｍ多重放送受信機におけるデ−タ復調回路 | |
| JPS6387052A (ja) | Ｆｍ多重放送受信機におけるデ−タ復調回路 | |
| CA1259661A (en) | Am stereo signal decoder | |
| SE429704B (sv) | Sett for kodsignalering i en fm-rundradioanleggning samt mottagare och sendare i en rundradioanleggning for utforande av settet | |
| GB2197554A (en) | FM multiplex broadcast receiver | |
| JP2572986B2 (ja) | 復調回路 | |
| JP2752388B2 (ja) | Ｒｄｓ受信機におけるデータ復調回路 | |
| JPS5944828B2 (ja) | Ｆｍ受信機 | |
| EP0420584B1 (en) | PLL demodulating circuit in traffic information receiver | |
| CA1057357A (en) | Compatible am stereophonic receivers | |
| JP3622887B2 (ja) | 受信機 | |
| GB2235343A (en) | FM receivers | |
| JPS63263926A (ja) | 自動ｉｆ正接ロック制御回路を備えた無線受信機 | |
| US6023614A (en) | Method for decoding a suppressed-carrier modulated signal in the presence of a pilot tone, particularly for FM signals |