JPS6196571A - 信号読取装置 - Google Patents
信号読取装置Info
- Publication number
- JPS6196571A JPS6196571A JP59217189A JP21718984A JPS6196571A JP S6196571 A JPS6196571 A JP S6196571A JP 59217189 A JP59217189 A JP 59217189A JP 21718984 A JP21718984 A JP 21718984A JP S6196571 A JPS6196571 A JP S6196571A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- time constant
- pll circuit
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルデータと画像信号とがビデオフォー
マットで記録されている記録媒体がら再生される信号を
読み取る信号読取装置に関する。
マットで記録されている記録媒体がら再生される信号を
読み取る信号読取装置に関する。
ディジタルデータを記録媒体に記録しておき後でこれを
再生する場合、データ読み取りのためタイミングをとる
クロック信号が必要となる。このため記録時にクロック
信号成分をデータとともに記録しておき、 ｉｌ生時Ｔ
’ＬＬ回路によってクロック信号を抽出するセルフクロ
ック方式が一般的である。例えば頌２誌「電゛ｒ−技術
」第２４巻、第１１号、第３６頁乃至第３７頁にも開示
されているように、３．５インチのマイクロフロッピー
ディスクにおいては、データフィールドの先頭にシンク
エリアが設けられており、ここでデータ読出しに先立っ
てＰＬＬ回路がロックするようになされている。ＰＬＬ
回路が所定の周波数及び位相の信号にロックするために
は多少の時間が必要であり、その時間は■〕■、ｒ、回
路に含まれるループフィルタの時定数が小さい程速くな
る。一方ループフィルタの時定数を小さくすると応答が
速くなるので、ノイズ、外乱等による影響を受は易くな
ってロッ 。
再生する場合、データ読み取りのためタイミングをとる
クロック信号が必要となる。このため記録時にクロック
信号成分をデータとともに記録しておき、 ｉｌ生時Ｔ
’ＬＬ回路によってクロック信号を抽出するセルフクロ
ック方式が一般的である。例えば頌２誌「電゛ｒ−技術
」第２４巻、第１１号、第３６頁乃至第３７頁にも開示
されているように、３．５インチのマイクロフロッピー
ディスクにおいては、データフィールドの先頭にシンク
エリアが設けられており、ここでデータ読出しに先立っ
てＰＬＬ回路がロックするようになされている。ＰＬＬ
回路が所定の周波数及び位相の信号にロックするために
は多少の時間が必要であり、その時間は■〕■、ｒ、回
路に含まれるループフィルタの時定数が小さい程速くな
る。一方ループフィルタの時定数を小さくすると応答が
速くなるので、ノイズ、外乱等による影響を受は易くな
ってロッ 。
りが外れ易く、不安定になる。そこでシンクエリアにお
いては時定数を小さくしてＰＬＬ回路を高速でロックさ
せるとともに、データエリアにおいては時定数を大きく
してノイズ、ドロップアウト等によりロックが外れない
ようにしている。また変調方式がＦＭである場合はシン
クエリアにおけるクロック信号がＭＦＭである場合の半
分になるため、やはりループフィルタの時定数が切り換
えられるようになっている。
いては時定数を小さくしてＰＬＬ回路を高速でロックさ
せるとともに、データエリアにおいては時定数を大きく
してノイズ、ドロップアウト等によりロックが外れない
ようにしている。また変調方式がＦＭである場合はシン
クエリアにおけるクロック信号がＭＦＭである場合の半
分になるため、やはりループフィルタの時定数が切り換
えられるようになっている。
しかしながら従来の斯かる信号読取装置においては、Ｐ
Ｉ、５回路が５旦ロツクした後、何等かの原因でロック
が外れると、再度ロックするのに時間が掛かる欠点があ
った。また上記例におけるシンクエリアのような所定の
期間内に何等かの原因でロックできなかった場合、最終
的にロックするまでに要する時間が長くなる欠点があっ
た。
Ｉ、５回路が５旦ロツクした後、何等かの原因でロック
が外れると、再度ロックするのに時間が掛かる欠点があ
った。また上記例におけるシンクエリアのような所定の
期間内に何等かの原因でロックできなかった場合、最終
的にロックするまでに要する時間が長くなる欠点があっ
た。
第１図は本発明の信号読取装置の構成を表している。同
図において１は入力信号が供給される入力端子であり、
入力信号からデータを分離する分離回路２と、入力信号
からデータが記録されているフィールドの先頭に設けら
れているフィールドシンクを検出する検出回路３に接続
されている。
図において１は入力信号が供給される入力端子であり、
入力信号からデータを分離する分離回路２と、入力信号
からデータが記録されているフィールドの先頭に設けら
れているフィールドシンクを検出する検出回路３に接続
されている。
４は分離回路２により分離されたディジタルデータを読
み取る読取回路である。５は分離回路２により分離され
たデータのエツジを抽出する抽出回路である。抽出回路
５により抽出されたエツジに同期して東安定マルチバイ
ブレータ６がトリガされ、その出力パルスがＰ Ｌ ５
回路の店準信号として位相比較器７に供給されるように
なっている。
み取る読取回路である。５は分離回路２により分離され
たデータのエツジを抽出する抽出回路である。抽出回路
５により抽出されたエツジに同期して東安定マルチバイ
ブレータ６がトリガされ、その出力パルスがＰ Ｌ ５
回路の店準信号として位相比較器７に供給されるように
なっている。
８は位相比較器７の出力が供給されるループフィルタ（
ローパスフィルタ）、９はそのループフィルタ８の出力
により制御される電圧制御発振器であり、位相比較器７
、ループフィルタ８及び電圧制御発振器９はＰＬＬ回路
を構成している。電圧制御発振器９の出力は読取回路４
と位相比較器７に供給されている。１０は位相比較器７
に接続され、例えば位相比較器７の位相誤差信号のレベ
ルを検知して、ＰＬＬ回路が所定の周波数及び位相の信
号にロックしているか否かを監視する監視回路である。
ローパスフィルタ）、９はそのループフィルタ８の出力
により制御される電圧制御発振器であり、位相比較器７
、ループフィルタ８及び電圧制御発振器９はＰＬＬ回路
を構成している。電圧制御発振器９の出力は読取回路４
と位相比較器７に供給されている。１０は位相比較器７
に接続され、例えば位相比較器７の位相誤差信号のレベ
ルを検知して、ＰＬＬ回路が所定の周波数及び位相の信
号にロックしているか否かを監視する監視回路である。
１１は検出回路３又は監視回路１０の出力を受け、ルー
プフィルタ８の時定数を切り換える切換回路である。
プフィルタ８の時定数を切り換える切換回路である。
しかしてその動作を説明する。入力端子１から入力され
る信号はビデオフォーマット信号となっている。従って
例えばＮＴＳＣ方式による場合、２６２．５本の水平走
査線からなるフィールドが２つで１つのフレームを構成
しており、各フィールドの先頭にはパーティカルジンク
（垂直同期信号）が所定ラインだけ設けられている。そ
のフィールドがビデオフィールドである場合は、パーテ
ィカルジンクに続いて画像信号（アナログ信号）が記録
されており１通常のテレビジョン信号と同様である。そ
のフィールドがデータフィールドである場合は１例えば
第２図に示す如き構成となっている。すなわちパーティ
カルジンクに続いてフィールドシンクが１ライン設けら
れ、次の４ラインはフィールドコードを含むコントロー
ルデータブロックとされ、続いて２６ライ′ン毎のデー
タブロックが９つ形成されている。
る信号はビデオフォーマット信号となっている。従って
例えばＮＴＳＣ方式による場合、２６２．５本の水平走
査線からなるフィールドが２つで１つのフレームを構成
しており、各フィールドの先頭にはパーティカルジンク
（垂直同期信号）が所定ラインだけ設けられている。そ
のフィールドがビデオフィールドである場合は、パーテ
ィカルジンクに続いて画像信号（アナログ信号）が記録
されており１通常のテレビジョン信号と同様である。そ
のフィールドがデータフィールドである場合は１例えば
第２図に示す如き構成となっている。すなわちパーティ
カルジンクに続いてフィールドシンクが１ライン設けら
れ、次の４ラインはフィールドコードを含むコントロー
ルデータブロックとされ、続いて２６ライ′ン毎のデー
タブロックが９つ形成されている。
分離回路２は斯かるフィールドのうちデータフィールド
からデータのみを分離出力するのでビデオフィールドの
画像信号は読取回路４及び抽出回路５には供給されない
。抽出回路５は分離されたデータのエツジを抽出し、抽
出したエツジのタイミンクで単安定マルチバイブレータ
６をトリガする。この単安定マルチバイブレータ６の出
力パルスはＰＬＬ回路の基準信号どなる。基準信号はり
ロック周波数に等しい成分を含んでおり、ＰＬＬ回路は
このクロック周波数に周波数同期する。また基準信号の
基準位相はデータのエツジのタイミングと単安定マルチ
バイブレータ６の出力パルス幅により決定され、ＰＬＬ
回路はこの基準位相に位相同期する。このようにしてＰ
ＬＬ回路は所定の周波数及び位相にロックして、クロッ
ク信号を出力するので、そのタイミングを基準として読
取回路４はディジタルデータを読み取ることができる。
からデータのみを分離出力するのでビデオフィールドの
画像信号は読取回路４及び抽出回路５には供給されない
。抽出回路５は分離されたデータのエツジを抽出し、抽
出したエツジのタイミンクで単安定マルチバイブレータ
６をトリガする。この単安定マルチバイブレータ６の出
力パルスはＰＬＬ回路の基準信号どなる。基準信号はり
ロック周波数に等しい成分を含んでおり、ＰＬＬ回路は
このクロック周波数に周波数同期する。また基準信号の
基準位相はデータのエツジのタイミングと単安定マルチ
バイブレータ６の出力パルス幅により決定され、ＰＬＬ
回路はこの基準位相に位相同期する。このようにしてＰ
ＬＬ回路は所定の周波数及び位相にロックして、クロッ
ク信号を出力するので、そのタイミングを基準として読
取回路４はディジタルデータを読み取ることができる。
ところで入力端子１に入力されたのがデータフィールド
である場合、パーティカルジンクに続く第２２ラインは
ピット同期信号が記録されているフィールドシンクとな
っている。このフィールドシンクを検出すると検出回路
３は切換回路１１に信号を発し、ループフィルタ８の時
定数を小さい値に切り換えさせる。その結果ＰＬＬ回路
は応答が速くなり、速やかにビット同期信号にロックす
ることになる。フィールドシンクが終了すると検出回路
３は再び切換回路１１に信号を発し、ループフィルタ８
の時定数を［４び大きい値に切り換えさせる。従ってフ
ィールドシンクに続く第２３ラインから第２６ラインの
フィールトコ−１くを含むコントロールデータブロック
、さらに第２７ラインから２６ライン毎に９ブロック続
くデータブロックの区間においては、ループフィルタ８
の時定数は大きい値に切り換えられている。従ってその
間電圧制御発振器９が出力するクロック信号は安定して
おり、ノイズ、ドロップアラ１−等があっても、ＰＬＬ
回路はそれらに影響され難くなっている。
である場合、パーティカルジンクに続く第２２ラインは
ピット同期信号が記録されているフィールドシンクとな
っている。このフィールドシンクを検出すると検出回路
３は切換回路１１に信号を発し、ループフィルタ８の時
定数を小さい値に切り換えさせる。その結果ＰＬＬ回路
は応答が速くなり、速やかにビット同期信号にロックす
ることになる。フィールドシンクが終了すると検出回路
３は再び切換回路１１に信号を発し、ループフィルタ８
の時定数を［４び大きい値に切り換えさせる。従ってフ
ィールドシンクに続く第２３ラインから第２６ラインの
フィールトコ−１くを含むコントロールデータブロック
、さらに第２７ラインから２６ライン毎に９ブロック続
くデータブロックの区間においては、ループフィルタ８
の時定数は大きい値に切り換えられている。従ってその
間電圧制御発振器９が出力するクロック信号は安定して
おり、ノイズ、ドロップアラ１−等があっても、ＰＬＬ
回路はそれらに影響され難くなっている。
しかしながらドロップアウトが比較的長時間に亘って発
生した場合やその他の原因によって、データ区間におい
て、Ｐ Ｌ Ｌ回路のロックが外れたり、あるいはフィ
ールドシンク期間中にＰＬＬ回路がロックできないこと
がある。斯かる場合は監視回路１０がこれを検出し切換
回路１１に信号を出力する。その結果ループフィルタ８
の時定数が小さい値に切り換えられ、ＰＬＬ回路が速や
かにロックするようになされる。その後ＰＬＬ回路がロ
ックしたときは監視回路１０は切換回路ｊ１に信号を発
し、ループフィルタ８の時定数を大きい値に切り換えさ
せる。
生した場合やその他の原因によって、データ区間におい
て、Ｐ Ｌ Ｌ回路のロックが外れたり、あるいはフィ
ールドシンク期間中にＰＬＬ回路がロックできないこと
がある。斯かる場合は監視回路１０がこれを検出し切換
回路１１に信号を出力する。その結果ループフィルタ８
の時定数が小さい値に切り換えられ、ＰＬＬ回路が速や
かにロックするようになされる。その後ＰＬＬ回路がロ
ックしたときは監視回路１０は切換回路ｊ１に信号を発
し、ループフィルタ８の時定数を大きい値に切り換えさ
せる。
以上の如く本発明においてはＰＬＬ回路のロック状態を
監視するようにし、フィールドシンク期間中だけでなく
、ロックが外れたときもループフィルタの時定数を小さ
い値に切り換えるようにしたので、ロックが外れたとし
ても速やかに回復し、その間の被害を最小限度に押さえ
ることができ、データを正確に読むことができる確率が
向上する。
監視するようにし、フィールドシンク期間中だけでなく
、ロックが外れたときもループフィルタの時定数を小さ
い値に切り換えるようにしたので、ロックが外れたとし
ても速やかに回復し、その間の被害を最小限度に押さえ
ることができ、データを正確に読むことができる確率が
向上する。
またフィールドシンク期間中にロックできなかった場合
にもその俊速やかにロックし同様の効果が得られる。
にもその俊速やかにロックし同様の効果が得られる。
第１図は本発明の信号読取装置のブロック図、第２図は
その信号の模式図である。 ２・・・分離回路 ３・・・検出回路４・・・読取回
路 ５・・・抽出回路６・・・単安定マルチバイブレ
ータ ７・・・位相比較器 Ｆ（・・・ループフィルタ ９・・・電圧制御発振器 」０・・・監視回路 １１・・・切換回路以上
その信号の模式図である。 ２・・・分離回路 ３・・・検出回路４・・・読取回
路 ５・・・抽出回路６・・・単安定マルチバイブレ
ータ ７・・・位相比較器 Ｆ（・・・ループフィルタ ９・・・電圧制御発振器 」０・・・監視回路 １１・・・切換回路以上
Claims (1)
- （１）ディジタルデータと画像信号とがビデオフォーマ
ット信号として記録されている記録媒体からの再生信号
を読み取る信号読取装置において、該再生信号からディ
ジタルデータが記録されているデータフィールドの先頭
に記録されているフィールドシンク信号を検出する検出
回路と、該再生信号から該ディジタルデータを分離する
分離回路と、該分離回路により分離された該ディジタル
データのエッジを抽出する抽出回路と、該抽出回路によ
り抽出された該エッジからクロック信号を抽出するＰＬ
Ｌ回路と、該ＰＬＬ回路により抽出された該クロック信
号を基準として、該分離回路により分離された該ディジ
タルデータを読み取る読取回路と、該ＰＬＬ回路がロッ
クしているか否かを監視する監視回路と、該ＰＬＬ回路
のループフィルタの時定数を切り換える切換回路とを備
え、該検出回路が該フィールドシンクを検出したとき該
切換回路を制御し該ループフィルタの時定数を小さくす
るとともに、該監視回路が該ＰＬＬ回路のロックが外れ
たことを検出したとき、該切換回路を制御して該ループ
フィルタの時定数を小さくすることを特徴とする信号読
取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217189A JPS6196571A (ja) | 1984-10-16 | 1984-10-16 | 信号読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217189A JPS6196571A (ja) | 1984-10-16 | 1984-10-16 | 信号読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6196571A true JPS6196571A (ja) | 1986-05-15 |
| JPH0338673B2 JPH0338673B2 (ja) | 1991-06-11 |
Family
ID=16700251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59217189A Granted JPS6196571A (ja) | 1984-10-16 | 1984-10-16 | 信号読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6196571A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387836A (ja) * | 1986-09-30 | 1988-04-19 | Pioneer Electronic Corp | Ｆｍ多重放送受信機におけるデ−タ復調回路 |
| JPS63149880A (ja) * | 1986-12-15 | 1988-06-22 | Pfu Ltd | 磁気記憶装置 |
| JPH01215122A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 位相同期信号発生回路 |
| JPH04256219A (ja) * | 1991-02-08 | 1992-09-10 | Nec Eng Ltd | フェーズ・ロックド・ループ装置 |
| JPH07307729A (ja) * | 1994-05-12 | 1995-11-21 | Nec Corp | クロック抽出回路 |
| WO2005091293A1 (ja) * | 2004-03-19 | 2005-09-29 | Sony Corporation | 情報再生装置及びリードクロック監視方法 |
| JP2012205204A (ja) * | 2011-03-28 | 2012-10-22 | Mitsubishi Electric Corp | 通信装置及び通信方法 |
-
1984
- 1984-10-16 JP JP59217189A patent/JPS6196571A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387836A (ja) * | 1986-09-30 | 1988-04-19 | Pioneer Electronic Corp | Ｆｍ多重放送受信機におけるデ−タ復調回路 |
| JPS63149880A (ja) * | 1986-12-15 | 1988-06-22 | Pfu Ltd | 磁気記憶装置 |
| JPH01215122A (ja) * | 1988-02-24 | 1989-08-29 | Hitachi Ltd | 位相同期信号発生回路 |
| JPH04256219A (ja) * | 1991-02-08 | 1992-09-10 | Nec Eng Ltd | フェーズ・ロックド・ループ装置 |
| JPH07307729A (ja) * | 1994-05-12 | 1995-11-21 | Nec Corp | クロック抽出回路 |
| WO2005091293A1 (ja) * | 2004-03-19 | 2005-09-29 | Sony Corporation | 情報再生装置及びリードクロック監視方法 |
| US7663998B2 (en) | 2004-03-19 | 2010-02-16 | Sony Corporation | Information reproduction device and read clock monitoring method |
| JP2012205204A (ja) * | 2011-03-28 | 2012-10-22 | Mitsubishi Electric Corp | 通信装置及び通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338673B2 (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812783A (en) | Phase locked loop circuit with quickly recoverable stability | |
| JP2554719B2 (ja) | 記録データ読取り方式 | |
| JPH07110047B2 (ja) | 水平同期信号分離回路 | |
| JPH0523557B2 (ja) | ||
| JPH0338673B2 (ja) | ||
| KR100816964B1 (ko) | 데이터 처리 장치 및 방법 | |
| JP4200630B2 (ja) | 映像記録再生装置及び映像記録再生方法 | |
| JPH02270186A (ja) | 複数の再生装置の調相装置 | |
| JPH0562367A (ja) | データ再生装置 | |
| JP3028819B2 (ja) | Ｐｌｌ回路のロツク，アンロツク検出回路 | |
| EP0282242B1 (en) | A phase synchronizing circuit for a time axis shift correcting circuit | |
| JPH0793755A (ja) | 画像情報処理装置 | |
| JPH0235661A (ja) | ビディオ装置 | |
| JPH0237752B2 (ja) | ||
| JPH02226553A (ja) | 再生クロック保護回路 | |
| JPH06338790A (ja) | 同期クロック再生回路 | |
| JPH04283470A (ja) | 映像記録装置の誤記録防止システム | |
| JPS60138778A (ja) | デ−タ再生装置 | |
| JP2699692B2 (ja) | Ｐｌｌ回路 | |
| JPH02177783A (ja) | 記録情報再生装置における外部同期制御用フレーム・ロック検出回路 | |
| JPH0828888B2 (ja) | Ｐｌｌ回路の同期方法 | |
| JPH01155571A (ja) | クロック発生回路 | |
| JPH04271575A (ja) | ディジタル信号のクロック再生回路 | |
| JPH0411945B2 (ja) | ||
| JPS6334770A (ja) | 画像記録再生装置 |