JPS6387883A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPS6387883A JPS6387883A JP61233539A JP23353986A JPS6387883A JP S6387883 A JPS6387883 A JP S6387883A JP 61233539 A JP61233539 A JP 61233539A JP 23353986 A JP23353986 A JP 23353986A JP S6387883 A JPS6387883 A JP S6387883A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- video signal
- screen
- signal
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、メモリを利用することによりビデオテープの
再生画を保持しながらテレビジョン放送画を見ることが
できる映像信号処理装置に関するものである。
再生画を保持しながらテレビジョン放送画を見ることが
できる映像信号処理装置に関するものである。
従来の技術
近年、ビデオテープレコーダ（以下、ＶＴＲと記す）は
広く普及し、よυ使い安い機能が要望されている。ＶＴ
Ｒを再生中にテレビジョン放送が見たくなった場合、Ｖ
ＴＲを再生モードから停止モードに切り換えれば良いの
だが、再びＶＴＲの再生画を見ようとすると、ビデオテ
ープを回転ヘッドシリンダーに巻き付け、回転ヘッドシ
リンダーの回転が安定してから再生画を出すという動作
を行なうため、即再生面を戻すことができない。
広く普及し、よυ使い安い機能が要望されている。ＶＴ
Ｒを再生中にテレビジョン放送が見たくなった場合、Ｖ
ＴＲを再生モードから停止モードに切り換えれば良いの
だが、再びＶＴＲの再生画を見ようとすると、ビデオテ
ープを回転ヘッドシリンダーに巻き付け、回転ヘッドシ
リンダーの回転が安定してから再生画を出すという動作
を行なうため、即再生面を戻すことができない。
このため現在、「ピクチャー・イン・ピクチャー」（以
下、Ｐ ｉｎ Ｐ と記す）という名称で、メモリを
利用して再生画とテレビジジン放送画を同時に表示する
機能が考えられている。再生画とテレビジョン放送画の
内、一方を親画面としてテレビジョン受像機の画面いっ
ばいに表示し、他方を子画面として縮小画面にしてテレ
ビジョン受像機の画面の一部分（通常は画面の４つの角
のどこか１つの角の近く）に表示する構成となっている
。
下、Ｐ ｉｎ Ｐ と記す）という名称で、メモリを
利用して再生画とテレビジジン放送画を同時に表示する
機能が考えられている。再生画とテレビジョン放送画の
内、一方を親画面としてテレビジョン受像機の画面いっ
ばいに表示し、他方を子画面として縮小画面にしてテレ
ビジョン受像機の画面の一部分（通常は画面の４つの角
のどこか１つの角の近く）に表示する構成となっている
。
以下、図面を参照しながら、上述した従来の映像信号処
理装置の一例について説明する。
理装置の一例について説明する。
第４図は従来の映像信号処理装置のブロック図を示すも
のである。第４図において、３ｏは親画面となる映像信
号の入力端子、３１は子画面となる映像信号の入力端子
、３２は入力された映像信号をディジタルビデオ信号に
アナピグ−ディジタル変換するＡ／Ｄ変換器、３３はＡ
／Ｄ変換器３２よりデータを入力し、バッフ１−メモリ
３５及びメモリ３６とデータを入出力し、Ｄ／Ａ変換器
３４にデータを出力するメモリデータ制御回路、３４は
ディジタルビデオ信号をアナログの映像信号に変換する
Ｄ／Ａ変換器である。３５は映像信号を一時的に記憶す
るバッファーメモリ、３６はメモリであり、バッフ１−
メモリ３５及びメモリ３ｅは例えばダイナミック・ラン
ダム・アクセス・メモリ（Ｄ−ＲＡＭ） で構成され
たものである。３７はバッファーメモリ３５及びメモリ
３６のアドレスを制御するメモリアドレス制御回路、３
８は小画面の映像信号に同期したメモリの書き込み用ク
ロックを発生する書き込みクロック発生回路、３９は小
画面用の映像信号から同期信号を検出する書き込み用同
期信号分離回路１．４０は親画面の映像信号に同期した
メモリの読み出し用クロックを発生する読み出しクロッ
ク発生回路、４１は親画面用の映像信号から同期信号を
検出する読み出し用同期信号分離回路である。４２はＲ
画面の映像信号と子画面の映像信号とを切り換えるスイ
ッチ、４３は映像信号の出力端子である。
のである。第４図において、３ｏは親画面となる映像信
号の入力端子、３１は子画面となる映像信号の入力端子
、３２は入力された映像信号をディジタルビデオ信号に
アナピグ−ディジタル変換するＡ／Ｄ変換器、３３はＡ
／Ｄ変換器３２よりデータを入力し、バッフ１−メモリ
３５及びメモリ３６とデータを入出力し、Ｄ／Ａ変換器
３４にデータを出力するメモリデータ制御回路、３４は
ディジタルビデオ信号をアナログの映像信号に変換する
Ｄ／Ａ変換器である。３５は映像信号を一時的に記憶す
るバッファーメモリ、３６はメモリであり、バッフ１−
メモリ３５及びメモリ３ｅは例えばダイナミック・ラン
ダム・アクセス・メモリ（Ｄ−ＲＡＭ） で構成され
たものである。３７はバッファーメモリ３５及びメモリ
３６のアドレスを制御するメモリアドレス制御回路、３
８は小画面の映像信号に同期したメモリの書き込み用ク
ロックを発生する書き込みクロック発生回路、３９は小
画面用の映像信号から同期信号を検出する書き込み用同
期信号分離回路１．４０は親画面の映像信号に同期した
メモリの読み出し用クロックを発生する読み出しクロッ
ク発生回路、４１は親画面用の映像信号から同期信号を
検出する読み出し用同期信号分離回路である。４２はＲ
画面の映像信号と子画面の映像信号とを切り換えるスイ
ッチ、４３は映像信号の出力端子である。
以上のように構成された従来の映像信号処理装置につい
て、以下その動作について説明する。
て、以下その動作について説明する。
従来の映像信号処理装置におけるＰ ｉｎ Ｐ機能は親
画面・子画面共に動画表示としているため、子画面の書
き込みは子画面となる映像信号を基準としたクロックと
同期信号を使って制御し、子画面の読み出しは親画面と
なる映像信号を基準としたクロックと同期信号を使って
制御しなければならず、クロック・同期信号共に２系統
の信号となるため、構成・動作が複雑となる。その動作
は、まず入力端子３１より入力された子画面となる映像
信号はＡ／Ｄ変換器３２でディジタルビデオ信号に変換
され、メモリデータ制御回路３３に入力される。入力さ
れたディジタルビデオ信号は、書き込みクロック発生回
路３８及び書き込み用同期信号分離回路３９で作られ、
かつ子画面となる映像信号に同期したクロック及び垂直
・水平同期信号を基準にしてメモリアドレス制御回路３
７によって発生されるアドレス信号及び書き込み／読み
出し等のメモリを制御する信号に従ってバッファーメモ
リ３５に書き込まれる。その後、読み出しクロック発生
回路４０及び読み出し用同期信号分離回路４１で作られ
、かつ親画面となる映像信号に同期したクロック及び垂
直・水平同期信号を基準にしてメモリアドレス制御回路
３７によって発生されるメモＶｔ制御する信号に従って
バッファーメモリ３６よりメモリ３６にデータが転送さ
れる。そして、メモリアドレス制御回路３了は、読み出
し用同期信号分離回路４１から送られてくる親画面とな
る映像信号の垂直・水平同期信号より、親画面を表示す
る期間と子画面を表示する期間とを検出し、それに従っ
てスイッチ４２を切り換えるとともに、子画面を表示す
る期間でメモリ３６よりデータを読み出す制御を行なう
。
画面・子画面共に動画表示としているため、子画面の書
き込みは子画面となる映像信号を基準としたクロックと
同期信号を使って制御し、子画面の読み出しは親画面と
なる映像信号を基準としたクロックと同期信号を使って
制御しなければならず、クロック・同期信号共に２系統
の信号となるため、構成・動作が複雑となる。その動作
は、まず入力端子３１より入力された子画面となる映像
信号はＡ／Ｄ変換器３２でディジタルビデオ信号に変換
され、メモリデータ制御回路３３に入力される。入力さ
れたディジタルビデオ信号は、書き込みクロック発生回
路３８及び書き込み用同期信号分離回路３９で作られ、
かつ子画面となる映像信号に同期したクロック及び垂直
・水平同期信号を基準にしてメモリアドレス制御回路３
７によって発生されるアドレス信号及び書き込み／読み
出し等のメモリを制御する信号に従ってバッファーメモ
リ３５に書き込まれる。その後、読み出しクロック発生
回路４０及び読み出し用同期信号分離回路４１で作られ
、かつ親画面となる映像信号に同期したクロック及び垂
直・水平同期信号を基準にしてメモリアドレス制御回路
３７によって発生されるメモＶｔ制御する信号に従って
バッファーメモリ３６よりメモリ３６にデータが転送さ
れる。そして、メモリアドレス制御回路３了は、読み出
し用同期信号分離回路４１から送られてくる親画面とな
る映像信号の垂直・水平同期信号より、親画面を表示す
る期間と子画面を表示する期間とを検出し、それに従っ
てスイッチ４２を切り換えるとともに、子画面を表示す
る期間でメモリ３６よりデータを読み出す制御を行なう
。
発明が解決しようとする問題点
しかしながら上記のような構成では、親画面と子画面の
２系統のクロック発生回路及び同期信号分離回路が必要
であり、またメモリを非同期の２系統のクロックで連続
するデータを書き込みながら、読み出し動作をすること
は困難でありノ（ソファ−メモリが必要となる等、非常
に構成、動作の制御が複雑となる。また、親画面でテレ
ビジョン放送を見ている場合、テープ走行は継続してい
るためテープの再生画は子画面に表示はしているものの
、見落してしまう場合が多く、再び再生画面を親画面で
見る場合巻き戻して再度見直さなくてはならないので操
作て手間がかかつてしまうという問題点を有していた。
２系統のクロック発生回路及び同期信号分離回路が必要
であり、またメモリを非同期の２系統のクロックで連続
するデータを書き込みながら、読み出し動作をすること
は困難でありノ（ソファ−メモリが必要となる等、非常
に構成、動作の制御が複雑となる。また、親画面でテレ
ビジョン放送を見ている場合、テープ走行は継続してい
るためテープの再生画は子画面に表示はしているものの
、見落してしまう場合が多く、再び再生画面を親画面で
見る場合巻き戻して再度見直さなくてはならないので操
作て手間がかかつてしまうという問題点を有していた。
本発明は上記問題点に鑑み、テープを再生中にＰｉｎＰ
にすると、まず再生画を親画面としてメモリし、かつ９
−プ走行を停止させ、次にテレビジョン放送信号を子画
面として連続して書き込むことにより、クロック及び同
期信号が１系統となるため、１つのメモリで連続するデ
ータを書き込みながら読み出すことが可能となり、構成
、動作の制御が非常に簡単となるようにした映像信号処
理装置を提供するものである。
にすると、まず再生画を親画面としてメモリし、かつ９
−プ走行を停止させ、次にテレビジョン放送信号を子画
面として連続して書き込むことにより、クロック及び同
期信号が１系統となるため、１つのメモリで連続するデ
ータを書き込みながら読み出すことが可能となり、構成
、動作の制御が非常に簡単となるようにした映像信号処
理装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の映像信号処理装置
は、映像信号を少々くとも１フィールド分蓄積できる容
量をもつメモリと、映像信号より同期信号を検出する同
期信号分離回路と、前記メモリよりデータを読み出すと
ともに前記同期信号を基準に前記メモリに映像信号を書
き込む第１の書き込みモードと前記第１の書き込みモー
ドで書き込まれた画面を大画面としその一部分に小画面
として、画面が縮小画となるよう映像信号を書き込む第
２の書き込みモードとを備えたメモリ制御 “回路
と、大画面と小画面とを同時に表示する２画面モτドに
するスイッチと、ビデオテープレコーダが再生中前記ス
イッチが押されたら前記メモリ制御回路にビデオテープ
の再生映像信号を第１の書込みモードで書き込む指令を
送るとともにビデオテープの走行を停止させ、その後前
記メモリ制御回路にテレビジョン放送の映像信号を第２
の書き込みモードで書き込む指令を送り、前記メモリよ
り読み出される信号が映像出力信号となるよう出力制御
することにより２画面モードにする制御回路とを備えた
ものである。
は、映像信号を少々くとも１フィールド分蓄積できる容
量をもつメモリと、映像信号より同期信号を検出する同
期信号分離回路と、前記メモリよりデータを読み出すと
ともに前記同期信号を基準に前記メモリに映像信号を書
き込む第１の書き込みモードと前記第１の書き込みモー
ドで書き込まれた画面を大画面としその一部分に小画面
として、画面が縮小画となるよう映像信号を書き込む第
２の書き込みモードとを備えたメモリ制御 “回路
と、大画面と小画面とを同時に表示する２画面モτドに
するスイッチと、ビデオテープレコーダが再生中前記ス
イッチが押されたら前記メモリ制御回路にビデオテープ
の再生映像信号を第１の書込みモードで書き込む指令を
送るとともにビデオテープの走行を停止させ、その後前
記メモリ制御回路にテレビジョン放送の映像信号を第２
の書き込みモードで書き込む指令を送り、前記メモリよ
り読み出される信号が映像出力信号となるよう出力制御
することにより２画面モードにする制御回路とを備えた
ものである。
作 用
本発明は上記した構成によって、２画面モードになる前
はテープの再生映像信号に同期したクロック・同期信号
を基準にメモリ全制御し、２画面モードになった後はテ
レビジョン放送の映像信号に同期したクロック・同期信
号を基準にメモリを制御するというように、クロック及
び同期信号が常時１系統となシ、これにより構成・メモ
リの制御方法が簡単となる。また、２画面モードの時は
テープ走行を停止させているため、テレビジョン放送を
見ている時、再生画を見落としてテープを巻き戻すとい
った手間のかかる操作も不必要となる。
はテープの再生映像信号に同期したクロック・同期信号
を基準にメモリ全制御し、２画面モードになった後はテ
レビジョン放送の映像信号に同期したクロック・同期信
号を基準にメモリを制御するというように、クロック及
び同期信号が常時１系統となシ、これにより構成・メモ
リの制御方法が簡単となる。また、２画面モードの時は
テープ走行を停止させているため、テレビジョン放送を
見ている時、再生画を見落としてテープを巻き戻すとい
った手間のかかる操作も不必要となる。
実施例
以下、本発明の実施例の映像信号処理装置について、図
面を参照しながら説明する。
面を参照しながら説明する。
第１図は本発明の実施例の映像信号処理装置のプロジク
図を示すものである。第１図において、１は再生の時ビ
デオヘッド（図示せず）の再生信号より複合映像信号を
出力し、再生以外の時はテレビジョン放送の複合映像信
号を出力する映像信号処理装置、２は入力された映像信
号をディジタルビデオ信号にアナログ−ディジタル変換
するＡ／Ｄ変換器、３は入力される直列データを複数蓄
えて並列データとして出力するシリアル−パラレル（Ｓ
／Ｐ ’）変換器、４は入力される複数の並列データを
順次選択して直列データとして出力するパラレル−シリ
アル（Ｐ／Ｓ ）変換器、６はディジタルビデオ信号を
アナログの映像信号に変換するＤ／Ａ変換器、６は１フ
ィールド分のディジタルビデオ信号を蓄積できる記憶容
１持っメモリで、例えばダイナミック・ランダム・アク
セス・メモリ（Ｄ−ＲＡＭ）で構成されたものである。
図を示すものである。第１図において、１は再生の時ビ
デオヘッド（図示せず）の再生信号より複合映像信号を
出力し、再生以外の時はテレビジョン放送の複合映像信
号を出力する映像信号処理装置、２は入力された映像信
号をディジタルビデオ信号にアナログ−ディジタル変換
するＡ／Ｄ変換器、３は入力される直列データを複数蓄
えて並列データとして出力するシリアル−パラレル（Ｓ
／Ｐ ’）変換器、４は入力される複数の並列データを
順次選択して直列データとして出力するパラレル−シリ
アル（Ｐ／Ｓ ）変換器、６はディジタルビデオ信号を
アナログの映像信号に変換するＤ／Ａ変換器、６は１フ
ィールド分のディジタルビデオ信号を蓄積できる記憶容
１持っメモリで、例えばダイナミック・ランダム・アク
セス・メモリ（Ｄ−ＲＡＭ）で構成されたものである。
７は映像信号処理回路１より出力される映像信号より垂
直・水平の同期信号を検出する同期信号分離回路、８は
映像信号に同期したクロックを発生するクロック発生回
路、９はメモリ６に対して書き込み／読み出し制御を行
なうメモリ制御回路、１゜はＰｉｎＰ モードの設定
・解除を行なうスイッチ、１１はスイッチ１ｏの入力に
従って各回路を制御する制御回路、１２はテープ走行を
制御するテープ駆動回路、１３は制御回路１１からの指
令に従ってテープの再生音声信号あるいはテレビジョン
放送の音声信号を出力する音声信号処理回路、１４は映
像信号処理回路１の出力信号とＤ／Ａ変換器６の出力信
号とを選択するスイッチ、１５は映像信号の出力端子、
１６は音声信号の出力端子である。
直・水平の同期信号を検出する同期信号分離回路、８は
映像信号に同期したクロックを発生するクロック発生回
路、９はメモリ６に対して書き込み／読み出し制御を行
なうメモリ制御回路、１゜はＰｉｎＰ モードの設定
・解除を行なうスイッチ、１１はスイッチ１ｏの入力に
従って各回路を制御する制御回路、１２はテープ走行を
制御するテープ駆動回路、１３は制御回路１１からの指
令に従ってテープの再生音声信号あるいはテレビジョン
放送の音声信号を出力する音声信号処理回路、１４は映
像信号処理回路１の出力信号とＤ／Ａ変換器６の出力信
号とを選択するスイッチ、１５は映像信号の出力端子、
１６は音声信号の出力端子である。
以上のように構成された本実施例の映像信号処理装置に
ついて、以下、第１図、第２図及び第３図を用いてその
動作を説明する。
ついて、以下、第１図、第２図及び第３図を用いてその
動作を説明する。
第２図は、メモリへの制御信号及び書き込みデータ・読
み出しデータを示す図である。
み出しデータを示す図である。
メモリ制御回路９は、クロック発生回路８からの基準ク
ロックに従ってメモリ６を書き込みモードと読み出しモ
ードとを交互に設定し、書き込み及び読み出しに必要な
、ＣＡＳ （カラム・アドレス・ストローブ）信号、Ｒ
ＡＳ （ロウ・アドレス・ストローブ）信号、ＷＥ（ラ
イト イネーブル）信号、ＯＥ（アウトプット イネー
ブル）信号等を発生しメモリ６に供給している。第２図
（ａ）はＲＡＳ信号の波形、中）はＣＡＳ信号の波形を
示すものであり、１回毎に書き込みモードと読み出しモ
ードとが設定されている（ＷＥ倍信号びＯＥ倍信号図示
せず）。
ロックに従ってメモリ６を書き込みモードと読み出しモ
ードとを交互に設定し、書き込み及び読み出しに必要な
、ＣＡＳ （カラム・アドレス・ストローブ）信号、Ｒ
ＡＳ （ロウ・アドレス・ストローブ）信号、ＷＥ（ラ
イト イネーブル）信号、ＯＥ（アウトプット イネー
ブル）信号等を発生しメモリ６に供給している。第２図
（ａ）はＲＡＳ信号の波形、中）はＣＡＳ信号の波形を
示すものであり、１回毎に書き込みモードと読み出しモ
ードとが設定されている（ＷＥ倍信号びＯＥ倍信号図示
せず）。
この様にモードが設定された時のメモリ６へのデータ書
き込み動作について説明する。
き込み動作について説明する。
Ａ／Ｄ変換器２でサンプリングされたディジタルビデオ
信号はＳ／Ｐ変換器３で例えば４ケのパラレルデータに
変換される。この動作を第２図（ｃ）〜（幻を用いて説
明する。第２図（Ｃ）はＡ／Ｄ変換器２でサンプリング
されたデータ（Ｗｌ−０〜Ｗ２−３）を示す図であシ、
１回メモリに書込んだ後次の書き込みまでに４回データ
をサンプリングしていムＳ／Ｐ変換器３は例えば４種類
のシフトレジスタとラッチ回路から構成されるものであ
り、メモリ制御回路９からの指令に従って第２図（Ｃ）
の信号を入力し４種類のシフトレジスタをサンプリング
毎にシフトさせ第２図（Ｃ）〜（ｆ）の信号を作成し、
メモリが書き込みモードになる直前の４種類のデータを
ラッチしてメモリ６へ供給する。第２図の書き込み（１
）においてデータＷ１−ｏ−Ｗ１−１・Ｗｌ−２・Ｗｌ
−３がラッチされ、メモリ６に送られ書き込まれること
になる。このようにＳ／Ｐ変換器３は、メモリの書き込
みタイミングに対して高速なデータを複数蓄えてメモリ
に供給することによりメモリに連続したデータを書き込
めれるよう動作している。書き込みサイクルのメモリ６
へのアドレス信号もメモリ制御回路９より出力されてい
る。そして、メモリ制御回路９より出力されるＳ／Ｐ変
換器３へのサンプリングの指令及びメモリ６への書き込
みアドレス信号を２種類に切シ換えることにより、親画
面の書き込み及び子画面の書き込みを可能にしている。
信号はＳ／Ｐ変換器３で例えば４ケのパラレルデータに
変換される。この動作を第２図（ｃ）〜（幻を用いて説
明する。第２図（Ｃ）はＡ／Ｄ変換器２でサンプリング
されたデータ（Ｗｌ−０〜Ｗ２−３）を示す図であシ、
１回メモリに書込んだ後次の書き込みまでに４回データ
をサンプリングしていムＳ／Ｐ変換器３は例えば４種類
のシフトレジスタとラッチ回路から構成されるものであ
り、メモリ制御回路９からの指令に従って第２図（Ｃ）
の信号を入力し４種類のシフトレジスタをサンプリング
毎にシフトさせ第２図（Ｃ）〜（ｆ）の信号を作成し、
メモリが書き込みモードになる直前の４種類のデータを
ラッチしてメモリ６へ供給する。第２図の書き込み（１
）においてデータＷ１−ｏ−Ｗ１−１・Ｗｌ−２・Ｗｌ
−３がラッチされ、メモリ６に送られ書き込まれること
になる。このようにＳ／Ｐ変換器３は、メモリの書き込
みタイミングに対して高速なデータを複数蓄えてメモリ
に供給することによりメモリに連続したデータを書き込
めれるよう動作している。書き込みサイクルのメモリ６
へのアドレス信号もメモリ制御回路９より出力されてい
る。そして、メモリ制御回路９より出力されるＳ／Ｐ変
換器３へのサンプリングの指令及びメモリ６への書き込
みアドレス信号を２種類に切シ換えることにより、親画
面の書き込み及び子画面の書き込みを可能にしている。
すなわち、第２図に示したタイミングで書き込みデータ
を順次サンプリングし、メモリ６へのアドレス信号も順
次更新すれば、１フイールドのメモリ６の容量いっばい
に１フイールドの映像信号が記憶されて親画面となり、
またＳ／Ｐ変換器３へのサンプリングの指令の周波数を
月にし、水平走査線も３回に１回記憶するようにし、メ
モリ６へのアドレス信号もある決ったメモリアドレスの
１部分のみを出力するように制御すると、親画面に対し
て縦・横共に％の長さとなつた縮小画面が子画面として
記憶される。なお、メモリ制御回路９は、親画面と子画
面との相対位置がずれないよう同期信号分離回路７より
出力される垂直・水平同期信号に従ってメモリアドレス
を設定しているとともに、子画面を書き込む時は垂直・
水平同期信号を除くテレビジョン受像機で表示でる画面
の有効な部分のみを間引いて書き込んでいる。
を順次サンプリングし、メモリ６へのアドレス信号も順
次更新すれば、１フイールドのメモリ６の容量いっばい
に１フイールドの映像信号が記憶されて親画面となり、
またＳ／Ｐ変換器３へのサンプリングの指令の周波数を
月にし、水平走査線も３回に１回記憶するようにし、メ
モリ６へのアドレス信号もある決ったメモリアドレスの
１部分のみを出力するように制御すると、親画面に対し
て縦・横共に％の長さとなつた縮小画面が子画面として
記憶される。なお、メモリ制御回路９は、親画面と子画
面との相対位置がずれないよう同期信号分離回路７より
出力される垂直・水平同期信号に従ってメモリアドレス
を設定しているとともに、子画面を書き込む時は垂直・
水平同期信号を除くテレビジョン受像機で表示でる画面
の有効な部分のみを間引いて書き込んでいる。
次に、メモリ６からのデータの読み出し動作について説
明する。
明する。
第２図の読み出しサイクルにおいて、メモリ制御回路９
は読み出しアドレスをメモリ６へ出力する。メモリ６か
ら読み出されるデータは、書き込み時４種類のデータを
同一アドレスに書き込んでいるため４種類ある。Ｐ／Ｓ
変換器４は、同時にメモリ６から読み出される４種類の
データをメモリ制御回路９からの指令に従って順次Ｄ／
Ａ変換器５に供給している。この動作を第２図（（Ｊ）
及び虞）を用いて説明する。読み出しく１）のタイミン
グで第２図（ｑ）に示す４種類のデータＲ１−０−Ｒ１
−１”Ｒ、Ｒがメモリ６より読み出され、Ｐ／５変換器
４はメモリ制御回路９からの指令でその４種類のデータ
をラッチし第２図虞）に示すように順次Ｒ１−０−Ｒ１
−１”’１−２・Ｒ１−３の順でＤ／Ａ変換器６に供給
している。
は読み出しアドレスをメモリ６へ出力する。メモリ６か
ら読み出されるデータは、書き込み時４種類のデータを
同一アドレスに書き込んでいるため４種類ある。Ｐ／Ｓ
変換器４は、同時にメモリ６から読み出される４種類の
データをメモリ制御回路９からの指令に従って順次Ｄ／
Ａ変換器５に供給している。この動作を第２図（（Ｊ）
及び虞）を用いて説明する。読み出しく１）のタイミン
グで第２図（ｑ）に示す４種類のデータＲ１−０−Ｒ１
−１”Ｒ、Ｒがメモリ６より読み出され、Ｐ／５変換器
４はメモリ制御回路９からの指令でその４種類のデータ
をラッチし第２図虞）に示すように順次Ｒ１−０−Ｒ１
−１”’１−２・Ｒ１−３の順でＤ／Ａ変換器６に供給
している。
以上の様に、データをＳ／Ｐ変換・Ｐ／Ｓ変換すること
でメモリに対して書き込みモードと読み出しモードとを
別々に設定してもデータが途切れず、連続したデータを
読み出すことが可能な構成としている。
でメモリに対して書き込みモードと読み出しモードとを
別々に設定してもデータが途切れず、連続したデータを
読み出すことが可能な構成としている。
次に、ＰｉｎＰ 動作とその時の”実像信号の処理に
ついて説明する。
ついて説明する。
第３図は、テレビジョン受像機の画面の状態を示す図で
あり、第３図（ａ）は再生中の画面状態、第３図に）は
ＰｉｎＰになった直後の画面状態、第３図（Ｃ）はＰｉ
ｎＰのモードの画面状態を示している。テープが再生中
は制御回路１１は、映像信号出力端子１５に映像信号処
理回路１の出力信号が出力されるようスイッチ１４を制
御し、その結果テレビジョン受像機の画面は第３図（ａ
）に示すようテープ再生信号の動画となる。その後、ス
イッチ１０が押されると制御回路１１は、まずメモリ制
御回路９に映像信号が縮小されずそのまま書き込むよう
指令を送り、スイッチ１４ｉＤ／Ａ変換器６側に切シ換
える。その結果、メモリ６にはその時の再生映像信号が
書き込まれ、テレビ受像機の画面は □第３図（ｂ
）に示す再生映像信号の静止画となる。その後、制御回
路１１は、テープ走行を停止させる指令をテープ駆動回
路１２に送るとともに、映像信号処理回路１及び音声信
号処理回路１３にテレビジョン放送の信号を出力する指
令を送り、その後メモリ制御回路９に映像信号を縦・横
％に縮小して画面の左下位置に連続して書き込む指令を
送る。その結果、画面は第３図（Ｃ）のようになり、音
声もテレビジョン放送を聞けるＰｉｎＰモードになる。
あり、第３図（ａ）は再生中の画面状態、第３図に）は
ＰｉｎＰになった直後の画面状態、第３図（Ｃ）はＰｉ
ｎＰのモードの画面状態を示している。テープが再生中
は制御回路１１は、映像信号出力端子１５に映像信号処
理回路１の出力信号が出力されるようスイッチ１４を制
御し、その結果テレビジョン受像機の画面は第３図（ａ
）に示すようテープ再生信号の動画となる。その後、ス
イッチ１０が押されると制御回路１１は、まずメモリ制
御回路９に映像信号が縮小されずそのまま書き込むよう
指令を送り、スイッチ１４ｉＤ／Ａ変換器６側に切シ換
える。その結果、メモリ６にはその時の再生映像信号が
書き込まれ、テレビ受像機の画面は □第３図（ｂ
）に示す再生映像信号の静止画となる。その後、制御回
路１１は、テープ走行を停止させる指令をテープ駆動回
路１２に送るとともに、映像信号処理回路１及び音声信
号処理回路１３にテレビジョン放送の信号を出力する指
令を送り、その後メモリ制御回路９に映像信号を縦・横
％に縮小して画面の左下位置に連続して書き込む指令を
送る。その結果、画面は第３図（Ｃ）のようになり、音
声もテレビジョン放送を聞けるＰｉｎＰモードになる。
ＰｉｎＰモードの時、スイッチ１０が押されたら、制御
回路１１はテープ走行を開始する指令をテープ駆動回路
１２に送り、映像信号処理回路１及び音声信号処理回路
１３にテープの再生信号を出力するよう指令を送り、ス
イッチ１４を切り換えると、画面は元の第３図（ａ）と
なる。
回路１１はテープ走行を開始する指令をテープ駆動回路
１２に送り、映像信号処理回路１及び音声信号処理回路
１３にテープの再生信号を出力するよう指令を送り、ス
イッチ１４を切り換えると、画面は元の第３図（ａ）と
なる。
なお、縮小画面の大きさ・表示位置はどのように設定し
てもよい。
てもよい。
以上のように本実施例によれば、２種類の非同期の映像
信号を同時に表示するにもかかわらず、′ メモリを制
御するクロック及び同期信号は１系統しかないため構成
・メモリの制御を簡単に行なうことができる。
信号を同時に表示するにもかかわらず、′ メモリを制
御するクロック及び同期信号は１系統しかないため構成
・メモリの制御を簡単に行なうことができる。
発明の効果
以上のように本発明によれば、メモリにまず再生画を書
き込んだ後テレビジョン放送画を再生画の上に縮小して
連続して書き込むよう構成したため、クロック及び同期
信号が１種類しか存在せず、このためバッフ１−・メモ
リは不要となシ、メモリ構成及びメモリを制御する回路
構成が非常に簡単になる。また、ＰｉｎＰでテレビジョ
ン放送を見ている間、テープ走行を停止させているため
ＰｉｎＰを解除したら先程まで見ていた再生画から見る
ことができるためテープを巻き戻すといった手間が省け
、非常に使い易くなる。
き込んだ後テレビジョン放送画を再生画の上に縮小して
連続して書き込むよう構成したため、クロック及び同期
信号が１種類しか存在せず、このためバッフ１−・メモ
リは不要となシ、メモリ構成及びメモリを制御する回路
構成が非常に簡単になる。また、ＰｉｎＰでテレビジョ
ン放送を見ている間、テープ走行を停止させているため
ＰｉｎＰを解除したら先程まで見ていた再生画から見る
ことができるためテープを巻き戻すといった手間が省け
、非常に使い易くなる。
第１図は本発明の実施例に係る映像信号処理装置の要部
ブロック図、第２図は同本発明の実施例におけるメモリ
への制御信号及び書き込みデータ・読み出しデータを示
すタイミング図、第３図はテレビジョン受像機の画面を
示す表示状態図、第４図は従来の映像信号処理装置の要
部ブロック図である。 １・・・・・・映像信号処理回路、２・・・・・・Ａ／
Ｄ変換器、３・・・・・・Ｓ／Ｐ変換器、４・・・・・
・Ｐ／Ｓ変換器、５・・・・・・Ｄ／Ａ変換器、６・・
・・・・メモリ、７・・・・・・同期信号分離回路、８
・・・・・・クロック発生回路、９・・・・・・メモリ
制御回路、１０・・・・・・スイッチ、１１・・・・・
・制御回路、１２・・・・・・テープ駆動回路、１３・
・・・・・音声信号処理回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 （ｂン
ブロック図、第２図は同本発明の実施例におけるメモリ
への制御信号及び書き込みデータ・読み出しデータを示
すタイミング図、第３図はテレビジョン受像機の画面を
示す表示状態図、第４図は従来の映像信号処理装置の要
部ブロック図である。 １・・・・・・映像信号処理回路、２・・・・・・Ａ／
Ｄ変換器、３・・・・・・Ｓ／Ｐ変換器、４・・・・・
・Ｐ／Ｓ変換器、５・・・・・・Ｄ／Ａ変換器、６・・
・・・・メモリ、７・・・・・・同期信号分離回路、８
・・・・・・クロック発生回路、９・・・・・・メモリ
制御回路、１０・・・・・・スイッチ、１１・・・・・
・制御回路、１２・・・・・・テープ駆動回路、１３・
・・・・・音声信号処理回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 （ｂン
Claims (3)
- （１）映像信号を少なくとも１フィールド分蓄積できる
容量をもつメモリと、映像信号より同期信号を検出する
同期信号分離回路と、前記メモリよりデータを読み出す
とともに前記同期信号を基準に前記メモリに映像信号を
書き込む第１の書き込みモードと前記第１の書き込みモ
ードで書き込まれた画面を大画面とし、その一部分に小
画面として、画面が縮小画となるように映像信号を書き
込む第２の書き込みモードとを備えたメモリ制御回路と
、大画面と小画面とを同時に表示する２画面モードにす
るスイッチと、ビデオテープレコーダが再生中前記スイ
ッチが押されたら前記メモリ制御回路にビデオテープの
再生映像信号を第１の書込みモードで書き込む指令を送
るとともにビデオテープの走行を停止させ、その後前記
メモリ制御回路にテレビジョン放送の映像信号を第２の
書き込みモードで書き込む指令を送り、前記メモリより
読み出される信号が映像出力信号となるよう出力制御す
ることにより２画面モードにする制御回路とを備えたこ
とを特徴とする映像信号処理装置。 - （２）制御回路は２画面モードの時にテレビジョン放送
の音声信号が音声出力信号となるように出力制御するこ
とを特徴とする特許請求の範囲第（１）項記載の映像信
号処理装置。 - （３）制御回路は２画面モードの時にスイッチあるいは
他の特定スイッチが押されたらビデオテープの走行を開
始させ、ビデオテープの再生信号を映像・音声出力とし
て出力するように構成されていることを特徴とする特許
請求の範囲第（１）項または第（２）項記載の映像信号
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233539A JP2537812B2 (ja) | 1986-10-01 | 1986-10-01 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233539A JP2537812B2 (ja) | 1986-10-01 | 1986-10-01 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6387883A true JPS6387883A (ja) | 1988-04-19 |
| JP2537812B2 JP2537812B2 (ja) | 1996-09-25 |
Family
ID=16956634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61233539A Expired - Fee Related JP2537812B2 (ja) | 1986-10-01 | 1986-10-01 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537812B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8902029A (nl) * | 1988-08-08 | 1990-03-01 | Samsung Electronics Co Ltd | Keten voor het gelijktijdig opwekken van de geluiden van zowel een hoofdbeeld als een subbeeld voor beeld-in-beeldstelsel van een videobandrecorder. |
| US8189347B2 (en) | 2008-01-08 | 2012-05-29 | Fujitsu Limited | Printed board unit and fixing parts thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528689A (en) * | 1978-08-23 | 1980-02-29 | Matsushita Electric Ind Co Ltd | Reception unit for television signal |
| JPS5575380A (en) * | 1978-12-04 | 1980-06-06 | Nippon Hoso Kyokai <Nhk> | Editing information extracting device |
| JPS60174A (ja) * | 1983-06-16 | 1985-01-05 | Sony Corp | テレビジヨン受像機 |
| JPS6180978A (ja) * | 1984-09-28 | 1986-04-24 | Toshiba Corp | メモリアクセス回路 |
| JPS61166278A (ja) * | 1985-01-18 | 1986-07-26 | Matsushita Electric Ind Co Ltd | ２画面テレビ受信機 |
| JPS61193580A (ja) * | 1985-02-21 | 1986-08-28 | Hitachi Ltd | ２画面テレビジヨン受像機 |
-
1986
- 1986-10-01 JP JP61233539A patent/JP2537812B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528689A (en) * | 1978-08-23 | 1980-02-29 | Matsushita Electric Ind Co Ltd | Reception unit for television signal |
| JPS5575380A (en) * | 1978-12-04 | 1980-06-06 | Nippon Hoso Kyokai <Nhk> | Editing information extracting device |
| JPS60174A (ja) * | 1983-06-16 | 1985-01-05 | Sony Corp | テレビジヨン受像機 |
| JPS6180978A (ja) * | 1984-09-28 | 1986-04-24 | Toshiba Corp | メモリアクセス回路 |
| JPS61166278A (ja) * | 1985-01-18 | 1986-07-26 | Matsushita Electric Ind Co Ltd | ２画面テレビ受信機 |
| JPS61193580A (ja) * | 1985-02-21 | 1986-08-28 | Hitachi Ltd | ２画面テレビジヨン受像機 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8902029A (nl) * | 1988-08-08 | 1990-03-01 | Samsung Electronics Co Ltd | Keten voor het gelijktijdig opwekken van de geluiden van zowel een hoofdbeeld als een subbeeld voor beeld-in-beeldstelsel van een videobandrecorder. |
| US8189347B2 (en) | 2008-01-08 | 2012-05-29 | Fujitsu Limited | Printed board unit and fixing parts thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2537812B2 (ja) | 1996-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998049833A1 (en) | Tv receiver having recording/reproducing functions and method of recording/reproducing tv signals | |
| US5032926A (en) | Video tape recorder having picture-in-picture function | |
| JP2537812B2 (ja) | 映像信号処理装置 | |
| JPS62181A (ja) | 映像処理装置 | |
| JPS63158984A (ja) | 磁気記録再生装置 | |
| JPH01166679A (ja) | テレビジョン受像器 | |
| JPS63133387A (ja) | ビデオテ−プレコ−ダの頭出し再生制御装置 | |
| JPH0547024B2 (ja) | ||
| JPS63221778A (ja) | 映像信号のタイマ−記録装置 | |
| KR960011736B1 (ko) | 영상신호 저장 및 기록장치 | |
| JP2702988B2 (ja) | 画像信号処理回路及びこれを用いた装置 | |
| JP2911129B2 (ja) | ビデオテープレコーダ | |
| JP2900362B2 (ja) | 画像再生装置 | |
| JP2650266B2 (ja) | スチル・ビデオ再生装置 | |
| JP3300412B2 (ja) | 画像再生装置 | |
| JPH03106213A (ja) | テレビ受信機におけるチャンネル・サーチ装置 | |
| JPS61146246A (ja) | 超音波診断装置 | |
| JPS62237877A (ja) | 映像信号再生装置 | |
| JPH01270466A (ja) | 画像メモリ装置 | |
| JPH0278385A (ja) | 静止画処理回路 | |
| JPH034684A (ja) | 映像信号記録再生装置 | |
| JPS63308485A (ja) | 映像記録再生装置 | |
| JPH04263584A (ja) | 記録装置 | |
| JPH07203371A (ja) | 映像信号処理装置 | |
| JPH08154235A (ja) | 映像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |